PL187139B1 - Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową - Google Patents
Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułowąInfo
- Publication number
- PL187139B1 PL187139B1 PL98329901A PL32990198A PL187139B1 PL 187139 B1 PL187139 B1 PL 187139B1 PL 98329901 A PL98329901 A PL 98329901A PL 32990198 A PL32990198 A PL 32990198A PL 187139 B1 PL187139 B1 PL 187139B1
- Authority
- PL
- Poland
- Prior art keywords
- module
- bus
- interface system
- address
- modules
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową zawierający dekoder adresów, znamienny tym, że zawiera komparator adresu (K) połączony z dekoderem adresów wewnętrznych (DW), który jest połączony z rejestrem identyfikacji (RI) i rejestrami roboczymi modułu (RR).
Description
Przedmiotem wynalazku jest układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową, stosowany zwłaszcza w wielomodułowych urządzeniach sterujących i pomiarowych.
Znane rozwiązania układów interfejsu wykorzystują specjalne linie, przez które wysyłane są sygnały identyfikujące poszczególne moduły, ale w tym przypadku wzrasta ilość linii używanych przez magistralę. Inne znane rozwiązania zawierają dekodery adresowe, poprzez które wybiera się moduł, który ma być aktywny. W obu przypadkach ilość linii sterujących lub adresów musi odpowiadać wszystkim typom modułów, które mogą być zastosowane oraz ogranicza uniwersalność magistrali przez ścisłe przyporządkowanie konkretnych adresów modułom.
Układ interfejsu według wynalazku zbudowany jest z komparatora adresu połączonego z dekoderem adresów wewnętrznych modułu, który połączony jest z rejestrem identyfikacji i z rejestrami roboczymi modułu. Układ umożliwia bezkolizyjną współpracę wielu identycznych modułów oraz zmianę położenia bądź zestawu modułów współpracujących z magistralą.
Przedmiot wynalazku przedstawiony jest na rysunku w postaci schematu.
Układ identyfikacji i współpracy składa się z czterech części; komparatora adresu K połączonego z dekoderem adresów wewnętrznych DW, który z kolei połączony jest z rejestrem identyfikacji RI i rejestrami roboczymi RR. W trakcie identyfikacji komparator adresu K porównuje numer złącza NZ, który jest zakodowany na stałe w gnieździe przyłączeniowym, z adresem złącza AZ przesłanym przez system zarządzający za pomocą magistrali międzymodułowej M. Jeśli adres jest zgodny z numerem złącza, wówczas komparator adresu K uaktywnia dekoder adresów wewnętrznych DW, który pod stałym, jednakowym dla wszystkich modułów adresem obsługuje rejestr identyfikacji RI. System zarządzający magistralą międzymodułową M dostaje z rejestru identyfikacji RI dane identyfikacyjne DI zawierające oznaczenie lub typ modułu. W ten sposób system zarządzający otrzymuje informacje, mówiące pod którymi adresami znajdują się konkretne typy modułów. Dalsza współpraca magistrali M z dowolnym modułem polega na wysyłaniu lub pobieraniu danych roboczych DR z rejestrów roboczych modułu RR poprzez podanie adresu wewnętrznego AW rejestru roboczego i adresu złącza AZ, w którym znajduje się dany moduł. Układ według wynalazku zastosowano w mikroprocesorowym urządzeniu zabezpieczającym stosowanym w rozdzielniach średniego napięcia. W tym wykonaniu magistrala międzymodułową M ma szerokość 16 bitową. Ilość rozpoznawanych typów modułów wynosi 65536, co wynika z 16 bitowego rejestru identyfikacji RI. Dekoder adresów wewnętrznych DW może zaadresować 7 rejestrów roboczych RR. Komparator adresu K porównuje 4 bitowy adres modułu AZ z 4 bitowym numerem złącza NZ, co umożliwia współpracę z 15 modułami w urządzeniu.
187 139
187 139
Departament Wydawnictw UP RP. Nakład 50 egz.
Cena 2,00 zł.
Claims (1)
- Zastrzeżenie patentoweUkład interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową zawierający dekoder adresów, znamienny tym, że zawiera komparator adresu (K) połączony z dekoderem adresów wewnętrznych (DW), który jest połączony z rejestrem identyfikacji (RI) i rejestrami roboczymi modułu (RR).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL98329901A PL187139B1 (pl) | 1998-11-25 | 1998-11-25 | Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL98329901A PL187139B1 (pl) | 1998-11-25 | 1998-11-25 | Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL329901A1 PL329901A1 (en) | 2000-06-05 |
| PL187139B1 true PL187139B1 (pl) | 2004-05-31 |
Family
ID=20073226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL98329901A PL187139B1 (pl) | 1998-11-25 | 1998-11-25 | Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL187139B1 (pl) |
-
1998
- 1998-11-25 PL PL98329901A patent/PL187139B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL329901A1 (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434108B2 (en) | Masking within a data processing system having applicability for a development interface | |
| EP0087367B1 (en) | Interchangeable interface circuitry arrangements for use with a data processing system | |
| SE9002703D0 (sv) | Anordning vid distribuerat datorsystem | |
| US4744025A (en) | Arrangement for expanding memory capacity | |
| US5081576A (en) | Advance polling bus arbiter for use in multiple bus system | |
| US5561817A (en) | Method of securely controlling direct memory access (DMA) of a shared memory by a DMA device on an expansion board | |
| GB2345170A (en) | Memory transactions on a low pin count bus | |
| EP0982692A3 (en) | Expanded smart card communication architecture and procedure for communicating between smart card application and data carrier | |
| JP2012506091A (ja) | データ処理システムにおける割込承認 | |
| CA2138263A1 (en) | Multiprocessor | |
| US5001625A (en) | Bus structure for overlapped data transfer | |
| EP0902367A3 (en) | Data processing unit with debug capabilities | |
| KR930011966B1 (ko) | 다중 통신 장치 | |
| DE69826466D1 (de) | System zur datenverteilung mit virtuellen kanälen für ic-prüfgerät | |
| PL187139B1 (pl) | Układ interfejsu do identyfikacji modułów i współpracy z magistralą międzymodułową | |
| US6691190B1 (en) | Inter-DSP data exchange in a multiple DSP environment | |
| WO1992008231A1 (en) | Rom patch device | |
| US7020730B2 (en) | Method for operating a microprocessor configuration and microprocessor configuration | |
| AU1757192A (en) | Apparatus and method for fast i/o transfer | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| US5854795A (en) | Memory capacity test method and computer system | |
| US6640261B1 (en) | Method and apparatus for scheduler coupled to memory array wherein scheduler addresses array with at least a portion of an identification number | |
| JP3033681B2 (ja) | アドレスバス方式 | |
| US3891839A (en) | Method and apparatus for identifying an invalid character code | |
| US6973527B2 (en) | Electrical circuit for a bus interface and/or a bus bridge for performing a function |