Przedmiotem wynalazku jest uklad demodulatora AM sluzacy do odbioru sygnalów binar¬ nych z modulacja amplitudy fali nosnej• Znany jest uklad demodulatora sygnalów dwuwartos ci owych AM z tranzystorem pracuja¬ cym w ukladzie OE, z kondensatorem wlaczonym miedzy baza a kolektorem i z przekaznikiem do¬ laczonym do kolektora. Wada znanego ukladu jest to, ze nie pozwala on na dokladne ustale¬ nie podstawowych parametrów, to jest progu przelaczania i stalych czasu, a ze wzgledu na obecnosc przekaznika jest stosunkowo drogi i wymagajacy znacznego pradu zasilania. Inny znany uklad demodulatora napiecia szczytowego w postaci diodowego podwajacza napiecia z ukladem calkujacym oraz z dwutranzystorowego przerzutnika Schmitta charakteryzuje sie tym, ze stala czasu narastania napiecia jest w nim znacznie mniejsza niz stala czasu opadania, stad uklad wprowadza znieksztalcenia telegraficzne jednostronne odbieranego sygnalu.Istota wynalazku polega na tym, ze do kolektora pierwszego tranzystora pracujacego na wejsciu demodulatora jako jednopolówkowy prostownik z ukladem calkujacym RC dolaczona jest baza tranzystora drugiego o przeciwnej polaryzacji. Kolektor tranzystora drugiego dolaczo¬ ny jest do wejscia pierwszego z dwóch polaczonych szeregowo inwerterów, przy czym wyjscie drugiego inwertera polaczone jest z emiterem tranzystora drugiego poprzez dzielnik napie¬ cia zlozony z dwóch równolegle polaczonych rezystorów. Tranzystor drugi, dwa inwertery oraz dzielnik napiecia tworza uklad komparatora z dodatnim sprzezeniem zwrotnym. Na wyjsciach inwerterów uzyskuje sie zdemodulowany sygnal binarny. Zaleta ukladu jest to, ze umozliwia on dokladne ustalenie progu czulosci i stalych czasu, które sa jednakowe dla przebiegu na¬ rastajacego i opadajacego. Przy zastosowaniu inwerterów zrealizowanych w technologii CMOS uzyskuje sie bardzo maly pobór mocy przez caly uklad.Uklad demodulatora zostanie opisany na przykladzie wykonania przedstawionym na rysun¬ ku, na którym fig. 1 przedstawia schemat zasadniczy demodulatora a fig. 2 uklad zrealizo¬ wany praktycznie.2 141 226 Do wejscia demodulatora dolaczona jest baza tranzystora T1 pracujacego w ukladzie OB w klasie B ze sprzezeniem zwrotnym na rezystorze R3. Impedancja wejsciowa okreslona jest war¬ toscia rezystora R1. Do kolektora tranzystora T1 dolaczona jest "baza tranzystora T2 o prze¬ ciwnej polaryzacji, kolektor tranzystora T2 polaczony jest z wejsciem inwertera 11, którego wyjscie dolaczone jest do wejscia inwertera 12. Wyjscie inwertera 12 polaczone jest z emite¬ rem tranzystora T2 poprzez dzielnik napiecia na rezystorach R5, R6. Bez sygnalu wejsciowego tranzystor T1 jest w stanie zaporowym. Na jego kolektorze panuje napiecie równe napieciu za¬ silania U1. Napiecie zasilania U2 jest nizsze od napiecia U1, stad równiez tranzystor T2 jest w stanie zaporowym, a na jego kolektorze napiecie jest równe zeru. Na wyjsciu inwertera 11 jest stan wysoki, a na wyjsciu inwertera 12 sygnal wyjsciowy jest w postaci prostej S2, na¬ tomiast na wyjsciu inwertera 11 w postaci zanegowanej S2.Pojawienie sie sygnalu wejsciowego S1 powoduje, ze tranzystor T1 zaczyna pracowac jako jednopolówkowy prostownik, a znajdujacy sie w obwodzie jego kolektora uklad R2, C okresla stala czasu narastania napiecia na kondensatorze C, poniewaz impedancja wyjsciowa tranzysto¬ ra od strony kolektora jest dostatecznie wysoka i mozna ja pominac. Napiecie progu przerzu¬ tu U ^ to znaczy moment, w którym tranzystor T2 wprowadzony bedzie w stan aktywny wynosi: Uc1 = U1 - U2 + U2 ^^ + Ubet2 gdzie U-n-rrmp oznacza napiecie przewodzenia zlacza baza-emiter tranzystora T2. Tranzystor T2 wprowadzony w stan aktywny powoduje wzrost napiecia na rezystorze R4, co z kolei powoduje zmiane stanu inwertera 11 z wysokiego na niski, a nastepnie inwertera 12 z niskiego na wy¬ soki. Dodatnie sprzezenie zwrotne przez R5, R6 daje lawinowy charakter tego procesu i je¬ go duza szybkosc, zalezna jedynie od czestotliwosci granicznej tranzystora i inwertera. Za¬ kladajac, ze inwertery zasilane sa napieciem U2, na wyjsciu S2 powstaje napiecie równe w przyblizeniu U2, a tranzystor T2 nasyca sie.Zanik sygnalu wejsciowego S1 powoduje wprowadzenie tranzystora T1 w stan zaporowy. Na¬ piecie na kondensatorze C maleje ze stala czasu ukladu R2t C taka sama jak przy narastaniu napiecia. Napiecie progu przerzutu, to znaczy moment w którym tranzystor T2 ze stanu nasy¬ cenia przechodzi w stan aktywny wynosi: U^ = U1 + ^-0™?* Wprowadzony w stan aktywny tranzy¬ stor T2 powoduje obnizenie napiecia na rezystorze R4, zmiane stanu inwertera 11 z niskiego na wysoki, oraz inwertera 12 z wysokiego na niski. Tranzystor T2 wprowadzony zostaje ponow¬ nie w stan zaporowy.W ukladzie pokazanym na rysunku fig. 2 wprowadzono dodatkowo ogranicznik napiecia wej¬ sciowego z dioda D1, przy czym próg ograniczenia wynosi U3 i wyznaczony jest napieciem stabilizatora D2. Uklad ten zabezpiecza tranzystor T1 przed wprowadzeniem go w stan nysycenia, co powodowaloby zmiane stalej czasu ladowania kondensatora C. Stabilizatory D3 i D4 wyznaczaja w tym ukladzie napiecia zasilania demodulatora U1 i U2, a rezystor R7 sluzy do ograniczenia pradu zasilania ze zródla napiecia U .Uklad demodulatora moze znalezc zastosowanie wszedzie tam, gdzie do transmisji sygna¬ lów binarnych uzywana jest modulacja amplitudy fali nosnej, na przyklad w systemach zdalnej sygnalizacji i zdalnego wybierania, oraz w systemach zdalnego sterowania czestotliwoscia akustyczna odbiornikami energii elektrycznej.Zastrzezenie patentowe Uklad demodulatora AM sluzacy do odbioru sygnalów binarnych z modulacja amplitudy, zlozony z dolaczonego do wejscia znanego ukladu jednotranzystorowego prostownika napiecia z ukladem calkujacym RC w kolektorze, oraz komparatora napiecia, znamie nny tym, ze do kolektora tranzystora /T1/, tworzacego prostownik jednopolówkowy dolaczona jest oprócz ukladu calkujacego /R2, C/ baza tranzystora /T2/ o przeciwnej wzgledem tran¬ zystora /T1/ polaryzacji, a kolektor tranzystora /T2/ polaczony jest z wejsciem pier¬ wszego z dwóch polaczonych szeregowo inwerterów /I1, 12/, przy czym wyjscie drugiego in-141 226 3 wertera /I2/ polaczone jest z emiterem tranzystora /T2/ poprzez dzielnik napiecia zlozony z dwóch rezystorów /R5, R6/ polaczonych równolegle tworzac dodatnie sprzezenie zwrotne kompa¬ ratora, przy czym na wyjsciu inwertera /I2/ uzyskuje sie sygnal zdemodulowany w postaci pro¬ stej, a na wyjsciu inwertera /I1/ w postaci zanegowanej.Ul pRl DR3 MfW R5 J1 32 HOrO RS -52 - S2 Fiq.l QrI Q«3 M £D£ Fiq.2 PLThe subject of the invention is an AM demodulator system for receiving binary signals with amplitude modulation of the carrier wave. There is a known system of a binary signal demodulator AM with a transistor working in the OE system, with a capacitor connected between the base and the collector and with a relay connected to collector. The disadvantage of the known system is that it does not allow the exact determination of the basic parameters, ie the switching threshold and the time constants, and due to the presence of the relay it is relatively expensive and requires a significant supply current. Another known peak voltage demodulator system in the form of a diode voltage doubler with an integrating circuit and a two-transistor Schmitt trigger is characterized by the fact that the voltage rise time constant in it is much smaller than the fall time constant, hence the system introduces one-sided telegraph distortions of the received signal. on the fact that the collector of the first transistor operating at the demodulator input is connected as a single-field rectifier with the RC integrating circuit, the base of the second transistor of opposite polarity is connected. The collector of the second transistor is connected to the input of the first of two series-connected inverters, with the output of the second inverter connected to the emitter of the second transistor through a voltage divider composed of two parallel connected resistors. The second transistor, two inverters and a voltage divider form a comparator circuit with positive feedback. A demodulated binary signal is obtained at the outputs of the inverters. The advantage of the system is that it makes it possible to accurately set the sensitivity threshold and the time constants which are the same for the rising and falling waveform. With the use of inverters implemented in CMOS technology, a very low power consumption of the entire system is obtained. The demodulator system will be described on the example of the embodiment shown in the drawing, in which Fig. 1 shows the basic diagram of the demodulator, and Fig. 2 shows a practical arrangement.2 141 226 The base of the T1 transistor operating in the OB circuit in class B with feedback on the R3 resistor is connected to the demodulator input. The input impedance is determined by the value of the resistor R1. Connected to the collector of transistor T1 is "the base of transistor T2 with opposite polarity, the collector of transistor T2 is connected to the input of inverter 11, whose output is connected to the input of inverter 12. The output of inverter 12 is connected to the emitter of transistor T2 through a voltage divider on Resistors R5, R6. Without the input signal, transistor T1 is in the blocking state. There is a voltage on its collector equal to the supply voltage U1. The supply voltage U2 is lower than the voltage U1, hence the transistor T2 is also in the blocking state, and the voltage on its collector is is equal to 0. At the output of the inverter 11 is high, and at the output of the inverter 12 the output signal is in the form S2, while at the output of the inverter 11 it is in the inverted form S2. The appearance of the input signal S1 causes the transistor T1 to work as a single-pole rectifier, and the R2, C system located in its collector circuit determines the time constant of the voltage rise to the capacitor e C because the output impedance of the transistor from the collector side is high enough and can be ignored. The switching threshold voltage U ^, that is the moment at which the transistor T2 will be put into the active state, is: Uc1 = U1 - U2 + U2 ^^ + Ubet2 where U-n-rrmp means the forward voltage at the base-emitter junction of transistor T2. When the transistor T2 is made active, the voltage across the resistor R4 increases, which in turn causes the inverter 11 to shift from high to low, and then from low to high. Positive feedback through R5, R6 gives the avalanche character of this process and its high speed, depending only on the cut-off frequency of the transistor and the inverter. Assuming that the inverters are supplied with voltage U2, the output S2 produces a voltage approximately equal to U2, and the transistor T2 becomes saturated. The decay of the input signal S1 causes the transistor T1 to be blocked. The voltage across the capacitor C decreases with the system time constant R2tC being the same as with increasing voltage. The voltage of the switch-over threshold, i.e. the moment at which the transistor T2 goes from the saturation state to the active state, is: U ^ = U1 + ^ -0. inverter 11 from low to high, and inverter 12 from high to low. The transistor T2 is again blocked. In the circuit shown in Fig. 2, an input voltage limiter with the diode D1 is additionally introduced, the limitation threshold being U3 and determined by the voltage of the stabilizer D2. This system protects the transistor T1 against entering it into a state of saturation, which would cause a change in the constant charging time of the capacitor C. In this system, the D3 and D4 stabilizers determine the supply voltages of the demodulator U1 and U2, and the resistor R7 serves to limit the supply current from the voltage source U. The demodulator can be used wherever carrier wave amplitude modulation is used for the transmission of binary signals, for example in remote signaling and remote dialing systems, and in remote control systems for acoustic frequency with electric energy receivers. Patent claim AM demodulator circuit for receiving of binary signals with amplitude modulation, composed of a well-known single-transistor voltage rectifier with the RC integrating circuit in the collector connected to the input, and a voltage comparator, characterized by the fact that the collector of the transistor / T1 /, forming a single-pole rectifier, is also it / R2, C / the base of the transistor / T2 / with the opposite polarity to the transistor / T1 /, and the collector of the transistor / T2 / is connected to the input of the first of two series-connected inverters / I1, 12 /, the output of the second in-141 226 3 verter / I2 / is connected with the emitter of the transistor / T2 / through a voltage divider composed of two resistors / R5, R6 / connected in parallel, creating a positive feedback from the comparator, with the output of the inverter / I2 / obtaining a signal demodulated in a simple form, and at the output of the inverter / I1 / in the inverted form. Ul pRl DR3 MfW R5 J1 32 HOrO RS -52 - S2 Fiq.l QrI Q «3 M £ D £ Fiq. 2 PL