PL132996B2 - Sampling network with analog memories - Google Patents

Sampling network with analog memories Download PDF

Info

Publication number
PL132996B2
PL132996B2 PL24232383A PL24232383A PL132996B2 PL 132996 B2 PL132996 B2 PL 132996B2 PL 24232383 A PL24232383 A PL 24232383A PL 24232383 A PL24232383 A PL 24232383A PL 132996 B2 PL132996 B2 PL 132996B2
Authority
PL
Poland
Prior art keywords
input
analog
output
block
comparator
Prior art date
Application number
PL24232383A
Other languages
English (en)
Other versions
PL242323A2 (en
Inventor
Tadeusz Blaszczyk
Maciej Czajkowski
Original Assignee
Univ Lodzki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Lodzki filed Critical Univ Lodzki
Priority to PL24232383A priority Critical patent/PL132996B2/pl
Publication of PL242323A2 publication Critical patent/PL242323A2/xx
Publication of PL132996B2 publication Critical patent/PL132996B2/pl

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

Opis patentowy opublikowano: 1986 032 132996 Zaleta ukladu wedlug wynalazku jest mozliwosc przetwarzania wejsciowego napiecia na ciag napiecia schodkowego o stalej wysokosci schodka, uwarunkowanej wartoscia napiecia z dodatko¬ wego bloku napiecia odniesienia. Dzieki temu na przyklad w badaniach elektrochemicznych uzyskuje sie dokladniejsza analize przebiegu napieciowo-czasowego przy zastosowaniu stosun¬ kowo niewielkiej ilosci schodków. Natomiast stosujac znane uklady próbkujace koniecznym jest uzycie wielokrotnie wiekszej ilosci schodków w celu uzyskania tej samej dokladnosci przetwarza¬ nia, poprzez kosztowna rozbudowe urzadzen wspólpracujacych z ukladem. Przy odlaczeniu powyzszych elementów ukladu wedlug wynalazku, pracuje on analogicznie jak uklady znane.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu, a fig. 2 — wykres sygnalu wejsciowego i wyjsciowego ukladu w funkcji czasu.Uklad wedlug wynalazku sklada sie z róznicowego wzmacniacza 1 z wyjsciem polaczonym z wejsciem dwupolówkowego prostownika 2 pomiarowego, którego wyjsciejest polaczone z nieodw- racajacym wejsciem 3 komparatora 4, przy czym odwracajace wejscie 5 tego komparatora jest polaczone z wyjsciem bloku 6 napiecia odniesienia. Wyjscie komparatora 4 jest polaczone z wejsciem formujacego bloku 7.Z nieodwracajacym wejsciem 8 wzmacniacza 1 jest polaczone bezposrednio wejscie 9 sygnalu napiecia wejsciowego, które równolegle jest tez polaczone z odwracajacym wejsciem 10 tego wzmacniacza poprzez analogowy przelacznik 11 i analogowa pamiec 12.Blok 13 o dowolnej ilosci takich samych dodatkowych analogowych pamieci 14 polaczonych z dodatkowymi takimi samymi analogowymi przelacznikami 15,jest polaczony z wyjsciem bloku 7a ponadto z dodatkowym wejsciem 16 przelacznika 11. Blok 13 ma analogowe wejscia 17 sluzace do wprowadzania dodatkowych napiec analizowanych oraz ma analogowe wyjscia 18 do wyprowa¬ dzania napiec próbkowanych.Dzialanie ukladu wedlug wynalazku polega na tym, ze róznica miedzy wejsciowym napieciem 9 doprowadzonym do wejscia 8 wzmacniacza 1 i napieciem doprowadzonym do wejscia 10 tego wzmacniacza z wyjscia pamieci 12, zostaje wzmocniona przez wzmacniacz 1 i po wyprostowaniu w prostowniku 2 zostaje doprowadzona do wejscia 3 komparatora, a do jego wejscia Sjest doprowa¬ dzone napiecie odniesienia z bloku 6.W momencie zrównania sie napiec doprowadzonych do wejsc 3, 5 komparatora, nastepuje zmiana jego stanu wyjsciowego, a powstaly skok napiecia poprzez blok 7 jest doprowadzony jednoczesnie do wszystkich przelaczników analogowych bloku 13, powodujacy tym samym zapisa¬ nie w pamieciach analogowych 14 napiec doprowadzonych do wejsc 17 bloku 13 i wystapienie wartosci zapisanych na jego wyjsciach 18. Ten powstaly skok napiecia jest równolegle doprowa¬ dzony poprzez wejscie 16 do przelacznika 11 i pamieci 12, powodujac w niej zapisanie aktualnie istniejacego napiecia na wejsciu 9.W wyniku tak dzialajacego ukladu na wejsciu 9 wejsciowe napiecie UG zostaje przetworzone na wyjsciu pamieci 12 na napiecie Ul o charakterystyce schodkowej, przy czym wartosc napiecia Ul jest stala w calym zakresie przetwarzania. Czestosc impulsów napiecia wyjsciowego z bloku 7, przedstawionego przy osi czasu t, jest uwarunkowana szybkoscia zmian wejsciowego napiecia U0. PL

Claims (2)

  1. Zastrzezenia patentowe 1. Uklad próbkujacy z pamieciami analogowymi, skladajacy sie z przelacznika analogowego polaczonego na wejsciu bezposrednio z wejsciem sygnalu napiecia wejsciowego a na wyjsciu z pamiecia analogowa oraz na dodatkowym wejsciu polaczonego z blokiem o dowolnej ilosci takich samych dodatkowych pamieciach analogowych polaczonych z dodatkowymi takimi samymi prze¬ lacznikami analogowymi, znamienny tym, ze ma róznicowy wzmacniacz (1) z wyjsciem polaczonym z wejsciem dwupolówkowego prostownika (2) pomiarowego o wyjsciu polaczonym z nieodwraca¬ jacym wejsciem (3) komparatora (4), którego odwracajace wejscie (5) jest polaczone z wyjsciem bloku (6) napiecia odniesienia a wyjscie tego komparatora jest polaczone z wejsciem formujacego bloku (7), przy czym wejscia (8,10) wzmacniacza (1) sa polaczone z wejsciem (9) sygnalu napiecia wejsciowego a wyjscie bloku (7) jest polaczone z wejsciem (16) analogowego przelacznika (11) i dodatkowo z blokiem (13) o dowolnej ilosci analogowych pamieci (14) i analogowych przelaczników (15).132996 3
  2. 2. Uklad wedlug zastrz. 1, znamienny tym, ze nieodwracajace wejscie (8) wzmacniacza (1)jest bezposrednio polaczone z wejsciem (9) sygnalu, a odwracajace wejscie (10) komparatora (4) jest polaczone z tym samym wejsciem (9) poprzez analogowa pamiec (12) i analogowy przelacznik (11). 9 H 1210 1 2 6 orur r •'• H —H n~ i—^ r~^—i Fig.1132996 llfn ? Mttl l l_i L t io.2 Pracownia Poligraficzna UP PRL. Naklad 100 egz. Cena 100 zl PL
PL24232383A 1983-06-01 1983-06-01 Sampling network with analog memories PL132996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL24232383A PL132996B2 (en) 1983-06-01 1983-06-01 Sampling network with analog memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL24232383A PL132996B2 (en) 1983-06-01 1983-06-01 Sampling network with analog memories

Publications (2)

Publication Number Publication Date
PL242323A2 PL242323A2 (en) 1984-04-09
PL132996B2 true PL132996B2 (en) 1985-04-30

Family

ID=20017331

Family Applications (1)

Application Number Title Priority Date Filing Date
PL24232383A PL132996B2 (en) 1983-06-01 1983-06-01 Sampling network with analog memories

Country Status (1)

Country Link
PL (1) PL132996B2 (pl)

Also Published As

Publication number Publication date
PL242323A2 (en) 1984-04-09

Similar Documents

Publication Publication Date Title
ATE501447T1 (de) Schnelle gps signalerfassung in einem gps system
EP0162418A3 (en) Semiconductor memory test equipment
SE0002801L (sv) Effektsvängningsskydd
MY123934A (en) Sample rate converter
KR900002553A (ko) 위상 검출회로
EP0041578A1 (en) Device for monitoring abnormality in sampled signals
PL132996B2 (en) Sampling network with analog memories
FI991127A7 (fi) Vakaa ja tehokas menetelmä mittaustulosten tasoittamiseksi
JPS648821A (en) Differential relay
EP0991200A3 (en) Receiving circuit, mobile terminal with receiving circuit, and method of receiving data
US5446921A (en) Circuit for detecting noise and producing a squelch signal
JPS573177A (en) Detecting circuit for pattern change point
JPS57182656A (en) Trigger device
JPS5810895B2 (ja) デ−タ収集回路
JPS55164330A (en) Signal deciding circuit in instrumentation control unit
US4916331A (en) Synchronized input latch circuit with conditioning circuits for AC inputs
SU1396075A1 (ru) Устройство дл регистрации загрузки элементов сети
SU980025A1 (ru) Устройство дл отбраковки полупроводниковых приборов
SU1386929A2 (ru) Преобразователь действующего значени переменного напр жени в посто нное
JPS57204468A (en) Noise figure measuring method
SU1264360A1 (ru) Устройство дл выбора канала
RU96113944A (ru) Устройство для измерения параметров заземления
SU1206818A2 (ru) Вычислительное устройство
SU773591A1 (ru) Источник опорного напр жени
SU824438A1 (ru) Преобразователь напр жени вчАСТОТу