PL129494B1 - Electronic circuit for a time-lag lock - Google Patents

Electronic circuit for a time-lag lock Download PDF

Info

Publication number
PL129494B1
PL129494B1 PL22513580A PL22513580A PL129494B1 PL 129494 B1 PL129494 B1 PL 129494B1 PL 22513580 A PL22513580 A PL 22513580A PL 22513580 A PL22513580 A PL 22513580A PL 129494 B1 PL129494 B1 PL 129494B1
Authority
PL
Poland
Prior art keywords
output
input
transistor
lock
indirectly connected
Prior art date
Application number
PL22513580A
Other languages
English (en)
Other versions
PL225135A1 (pl
Inventor
Jacek Hemmerling
Boleslaw Mikolajczak
Original Assignee
Politechnika Poznanska
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Poznanska filed Critical Politechnika Poznanska
Priority to PL22513580A priority Critical patent/PL129494B1/pl
Publication of PL225135A1 publication Critical patent/PL225135A1/xx
Publication of PL129494B1 publication Critical patent/PL129494B1/pl

Links

Landscapes

  • Burglar Alarm Systems (AREA)

Description

Przedmiotem wynalazku jest uklad elektron icz,- ny zamka ze zwloka czasowa, stosowany do zabez¬ pieczania drzwi wejsciowych pomieszczen, takich jak mieszkania, sklepy i magazyny, zwlaszcza w obiektach wolnostojacych.W znanym z polskiego opisu- patentowego nr 64/470 ukladzie elektronicznym zastosowano ele¬ menty ferrytotranzystorowe.W innym rozwiazaniu ukladu elektronicznego, przedstawionym w polskim opisie patentowym nr 86 01419, wykorzystano zasade dzialania ukladu po- r ównywuij ajcego.Jeszcze inny uklad elektroniczny, znany z pol¬ skiego opisu patentowego nr 88 254, skonstruowa¬ no z zastosowaniem licznika impulsów.Znane uklady elektroniczne systemów zabezpie¬ czajacych sa technicznie skomplikowane i odzna- czaija sie. niskimi stopniem niezawodnosci dzialania.Uklad wedlug wynalazku steruje wspóldziala¬ niem zamka bebenkowego z sygnalizatorem wla¬ maniowym, przy czyni wspóldzialanie to jest rea¬ lizowane wedlug funkcji logicznej. Zamek beben¬ kowy, poprzez fotokomórke, zainstalowana we wkladce bebenkowej, jest polaczony z ukladem elektronicznym zwlocznym, który sklada sie z kombinacji polaczen nastepujacych elementów lo¬ gicznych: tranzystora wyprowadzajacego, przerzut- nilka statycznego RS, tranzystora posredniczacego, ukladu czasowego RC, ukladu Darlilngtona, dziel¬ nika napiecia oraz bramki jednowejsciowej, która 10 15 20 25 30 jest polaczona z jednym z dwóch, polaczonych sze^ reg owo tranzystorów wyjsciowych, sterujacych sygnalizatorem wlamaniowym.Równoczesnie wyjscie bramki jednowejsciowej jest posrednio polaczone, poprzez generator poje¬ dynczego impulsu, z drugim wejsciem przerzut- nika statycznego RS, w ukladzie petli sprzezenia zwrotnego. Drugie wyjscie przerzuitnika statyczne¬ go RS jest polaczone z bramka dwuwejsciowa, do której jest takze przylaczony wylacznik drzwiowy.Bramka dwuwejsciowa steruje drugim tranzysto¬ rem wyjsciowym.Rozwiazanie wedlug wynalazku cechuje sie pro¬ stota zastosowanych srodków technicznych, nie¬ zawodnoscia dzialania oraz niskim kosztem reali¬ zacji..Wynalazek zostanie blizej objasniony na przykla¬ dzie wykonania przedstawionym na rysunku, który jest schematem ideowym ukladu elektronicznego zamka.Zamek bebenkowy ma fotokomórke, zainstalowa¬ na we wkladce bebenkowej, prostopadle do jego osi, skladajaca sie z fotodiody FD i fototranzysto¬ ra FT, który posrednio, poprzez tranzystor wypro¬ wadzajacy Tl, jest polaczony z wejsciem R prze- rzutnika statycznego Rs. Wyjscia Q i Q przarzut- nika statycznego RS sa tak posrednio polaczone z ukladem dwóch, polaczonych szeregowo, tranzy¬ storów wyjsciowych T4 i T5, sterujacych sygnali¬ zatorem wlamaniowym, ze pomiedzy wyjscie Q a 129 494* 129 494 baze pierwszego tranzystora wyjsciowego T4 jest wlaczony tranzystor -posredniczacy T2, uklad cza¬ sowy MCI, dwa tranzystory polaczone w uklad Darlingtona T3, dzielnik napiecia R2, R3, R4 i bramka jedno wejsciowa E02, której wyjscie jest równoczesnie posrednio polaczone, poprzez genera¬ tor pojedynczego impulsu GPJ, z wejsciem Sprze- rzutnika statycznego RS, oraz jednoczesnie pomie- clzy wejscie Q a baze drugiego tranzystora wyj¬ sciowego T5 jest wlaczona bramka diwuwejsciowa EOl. Drugie wejscie tej bramki jest polaczone wylacznikiem drzwiowym Wl. Wspóldzialanie zam¬ ka bebenkowego z sygnalizatorem wlamaniowym jest realizowane wedlug funkcji logicznej NAiND.Po zalaczeniu napiecia zasilania UCi, przerzuitnik statyczny RS zostaje wyzerowany za pomoca gene¬ ratora pojedynczego impulsu GPJ. Na wyjsciu bramki dwuwejsciowej EOl oraz bramki jedno¬ wejsciowej EC2 pojawia sie sygnal logiczny „1", wywolujacy stan nasycenia w tranzystorach wyj¬ sciowych T4 i T5. Wprowadzajac klucz do wkladki bebenkowej odcina sie tranzystor wyprowadzajacy Tl, co powoduje pojawienie sie sygnalu logiczne¬ go „1" na wyjsciu Q przerzutnika statycznego RS, a to z kolei powoduje podanie napiecia zasilania Uci do ukladu czasowego RllCl, który zaczyna od¬ mierzac zwloke czasowa niezbedna dla spokojnego otwierania drzwi. Jesli w trakcie odmierzania zwlo¬ ki czasowej nastapi otwarcie drzwi i wylaczenie napiecia zasilania UCii to uklad elektroniczny zam¬ ka powraca do stanu poczatkowego. Zadzialanie sygnalizatora wlamaniowego nastapi w przypadku otwarcia drzwi (wylaczenie wylacznika drzwiowe¬ go Wl) bez wylaczania napiecia zasilania UCi lub w przypadku przekroczenia zwloki czasowej wy¬ znaczanej przez uklad czasowy RlCl. W pierw¬ szym przypadku na wyjsciu bramki dwuwejscio¬ wej EOl pojawi sie sygnal logiczny „0", powodu¬ jacy zatkanie tranzystora wyjsciowego T5, nato¬ miast w drugim przypadku na wyjsciu bramki 10 15 30 35 40 jednowejsciowej E02 pojawi sie sygnal logiczny ,,0", po uprzednim wzmocnieniu w ukladzie Dar- lingtona T3, powodujacy zatkanie tranzystora wyj¬ sciowego T4. Równoczesnie sygnal logiczny „0" na wyjsciu bramki jednowejsciowej E02 powoduje, za pomoca generatora pojedynczego impulsu GPJ, wyzerowanie przerzutnika statycznego RS i przy¬ gotowanie ukladu elektronicznego zamka do kolej¬ nego cyklu pracy.Zastrzezenie patentowe Uklad elektroniczny zamka ze zwloka czasowa, w którym wspóldzialanie zamka bebenkowego i sygnalizatora wlamaniowego jest realizowane we¬ dlug funkcji logicznej, znamienny tym, ze zamek bebenkowy ma fotokomórke,' zainstalowana we wkladce bebenkowej, skladajaca sie z fotodiody (FD) i fototranzystora (FT), który posrednio, po¬ przez tranzystor wyprowadzajacy (Tl), jest pola¬ czony z wejsciem (R) przerzutnika statycznego RS, natomiast wyjscia (Q i Q) przerzutnfka statyczne¬ go RS sa tak posrednio polaczone z ukladem dwóch, polaczonych szeregowo, tranzystorów wyjsciowych (T4 i T5), sterujacych sygnalizatorem wlamanio¬ wym, ze pomiedzy wyjscie (Q) a baze pierwszego tranzystora wyjsciowego (T4) jest wlaczony tranzy¬ stor posredniczacy (T2), uklad czasowy (R1C1), dwa tranzystory polaczone w uklad Darlingtona (T3), dzielnik napiecia (R2, R3, R4) i bramka jednowej- sciowa (E02), której wyjscie jest równoczesnie po¬ srednio polaczone, poprzez generator pojedynczego impulsu (GPJ), z wejsciem (S) przerzutnika sta¬ tycznego RS, oraz jednoczesnie pomiedzy wyjscie (Q) a baze drugiego tranzystora wyjsciowego (T5) jest wlaczona bramka diwuwejsciowa (EOl), której drugie wejscie jest polaczone z wylacznikiem drzwiowym (Wl). wy GPJS Drukarnia Narodowa, Zaklad nr 6, 402/99 Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad elektroniczny zamka ze zwloka czasowa, w którym wspóldzialanie zamka bebenkowego i sygnalizatora wlamaniowego jest realizowane we¬ dlug funkcji logicznej, znamienny tym, ze zamek bebenkowy ma fotokomórke,' zainstalowana we wkladce bebenkowej, skladajaca sie z fotodiody (FD) i fototranzystora (FT), który posrednio, po¬ przez tranzystor wyprowadzajacy (Tl), jest pola¬ czony z wejsciem (R) przerzutnika statycznego RS, natomiast wyjscia (Q i Q) przerzutnfka statyczne¬ go RS sa tak posrednio polaczone z ukladem dwóch, polaczonych szeregowo, tranzystorów wyjsciowych (T4 i T5), sterujacych sygnalizatorem wlamanio¬ wym, ze pomiedzy wyjscie (Q) a baze pierwszego tranzystora wyjsciowego (T4) jest wlaczony tranzy¬ stor posredniczacy (T2), uklad czasowy (R1C1), dwa tranzystory polaczone w uklad Darlingtona (T3), dzielnik napiecia (R2, R3, R4) i bramka jednowej- sciowa (E02), której wyjscie jest równoczesnie po¬ srednio polaczone, poprzez generator pojedynczego impulsu (GPJ), z wejsciem (S) przerzutnika sta¬ tycznego RS, oraz jednoczesnie pomiedzy wyjscie (Q) a baze drugiego tranzystora wyjsciowego (T5) jest wlaczona bramka diwuwejsciowa (EOl), której drugie wejscie jest polaczone z wylacznikiem drzwiowym (Wl). wy GPJS Drukarnia Narodowa, Zaklad nr 6, 402/99 Cena 100 zl PL
PL22513580A 1980-06-20 1980-06-20 Electronic circuit for a time-lag lock PL129494B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL22513580A PL129494B1 (en) 1980-06-20 1980-06-20 Electronic circuit for a time-lag lock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL22513580A PL129494B1 (en) 1980-06-20 1980-06-20 Electronic circuit for a time-lag lock

Publications (2)

Publication Number Publication Date
PL225135A1 PL225135A1 (pl) 1981-12-23
PL129494B1 true PL129494B1 (en) 1984-05-31

Family

ID=20003800

Family Applications (1)

Application Number Title Priority Date Filing Date
PL22513580A PL129494B1 (en) 1980-06-20 1980-06-20 Electronic circuit for a time-lag lock

Country Status (1)

Country Link
PL (1) PL129494B1 (pl)

Also Published As

Publication number Publication date
PL225135A1 (pl) 1981-12-23

Similar Documents

Publication Publication Date Title
KR900000193B1 (ko) 경보장치
US3803576A (en) Residential alarm system
US4206450A (en) Fire and intrusion security system
US4642612A (en) Intruder detection and deterrent system
US4258358A (en) Door opening sensing and alarm producing device
US3286250A (en) Burglar alarm utilizing bi-stable electronic switches
US5434556A (en) Magnetic door alarm with resettable delay
US3699569A (en) Security system for indicating fire, intrusion or the like
US4150369A (en) Intrusion alarm system
PL129494B1 (en) Electronic circuit for a time-lag lock
US3962696A (en) Protective systems
US3553730A (en) Security alarm system
US3772667A (en) Event signal transmitter having event signal displaying means
US4300132A (en) Fire alarm system
US3813662A (en) Electrical alarm systems
GB1498005A (en) Security monitoring systems for doors
US4679031A (en) Device to facilitate the arming of an alarm system and to provide lock-out protection
US4276545A (en) Door activated burglar alarm utilizing time delay
RU2045096C1 (ru) Сигнальное устройство
RU2078377C1 (ru) Способ сигнализации
RU2035768C1 (ru) Устройство для охранной сигнализации
GB2083672A (en) Alarm Device
PL156912B1 (pl) Antywlamaniowy uklad alarmowy PL
JPH0335398A (ja) 防犯装置
RU2081457C1 (ru) Устройство для сигнализации о состоянии рассредоточенных объектов