PL128254B1 - Network of digital-analog conversion for presentation ofcharacteristics on the basis of sequence of digital discrete values - Google Patents

Description

Przedmiotem wynalazku jest uklad przetwarzania cyfrowo-analogowego dla zobrazowania charakterystyk na podstawie ciagu cyfrowych wartosci dyskretnych.Znane uklady obrazowania charakterystyk na podstawie olagu cyfrowych wartosci dys¬ kretnych , dla których jedna zmienna jest sygnal napieciowy o amplitudzie napiecia uza¬ leznionej od wartosci dyskretnych, a druga czas, zapewniajace liniowa zmiennosc napie¬ cia pomiedzy punktami, odpowiadajacymi poszczególnym wartosciom dyskretnym ciagu, zbudo¬ wane sa z przetwornika cyfra-napiecie lub cyfra-prad oraz ukladu calkujacego, przy czys na wejscie przetwornika podawane sa przyrosty miedzy sasiednimi wartosciami ciagu. Takie uklady umozliwiaja obrazowanie zmian ograniczonych od góry maksymalnym napieciem wyjscio¬ wym ukladu oalkujacego, a od dolu suma bledów ukladu przetwarzajacego* Przy duzej dyna¬ mice zmian wartosci cyfrowych powoduje to nieczytelnosc najmniejszych zmian. Przetwarza¬ nie informacji opisanej najmlodszymi bitami informacji wejsciowej prowadzi do znieksztal¬ cenia charakterystyki.Rozwiazanie wedlug wynalazku umozliwia odtwarzanie fragmentów charakterystyki o za¬ danej amplitudzie maksymalnej z pominieciem fragmentów o amplitudach wyzszych poprzez sprowadzenie napiecia wyjsciowego ukladu calkujacego do zera.Uklad wedlug wynalazku zbudowany jest z komutatora cyfrowego, na którego wejscie podawane aa bity informaoji wejsciowej, wybrane sygnalem wyboru bitów informacji, a którego wyjscie polaczone jest z wejsciem przetwornika cyfrowo-aa pledowego. Wyjscie przetwornika polaozone Jest z wejsciem ukladu calkujacego, z którego otrzymuje sie sygnal analogowy. Uklad calkujacy zerowany jest kluczem sterowanym dekoderem stanu bitów o wa¬ dia wiekszej niz okreslone sygnalem wyboru bitów Informacji.j 2 128 254 Przedmiot wynalazku przedstawiony jest w przykladzie wykonania na rysunku, który jest schematem blokowym ukladu przetwarzania. Sygnal 3 wyboru bitów informacji cyfro¬ wej 1 okresla grupe wybranych do przetwarzania przez komutator 2, którego wyjscie pola¬ czone jest z wejsciem przetwornika cyfrowo-napieciowego 5. Wyjscie przetwornika 5 dola¬ czone ;est do wejscia ukladu calkujacego 6# Dekoder \ stanu bitów o T?adze wiekszej niz okreslone sygnalem 3 steruje, w przypadku stwierdzenia niezerowego stanu tych bit5wf kluczem 7 zerujacym uklad calkujacy 6, na którego wyjsciu otrzymuje sie sygnal analogowy, Zastrzezenie patentowe Uklad przetwarzania cyfrowo-analogowego dla zobrazowania charakterystyk na podsta¬ wie ciagu cyfrowych wartosci dyskretaych zbudowany z przetwornika cyfrowo-napieciowego i ukladu calkujacego, znamienny tym, ze na wejscie przetwornika cyfrowo- -napieciowego /5/ podawane sa, wybrane sygnalem wyboru bitów Informacji /3/ poprzez komutator cyfrowy /2/t bity informacji wejsciowej_/l/f a dekoder /4/ stanu bitów o wa¬ dze wiekszej niz okreslone sygnalem wyboru bitów /3/ steruje kluczem /!/ zerujacym uklad calkujacy /6/ sterowany sygnalem wyjsciowym przetwornika cyfrowo-napieciowego /5/. 2Z jy ^ Pracownii Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL

Claims (1)

1. Zastrzezenie patentowe Uklad przetwarzania cyfrowo-analogowego dla zobrazowania charakterystyk na podsta¬ wie ciagu cyfrowych wartosci dyskretaych zbudowany z przetwornika cyfrowo-napieciowego i ukladu calkujacego, znamienny tym, ze na wejscie przetwornika cyfrowo- -napieciowego /5/ podawane sa, wybrane sygnalem wyboru bitów Informacji /3/ poprzez komutator cyfrowy /2/t bity informacji wejsciowej_/l/f a dekoder /4/ stanu bitów o wa¬ dze wiekszej niz okreslone sygnalem wyboru bitów /3/ steruje kluczem /!/ zerujacym uklad calkujacy /6/ sterowany sygnalem wyjsciowym przetwornika cyfrowo-napieciowego /5/. 2Z jy ^ Pracownii Poligraficzna UP PRL. Naklad 100 egz. Cena 100 zl PL