Przedmiotem wynalazku jest uklad równoleglej bramki analogowej dla sygnalów przemiennych, nalezacy do dziedziny techniki impulsowej.Stan techniki. Znany jest bezstykowy wylacznik sygnalu analogowego, który ma zródlo sygnalu polaczone z wejsciami dwóch symetrycznie przeciwstawnych ukladów tranzystorowych skladajacych sie z wtórników emiterowych wstepnie spolaryzowanych w kierunku przewodzenia, których wyjscia polaczone sa z wejsciami bramek utworzonych z tranzystorów bipolarnych lub polowych. Wyjscia bramek polaczone sa za posrednictwem potencjometru symetryzujacego lub bezposrednio z obciazeniem wspólnym dla obu tych przeciwstawnych ukladów. Napiecia bramku¬ jace doprowadzane sa w przeciwfazie do baz lub bramek przeciwstawnych tranzystorów bramkuja¬ cych ze zródla napiecia bramkujacego. Omawiany wylacznik opisany jest w polskim opisie patentowym nr 74761.Istota wynalazku. Istota wynalazku polega na tym, ze do zacisku bramkujacego podlaczony jest, poprzez rezystor, emiter tranzystora separujacego, którego baza polaczona jest z masa, a kolektor z baza tranzystora kluczujacego lub z bazami dwóch tranzystorów kluczujacych przy czym z jednym tranzystorem bezposrednio, a z drugim poprzez rezystor. W przypadku zastosowa- nia jednego tranzystora kluczujacego jego emiter lub kolektor podlaczony jest do zacisku kluczuja¬ cego. W przypadku zastosowania dwóch tranzystorów kluczujacych ich emitery sa zlaczone razem, a jeden kolektor podlaczony jest do zacisku kluczujacego, a drugi kolektor do masy.Zaleta ukladu wedlug wynalazku jest to, ze umozliwia kontrolowanie sygnalów bramkowych o dowolnie duzej amplitudzie odpowiednio do dopuszczalnych wartosci napiec wstecznych zasto¬ sowanych tranzystorów. Uklad nie wymaga zewnetrznych napiec zasilajacych oraz zapewnia wspólprace z róznymi zródlami sygnalów bramkujacych, a do sterowania konieczny jest tylko jeden sygnal bramkujacy. Ponadto uklad umozliwia uzyskanie duzego stosunku sygnalu bramko¬ wanego w stanie wylaczenia bramki do sygnalu bramkowanego w stanie wlaczenia. Uklad mozna stosowac zastepczo jako triak w obwodach sterowania, zabezpieczania i sygnalizacji i mozna go latwo zrealizowac za pomoca ogólnie dostepnych tranzystorów bipolarnych.2 126195 Objasnienie rysunków. Przedmiot wynalazku /ostal odtworzony schematycznie w przykladzie wykonania na rysunku, na którym fig. 1, .fig. 2, fig. 3, i fig. 4, przedstawiaja schematy ideowe bramki analogowej z dwoma tranzystorami i przebiegi napiecia bramkowanego, natomiast fig. 5 i fig.6 przedstawiaja schematy ideowe bramki analogowej z trzema tranzystorami i przebiegi napiecia bramkowanego równiez w'stanie wylaczenia bramki.Przyklad wykonania. Do zacisku wejsciowego 1 podlaczony jesr poprzez rezystor R, emiter tranzystora separujacego T, którego baza polaczona jest z masa, a kolektor z baza tranzystora kluczujacego Tk. Tranzystor ten Tk polaczony jest kolektorem do zacisku kluczujacego A, a emiterem do masy.W zaleznosci od polaryzacji sygnalów bramkujacych od 0V do +U wzglednie od 0V do -U oraz dokladnosci pracy ukladu bramki i dopuszczalnych znieksztalcen sygnalu bramko¬ wanego stosuje sie odpowiednie polaczenie tranzystora separujacego T i tranzystora kluczujacego Tk.Dla dodatniej polaryzacji sygnalów bramkujacych +U jak na fig. 1 tranzystor separujacy Tjest typu p-n-p, a tranzystor kluczujacy Tk typu n-p-n przy czym do zacisku kluczujacego A podlaczony jest jego kolekto*. W ukladzie takim ograniczane beda na poziomie napiecia Ueboi™ ujemne polówki sygnalu bramkowanego o amplitudzie nie przekraczajacej wartosci napiecia UcBOmax.Jezeli tranzystor kluczujacy Tk polaczony jest emiterem do zacisku kluczujacego A jak na fig. 2 to ograniczane beda dodatnie polówki sygnalu bramkowanego.W przypadku ujemnej polaryzacji sygnalów bramkujacych -U jak na fig. 3 tranzystor separu¬ jacy T jest typu n-p-n, a tranzystor kluczujacy Tk typu p-n-p, przy czym do zacisku kluczujacego A podlaczony jest jego kolektor. W ukladzie takim ograniczane sa na poziomie UEBom«x dodatnie polówki sygnalu bramkowanego. Jezeli kolektor tranzystora kluczujacego Tk polaczony jest z masa, ograniczane beda ujemne polówki sygnalu bramkowanego przekraczajace wartosci napiecia wstecznego UEBOmax jak to pokazano na fig. 4.W przypadkach gdy znieksztalcenia sygnalu bramkowanego sa niedopuszczalne, a amplituda sygnalu bramkowanego jest duza, ale nie przekracza wartosci napiecia wstecznego UcBOmax tranzy¬ storów wówczas stosuje sie dwa tranzystory kluczujace Tki i Tk2, polaczone tak jak pokazano na fig. 5 i fig. 6. Dla dodatniej polaryzacji sygnalów bramkujacych +U tranzystor separujacy T jest typu p-n-p, a oba tranzystory kluczujace Tki i Tk2 typu n-p-n, przy czym ich emitery sa ze soba polaczone, a kolektor tranzystora separujacego T jest polaczony z bazami obu tranzystorów kluczujacych Tki, Tk2 — bezposrednio z tranzystorem, którego kolektor polaczony jest z zaciskiem kluczujacym A, a poprzez rezystor Ri z tranzystorem, którego kolektor podlaczony jest do masy.Dla ujemnej polaryzacji sygnalów bramkujacych -U wyzej opisana bramka jest o tyle zmie¬ niona, ze jej tranzystor separujacy Tjest typu n-p-n, a tranzystory kluczujace Tki i Tk2^a typu p-n-p.Zastosowanie wynalazku. Uklad równoleglej bramki analogowej stosuje sie w mierniku fluk¬ tuacji fazy w celu zabezpieczenia przed niewlasciwymi wskazaniami wartosci mierzonej wielkosci.Zastrzezenia patentowe 1. Uklad równoleglej bramki analogowej dla sygnalów przemiennych, znamienny tym, ze do zacisku bramkujacego (1) podlaczony jest przez rezystor (R) emiter tranzystora separujacego (T), którego baza polaczona jest z masa, a kolektor z baza tranzystora kluczujacego (Tk). 2. Uklad wedlug zastrz. 1, znamienny tym, ze emiter tranzystora kluczujacego (Tk) jest podlaczony do zacisku kluczujacego (A), a kolektor tego tranzystora polaczony jest z masa. 3. Uklad wedlug zastrz. ], znamienny tym, ze kolektor tranzystora kluczujacego (Tk) jest podlaczony do zacisku kluczujacego (A), a emiter tego tranzystora polaczony jest z masa. 4. Uklad równoleglej bramki analogowej dla sygnalów przemiennych, znamienny tym, ze do zacisku bramkujacego (1) podlaczony jest przez rezystor (R) emiter tranzystora separujacego (T), którego baza jest polaczona z masa, a do jego kolektora dolaczona jest baza tranzystora kluczuja¬ cego (Tki) oraz przez rezystor (Rl) baza drugiego tranzystora kluczujacego (Tk2), przy czym emitery tranzystorów kluczujacych (Tki, Tk2) sa ze soba polaczone. 5. Uklad wedlug zastrz. 4, znamienny tym, ze kolektor tranzystora kluczujacego (Tki) dola¬ czony jest do zacisku kluczujacego (A).126 195126 195 ? Iteo;m®t Figlf t/fBPiJ^ / *"r i— JtAT HI Bo. 5 Pracownia Poligraficzni UP PRL. Naklad 100 eg*.Cena 100 zl *./ PL