PL125774B2 - Phase loop synchronization method - Google Patents

Phase loop synchronization method Download PDF

Info

Publication number
PL125774B2
PL125774B2 PL21870479A PL21870479A PL125774B2 PL 125774 B2 PL125774 B2 PL 125774B2 PL 21870479 A PL21870479 A PL 21870479A PL 21870479 A PL21870479 A PL 21870479A PL 125774 B2 PL125774 B2 PL 125774B2
Authority
PL
Poland
Prior art keywords
frequency
voltage
phase
input
discriminator
Prior art date
Application number
PL21870479A
Other languages
English (en)
Other versions
PL218704A2 (pl
Inventor
Miroslaw Szymanski
Original Assignee
Wojskowa Akad Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wojskowa Akad Tech filed Critical Wojskowa Akad Tech
Priority to PL21870479A priority Critical patent/PL125774B2/pl
Publication of PL218704A2 publication Critical patent/PL218704A2/xx
Publication of PL125774B2 publication Critical patent/PL125774B2/pl

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Przedmiotem wynalazkujest sposób synchronizacji petli fazowej zwlaszcza do sledzacego odbioru sygnalów modulowanych lub manipulowanych czestotliwosciowo.Stan techniczny. Znany sposób sledzenie czestotliwosci sygnalu wejsciowego opisany jest w artykule J. Klepper, J. Freukl „Systemy fazowoj i czastnotnoj autopodstrojki" Moskwa-Energia 1977 r. Polega on na porównaniu fazy wejsciowego sygnalu przebiegu generatora sterowanego napieciem stalym. Komparator fazy, pracujacy jako wzmacniacz, oraz generator, pracujacy jako liniowy przetwornik napiecia na czestotliwosc, objete sa petla sprzezenia zwrotnego w ten sposób, ze do jednego wejscia mieszacza doprowadzony jest sygnal wejsciowy f„ natomiast wyjsciowy przebieg generatora o czestotliwosci fg, doprowadzony jest do drugiego wejscia mieszacza. Odfil¬ trowany wyjsciowy sygnal mieszacza, o czestotliwosci róznicowej fr= fs-f«, steruje czestotliwoscia drgan generatora. Z wlasciwosci petli fazowej wynika, ze mozne ona synchronizowac sie na wyzszych harmonicznych czestotliwosciach wejsciowego sygnalu. Dla zapobiegniecia temu w petli sprzezenia zwrotnego stosowany jest filtr dolnoprzepustowy, tlumiacy wzbudzenie generatora na wyzszych czestotliwosciach. W zwiazku z czym sposób sledzenia wejsciowego sygnalu charaktery¬ zuje sie niewielkim zakresem czestotliwosciowym. Ponadto rozwiazania petli fazowej w wykonaniu jako obwody scalone pracuja poprawnie tylko w 20 dB zakresie zmian amplitudy wejsciowego sygnalu.Istota wynalazku. Istota sposobu synchronizacji petli fazowej polega na tym, ze napiecie wejsciowe, po zamianie na fale prostokatne, przeksztalca sie równolegle na napiecie stale propor¬ cjonalne do czestotliwosci przebiegu wejsciowego oraz przeksztalca sie na napiecie stale proporcjo¬ nalne do róznicy faz przebiegów wejsciowego i wyjsciowego, przy czym przebieg wyjsciowy, o czestotliwosci proporcjonalnej do napiecia wejsciowego, otrzymuje sie z przetwornika pobudza¬ nego suma napiec dyskryminatora czestotliwosci i dyskryminatora fazy.Zalety stosowanego sposobu synchronizacji polegaja na tym, ze czestotliwosc znamionowa generatora okreslona jest wstepnie z dyskryminatora czestotliwosci 2 sygnalu wejsciowego Swe co umozliwia wielokrotne poszerzenie zakresu synchronizacji petli fazowej. Ponadto,przeksztalcenie sygnalu wejsciowego Swe na przebieg prostokatny, doprowadzony do dyskryminatorów czestotli¬ wosci 2 i fazy 3, powoduje, ze petla synchronizacji jest malo wrazliwa na zmiany amplitudy2 125 774 wejsciowego sygnalu. W rozwiazaniu wedlug wynalazku uzyskano poprawna prace petli fazowej w stokrotnym zakresie zmian czestotliwosci oraz 80 dB zakresie zmian amplitudy sygnalu wejsciowego.Objasnienie rysunku. Urzadzenie umozliwiajace realizacje sposobu, wedlug wynalazku, jest odtworzone na rysunku, który przedstawia schemat blokowy.Przyklad wykonania wynalazku. W sklad urzadzenia do realizacji wynalazku wchodzi wzmac¬ niacz ogranicznik 1, dyskryminator czestotliwosc 2, dyskryminator fazy 3, sumator 4, przetwornik napiecia na czestotliwosc 5, przy czym zaznaczony jest jeszcze sygnal wejsciowy Swe oraz sygnal wyjsciowy Swy.Dzialanie sposobu polega na ustawieniu punktu pracy wewnetrznego generatora petli fazowej wyjsciowym napieciem liniowego dyskryminatora czestotliwosci 2 sygnalu wejsciowego Swe.Polaczenie petli fazowej i czestotliwosci przedstawionejest na rysunku, gdzie sygnal wejsciowy Swe przechodzi przez wzmacniacz ogranicznik 1 formujacy przebieg prostokatny doprowadzony do liniowego dyskryminatora czestotliwosci 2 oraz dyskryminatora fazy 3. Sumaryczne napiecie dyskryminatorów otrzymane na wyjsciu sumatora 4 steruje czestotliwoscia pracy przetwornika napiecia na czestotliwosc 5, z którego wyprowadzony jest sygnal wyjsciowy Swy doprowadzony takze do drugiego wejscia dyskryminatora fazy 3.Zastrzezenie patentowe Sposób synchronizacji petli fazowej, gdzie przetwornik napiecia na czestotliwosc sterowany jest w petli z dyskryminatorem fazy, znamienny tym, ze napiecie wejsciowe, po zamianie na fale prostokatne, przeksztalca sie równolegle na napiecie stale proporcjonalne do czestotliwosci prze¬ biegu wejsciowego oraz przeksztalca sie na napiecie stale proporcjonale do róznicy faz przebiegów wejsciowego i wyjsciowego, przy czym przebieg wyjsciowy, o czestotliwosci proporcjonalnej do napiecia wejsciowego, otrzymuje sie zprzetwornika (5) pobudzanego sumanapiec dyskryminatora czestotliwosci (2) i dyskryminatora fazy (3). !_ 2 3 4 5 Pracownia Poligraficzni UP PRL. Naklad 100 cgz.Cena 100 zl 4 w Swe 1 r/7 Aj/ PL

Claims (1)

1. Zastrzezenie patentowe Sposób synchronizacji petli fazowej, gdzie przetwornik napiecia na czestotliwosc sterowany jest w petli z dyskryminatorem fazy, znamienny tym, ze napiecie wejsciowe, po zamianie na fale prostokatne, przeksztalca sie równolegle na napiecie stale proporcjonalne do czestotliwosci prze¬ biegu wejsciowego oraz przeksztalca sie na napiecie stale proporcjonale do róznicy faz przebiegów wejsciowego i wyjsciowego, przy czym przebieg wyjsciowy, o czestotliwosci proporcjonalnej do napiecia wejsciowego, otrzymuje sie zprzetwornika (5) pobudzanego sumanapiec dyskryminatora czestotliwosci (2) i dyskryminatora fazy (3). !_ 2 3 4 5 Pracownia Poligraficzni UP PRL. Naklad 100 cgz. Cena 100 zl 4 w Swe 1 r/7 Aj/ PL
PL21870479A 1979-10-01 1979-10-01 Phase loop synchronization method PL125774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL21870479A PL125774B2 (en) 1979-10-01 1979-10-01 Phase loop synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL21870479A PL125774B2 (en) 1979-10-01 1979-10-01 Phase loop synchronization method

Publications (2)

Publication Number Publication Date
PL218704A2 PL218704A2 (pl) 1980-10-06
PL125774B2 true PL125774B2 (en) 1983-06-30

Family

ID=19998690

Family Applications (1)

Application Number Title Priority Date Filing Date
PL21870479A PL125774B2 (en) 1979-10-01 1979-10-01 Phase loop synchronization method

Country Status (1)

Country Link
PL (1) PL125774B2 (pl)

Also Published As

Publication number Publication date
PL218704A2 (pl) 1980-10-06

Similar Documents

Publication Publication Date Title
US5602465A (en) Method and circuit to improve output voltage regulation and noise rejection of a power factor control stage
EP0124302A3 (en) A.c. supply converter
EP0795762A3 (de) Verfahren zur Azimut-Skalierung von SAR-Daten und hochgenauer Prozessor zur zweidimensionalen Verarbeitung von ScanSAR-Daten
GB1563956A (en) Power supply circuits
EP2244375A3 (en) Phase locked loop method and apparatus
DE3585783D1 (de) Frequenzsynthesierer mit mitteln zur unterdrueckung von frequenzinstabilitaeten, die durch eine intermittierende wirkung einer phasenregelschleife entstehen.
EP0376341A3 (en) A musical sound waveform generator and a method for generating a musical sound waveform
GB1468750A (en) Regulation and stabilizing in a switching power supply
EP0802618A3 (en) Control arrangement for a multilevel converter
JPS5479384A (en) System of synchronously leading in phase locked loop
PL125774B2 (en) Phase loop synchronization method
DE68916879D1 (de) System zur gegenseitigen Informationsübertragung zwischen einem tragbaren Gegenstand, insbesondere einem Schlüssel, und einem anderen Datenträger.
US4367542A (en) Phase shifting of waveforms
US3825816A (en) Dc-to-ac and ac-to-dc converter systems
ATE284583T1 (de) Frequenzumsetzer unter verwendung von unterabtastung
US4106016A (en) Devices for determining errors of siting, especially in radar systems
JPH0242079Y2 (pl)
DE60111755T2 (de) Synchronisierung der getakteten Abtastung in einem RFID-Empfänger
SU1472871A1 (ru) След ща система
JPS5451763A (en) Modulation-type dc amplifier
Lin et al. Scientific data conversion for dynamic load modeling.
JPS5451762A (en) Modulation-type dc amplifier
GB1516866A (en) Method of operating vibrators to produce seismic signals
SU1626439A2 (ru) Устройство демодул ции фазоманипулированных сигналов
US4293906A (en) Converter