Przedmiotem wynalazku jest sposób dzielenia lub mnozenia stalych sygnalów ana¬ logowych o dowolnym znaiku, przeznaczony do sto¬ sowania w procesach przetwarzania sygnalów ana¬ logowych, w szczególnosci w zagadnieniach regu¬ lacji i modelowania, a takze w metrologii.Stan techniki. We wspólczesnej technice czesto wystepuje potrzeba mnozenia dwu sygnalów ana¬ logowych, co bywa realizowane bardzo zróznicowa¬ nymi sposobami.Jeden z czesto stosowanych sposobów polega na przetwarzaniu sygnalów wejsciowych na pomocni¬ cza wielkosc elektryczna lub magnetyczna i na na¬ stepnym mnozeniu wielkosci pomocniczych^za po¬ moca czlonu mnozacego takiego jak nip. hallotron lub mnoznik o cienkich warstwach magnetycznych.Mnozniki takich typów sa jednak dosc podatne na wplyw wielkosci postronnych jak obce pola magne¬ tyczne czy temperatura, a oprócz tego stabilnosc czasowa ich wlasciwosci nie jest wysoka.Inny sposób klasyczny polega na tworzeniu kwa¬ dratu sumy oraz kwadratu róznicy obu sygnalów wejsciowych, a nastepnie na odejmowaniu wartosci zkwadratowanych.Zasadnicza wade tego sposobu stanowi koniecz¬ nosc stosowania czlonów o charakterystykach do¬ kladnie kwadratowychi jednakowym wspólczynni¬ ku charakterystyki. Niedopelnienie tych wymagan powodujep owstawanie bledów w dzialaniu tego sposobu, przy czym wartosc bledu jest zalezna od 10 13 20 wartosci kazdego z sygnalów wejsciowychi podlega istotnym zmianom.Inny znany sposób mnozenia sy|nalów analogo¬ wych polega na tym, ze jeden z sygnalów wejscio¬ wych wyznacza amplitude prostokatnego przebiegu wyjsciowego, natomiast drugi sygnal wejsciowy wplywa. na wzgledny czas wystepowania wartosci dodatnich i ujemnych na wyjsciu. Dla dobrego dzialania tego sposobu konieczna jest proporcjonal¬ nosc miedzy amplituda przebiegu wyjsciowego a wartoscia jednego z sygnalów wejsciowych jak równiez scisle spelnienie zaleznosci wt_-pr7 gdzie y oznacza wartosc drugiego z sygnalów wej¬ sciowych.Poniewaz miara szukanego iloczynu Jest tutaj srednia wartosc przebiegu wyjsciowego — niezbed¬ ne jest stosowanie odpowiedniego filtru. Sposób ten jest zatem dosc zlozony pod wzgledem realizacyj¬ nym, a tym samym i kosztowny ze wzgledu na wy¬ stepujace tu czlony i stawiane im wysokie wyma¬ gania.Jeszcze inny znany sposób mnozenia sygnalów analogowych polega na tym, ze kazdy z sygnalów wejsciowych przetwarza sie na elektryczna wiel¬ kosc pomocnicza, napiecie lub prad, wedlug cha¬ rakterystyki logarytmicznej. Elektrycznie wielkosci pomocnicze dodaje sie do siebie w przypadku mno- 123 7333 zenia, a odejmuje od siebie w przypadku dzielenia i tak otrzymana wielkosc wypadkowa przetwarza sie na wielkosc wyjsciowa wedlug charakterystyki wykladniczej.Dla dobrego dzialania tego sposobu konieczne jest scisle dochowanie zalozonego ksztaltu charaktery¬ styk przetwarzania. Charakterystyki takie otrzymu¬ je sie przez zastosowanie odpowiednich elementów pólprzewodnikowych i przy zalozeniu, iz punkt pra¬ cy nie wykracza poza scisle zakreslony przedzial.Mimo ideowej" prostoty — sposób ten jest wiec nie¬ latwy w praktycznym zastosowaniu i wykazuje znaczna wrazliwosc na wplywy postronne, które ^wplywaja na charakterystyki pólprzewodników.. Na podstawie omówionych sposobów mnozenia, :; dzielenie przeprowadza sie przez zastosowanie do¬ datkowego wzmocnienia róznicowego. Wytwarza sie < wówczas, wzmocniona k razy róznice wielkosci ilo- lczynowej oraz drugiego sygnalu wejsciowego, któ¬ ra traktuje sie jednoczesnie jako jeden z sygnalów wejsciowych do mnozenia oraz jako wielkosc wyj¬ sciowa. Dla dobrego dzialania tego rozwiazania ko¬ nieczne jest, by odwrotnosc wspólczynnika wzmoc¬ nienia byla znikomo mala wobec najmniejszych praktycznie spotykanych wartosci sygnalu odpowia¬ dajacego mianownikowi charakterystyki. Niedogod¬ nosci omówione poprzednio przy mnozeniu sygna¬ lów tymi metodami wystepuja takze przy dzieleniu.I Istota wynalazku. Celem wynalazku jest opraco¬ wanie sposobu dzielenia lub mnozenia stalych syg¬ nalów analogowych, który zapewni dobra doklad¬ nosc, a jednoczesnie jest nieskomplikowany w prak¬ tycznej realizacji.Zostalo to rozwiazane wedlug wynalazku przez sposób, w/którym podczas przetwarzania wytwarza sie wielkosc pomocnicza pierwsza, przez modulowa¬ nie za pomoca pierwszego czlonu .modulujacego syg¬ nalu wejsciowego, pierwszego, nadajac jej wartosc proporcjonalna do modulu sygnalu wejsciowego pierwszego i wielkosc pomocnicza druga, przez mo¬ dulowanie za pomoca drugiego czlonu moduluja¬ cego sygnalu wejsciowego drugiego* nadajac jej wartosc proporcjonalna do modulu sygnalu wej¬ sciowego drugiego oraz wielkosc pomocnicza trze¬ cia proporcjonalna do czasu przetwarzania, w ten sposób, ze calkuje sie, w integratorze pomocniczym, przez ten czas stala wielkosc referencyjna, a takze wielkosc pomocnicza czwarta, przez calkowanie wielkosci pomocniczej drugiej w integratorze glów¬ nym, nadajac jej wartosc proporcjonalnie do calki z wielkosci pomocniczej drugiej za czas przetwa¬ rzania.Przetwarzanie konczy sie w chwili to, w której nastepuje zrównanie wartosci wielkosci pomocni¬ czej pierwszej z *wartoscia wielkosci pomocniczej czwartej w przypadku dzielenia, zas z wartoscia wielkosci pomocniczej trzeciej w przypadku mnoze¬ nia, co powoduje zmiane stanu komparatora glów¬ nego. Wartosc wielkosci pomocniczej trzeciej osiag¬ nieta w chwili to stanowi proporcjonalna miare ilo¬ razu sygnalu wejsciowego pierwszego do drugiego dla przypadku dzielenia. Wartosc wielkosci pomoc¬ niczej czwartej osiagnieta w chwili to jest propor¬ cjonalna miara iloczynu sygnalu wejsciowego pierwszego i drugiego dla przypadku mnozenia. 4 W takich zastosowaniach sposobu wedlug wyna¬ lazku, gdzie znak ilorazu lub iloczynu jest zawsze staly, czyli zawsze sign Sj =7*= signA albo sign Sj = = sign Sa, nie sa potrzebne dzialania dodatkowe, bo- 5 wiem znak rezultatu jest znany. W takich przypad¬ kach, gdzie nie jest z góry okreslony zwiazek mie¬ dzy znakami sygnalów wejsciowych pierwszego i drugiego — sposób wedlug wynalazku zawiera jeszcze dzialanie dodatkowe. 11 W przypadku sygnalów wejsciowych pierwszego i drugiego o nieznanym znaku wytwarza sie dodat¬ kowo binarna wielkosc pomocnicza piata, za pomo¬ ca pierwszego komparatora pomocniczego obserwu¬ jacego sygnal wejsciowy pierwszy, nadajacego jej 15 wartosc zalezna od znaku sygnalu wejsciowego pierwszego i binarna wielkosc pomocnicza szósta, za pomoca drugiego komparatora pomocniczego ob¬ serwujacego sygnal wejsciowy drugi, nadajacego jej wartosc zalezna od znaku sygnalu wejsciowego dru- 20 giego. Z tak powstalych binarnych wielkosci pomoc¬ niczych piatek i szóstej wytwarza sie z kolei binar¬ na wielkosc pomocnicza siódma, za pomoca ukladu elementów logicznych jak elementy typu NAND, nadajac jej wartosc wedlug zaleznosci logicznej 25 W7 = W5W6 + W5W6 Wytwarza sie równiez wielkosc pomocnicza ósma o module równym wielkosci pomocniczej trzeciej -.w przypadku dzielenia, zas o module równym wiel¬ kosci pomocniczej czwartej w przypadku mnozenia. 3t Wielkosci pomocniczej ósmej, za pomoca przelacz¬ nika elektronicznego oraz inwertera, nadaje sie znak dodatni dla tej wartosci binarnej wielkosci pomoc¬ niczej siódmej, która powstaje przy jednakowych wartosciach binarnych wielkosci pomocniczych pia- ** tej i szóstej, w pozostalych przypadkach wielkosci pomocniczej ósmej nadaje sie znak ujemny. Pro¬ porcjonalna miare ilorazu lub iloczynu sygnalów wejsciowych pierwszego i drugiego, z uwzglednie¬ niem ich znaków stanowi teraz wartosc i znak wiel- w kosci pomocniczej ósmej.W praktycznej realizacji sposobu wedlug wyna¬ lazku, korzystnie jest stosowac wszystkie wielkosci pomocnicze pierwsza do ósmej w postaci napiec elektrycznych.** Sposób wedlug wynalazku, daje dobra dokladnosc dzialania, a jednoczesnie jest nietrudny do realiza¬ cji, szczególnie dla znanego zwiazku miedzy znaka¬ mi sygnalów wejsciowych pierwszego i drugiego.Wynalazek ma wiec istotne znaczenie wszedzie tam, W gdzie zachodzi potrzeba dzielenia lub mnozenia sygnalów stalych, szczególnie w pracowniach zaj¬ mujacych sie regulacja, modelowaniem i pomiara¬ mi, zwlaszcza przy zastosowaniu techniki elektro¬ nicznej. ~" 55 Przyklad wykonania wynalazku. Przedmiot wy¬ nalazku jest blizej objasniony na podstawie przy¬ kladowego ukladu na rysunku, gdzie przedstawiony jest schematycznie uklad do wykonywania dziele¬ nia dwu sygnalów, w postaci schematu blokowego. 60 Sygnaly wejsciowe i wielkosci pomocnicze sa tutaj napieciami elektrycznymi.Pierwsze wejscie ukladu SI jest dolaczone do wejscia pierwszego czlonu modulujacego CMI, o wspólczynniku klf którego wyjscie jest dolaczone ¦* do nieodwracalnego wejscia komparatora glówne-5 123 733 „ 6 go KG. Drugie wejscie ukladu S2 jest dolaczone do wejscia drugiego czlonu modulujacego CM2, o wspólczynniku k^ którego wyjscie jest zlaczone z wejsciem glównymi ntegratora glównego IG, o wspólczynniku k4, majacego wyjscie dolaczone do wejscia odwracajacego komparatora glównego KG, do którego wyjscia jest z kolei dolaczone wejscie sterujace lacznika elektronicznego LE.Zródlo napiecia referencyjnego E, poprzez zestyk lacznika elektronicznego - LE, zlaczone jest z wej¬ sciem integratora pomocniczego IP, o wspólczynni¬ ku kSf do którego wyjscia dolaczony jest jeden ze¬ styk przelacznika elektronicznego PE bezposrednio, natomiast drugi zestyk — poprzez inwerter IN z tym, ze z drugiej strony oba zestyki zlaczone sa z wyjsciem ilorazowym WI ukladu.Nieodwracajace wejscie pierwszego komparatora pomocniczego KPI zlaczone jest z pierwszym wej¬ sciem ukladu SI, a nieodwracajace wejscie drugie¬ go komparatora pomocniczego KP2 zlaczone jest z drugim wejsciem ukladu S2. Do wyjscia pierw¬ szego komparatora pomocniczego KPI dolaczone sa jednym wejsciem elementy logiczne NAtfJD pierw¬ szy ND1 i trzeci ND3, a do drugiego komparatora pomocniczego KP2 dolaczone sa jednym wejsciem elementy logiczne NAND drugi ND2 i trzeci ND3.Wyjscia elementów logicznych NAND pierwszego ND1 oraz drugiego ND2 dolaczone sa do wejsc ele¬ mentu logicznego NAND czwartego ND4, którego wyjscie dolaczone jest do jednego wejscia elemen¬ tu logicznego NANAD piatego ND5, majacego dru¬ gie wejscie zlaczone z wyjsciem elementu logicznego NAND trzeciego ND3, natomiast wyjscie — zlaczo¬ ne ze sterowaniem przelacznika elektronicznego PE.Wejscie sterujace ukladu SO jest dolaczone do wejsc zerujacych komparatora glównego KG i kom¬ paratora pomocniczego KP. Elementy logiczne NAND pierwszy ND1, drugi ND2, trzeci ND3, czwarty ND4 i piaty ND5 sa dwuwejsciowe.Dzialanie ukladu przebiega nastepujaco. Urucho¬ mienie nastepuje przez podanie impulsu na wejscie sterujace ukladu SO, co powoduje wyzerowania komparatora glównego KG i komparatora pomoc¬ niczego KP. Na wyjsciu pierwszego czlonu modulu¬ jacego CMI wystepuje wielkosc pomocnicza pierw¬ sza Wt^ki-jSil, natomiast na wyjsciu drugiego czlonu modulujacego CM2 wystepuje wielkosc po¬ mocnicza druga W2 = k2- |S2|. Za integratorem glów¬ nym IG wystepuje wielkosc pomocnicza trzecia t W, = k4 • / Wa - dt = kjj • k4 • | S2[ • t o rosnaco liniowo z biegiem czasu t.Na poczatku przetwarzania jest WA 0 — wobec czego komparator glówny KG znajduje sie w sta¬ nie wysokim, co powoduje, ze lacznik elektroniczny LE jest zamkniety poczawszy od chwili t = 0. Tym samym na wyjsciu integratora pomocniczego IP wy¬ stepuje wielkosc pomocnicza trzecia t W, = k8-/E-dt = k,Et o W chwili t = T0 nastepuje zrównanie wartosci wielkosci pomocniczych pierwszej Wt i czwartej W4, co powoduje przejscie komparatora glównego KG w stan niski i w konsekwencji — otwarcie lacz¬ nika elektronicznego LE. Odcinek czasu TG wyzna¬ cza sie jako T =_^_ lSii T° ks-k^lS*] W momencie t = TQ wystepuje wartosc wielkosci pomocniczej w«(To) vk4 |sa| która wobec otwarcia lacznika elektronicznego LE nie wykazuje juz dalszych zmian.Wlasciwy znaik wielkosci wyjsciowej zostaje wy¬ tworzony w tej czesci ukladu, która stanowia: pierwszy komparator pomocniczy KPI, drugi kom¬ parator pomocniczy KP2 i elementy logiczne NAND pierwszy do piatego ND1...ND5, a takze przelacznik elektroniczny PE oraz inwerter IN. Pierwszy kom¬ parator KPI daje na wyjsciu stan wysoki wówczas, gdy sygnal wejsciowy pierwszy Sj jest dodatni, w przeciwnym przypadku ,na wyjsciu panuje stan nis¬ ki. Te dwa stany odpowiadaja wiec wartosciom bi¬ narnej wielkosci pomocniczej piatej W5.Analogicznie otrzymuje_sie binarna wielkosc po¬ mocnicza szósta Wfl na wejsciu komparatora po¬ mocniczego KP2. Na wyjsciu elementu logicznego NAND pierwszego ND1 wystepuje wielkosc pomoc¬ nicza piata W5, zas na wyjsciu elementu logicznego NANeT drugiego ND2 wystepuje wielkosc pomoc¬ nicza szósta W^. W zwiazku z tym na wyjsciu ele¬ mentu logicznego NAND czwartego NIM wystepuje wielkosc W6«W8, podczas gdy na wyjsciu elementu logicznego NAND trzeciego ND3 panuje wielkosc W6*W6. Tym samym na wyjsciu elementu logicz¬ nego NAND piatego ND5 otrzymuje sie binarna wielkosc pomocnicza W7 = W5 • We#+ W5 • W6.Stan wysoki tego wyjscia, wystepujacy w przypad^- kach jednakowych wartosci binarnych wielkosci pomocniczych piatej i szóstej W5, We, powoduje zamkniecie górnego zestyku przelacznika elektro¬ nicznego PE, wobec czego na wyjsciu ilorazowym WI pojawia sie wielkosc pomocnicza ósm% W8 = = +W,(To).^ W przypadku niejednakowych wartosci binar^ nych wielkosci pomocniczych piatej W5, szóstej We na wyjsciu elementu logicznego NAND piatego ND5* panuje stan niski, co powoduje zamkniecie dolnego zestyku przelacznika elektronicznego PE. W takim przypadku, dzieki dzialaniu inwertera IN, na wyj¬ sciu ilorazowym WI panuje wielkosc pomocnicza ósma W8 = -WjKTo).Zastrzezenia patentowe 1. Sposób dzielenia lub mnozenia stalych sygna¬ lów analogowych, polegajacy na wytwarzaniu wiel¬ kosci pomocniczych, znamienny tyriv ze w czasie przetwarzania wytwarza sie wielkosc pomocnicza pierwsza (W^ przez modulowanie za pomoca pierw¬ szego czlonu modulujacego (CMI) sygnalu wejscio¬ wego pierwszego (St)9 nadajac jej wartosc propor¬ cjonalna do modulu sygnalu wejsciowego pierwsze¬ go (Sj) i wielkosc pomocnicza druga (W*), przez mo¬ dulowanie za pomoca drugiego czlonu modulujace¬ lt ii 20 25 30 31 40 43 50 55 80123 733 go (CM2) sygnalu wejsciowego drugiego (Sg), nada¬ jac jej wartosc proporcjonalna do modulu sygnalu wejsciowego drugiego (Sg) oraz wielkosc pomocni¬ cza trzecia (Wa) proporcjonalna do czasu przetwa¬ rzania, w ten sposób, ze calkuje sie, w integratorze pomocniczym (IP), przez ten czas stala wielkosc re¬ ferencyjna (E), a takze wielkosc pomocnicza czwar¬ ta (W4) przez calkowanie wielkosci pomocniczej dru¬ giej (Wa) w integratorze glównym (IG), nadajac jej wartosc, proporcjonalnie do calki z wielkosci po¬ mocniczej drugiej (W2) za czas przetwarzania, przy czyni przetwarzanie konczy sie w chwili t0, w któ¬ rej nastepuje zrównanie wartosci wielkosci pomoc¬ niczej pierwszej (Wj) z wartoscia wielkosci pomoc¬ niczej czwartej (W4) w przypadku dzielenia, zas z wartoscia wielkosci pomocniczej trzeciej (Wa) w przypadku mnozenia, co powoduje zmiane stanu komparatora glównego (KG), przy czym wartosc wielkosci pomocniczej trzeciej (W8) osiagnieta w chwili to stanowi proporcjonalna miare ilorazu syg¬ nalu wejsciowego pierwszego do drugiego (Sj: S2) dla przypadku dzielenia, natomiast wartosc wiel¬ kosci pomocniczej czwartej (W4) osiagnieta w chwi¬ li t0 jest proporcjonalna miara iloczynu sygnalu wejsciowego pierwszego i drugiego (Sj • S2) dla przy¬ padku mnozenia, z tym, ze korzystnie jest stosowac wielkosci pomocnicze pierwsza, druga, trzecia i czwarta (Wt, W* W3 i W4) w postaci napiecia elek¬ trycznego. 2. Sposób wedlug zastrz. 1, znamienny tym, ze w przypadku sygnalów wejsciowych pierwszego 10 15 29 25 30 i drugiego (Slf Sg) o nieznanym znaku wytwarza sie dodatkowo binarna wielkosc pomocnicza piata (W5), za pomoca pierwszego komparatora pomocniczego (KPI) obserwujacego sygnal wejsciowy pierwszy (SJ, nadajacego jej wartosc zalezna od znaku syg¬ nalu wejsciowego pierwszego (Sj) i binarna wiel¬ kosc pomocnicza szósta (W8), za pomoca drugiego komparatora pomocniczego (KP2) obserwujacego sygnal wejsciowy drugi (S2), nadajacego jej war¬ tosc zalezna od znaku sygrialu wejsciowego drugie¬ go (S2), a dalej wytwarza sie binarna wielkosc po¬ mocnicza siódma (W7), za pomoca ukladu elemen¬ tów logicznych jak elementy typu NAND, nadajac jej wartosc wedlug zaleznosci logicznej W7 = = W5 * Wfl + W5 • Wfl, jak równiez wytwarza sie wielkosc pomocnicza ósma (W8) o module równym wielkosci pomocniczej trzeciej (W3) w przypadku dzielenia, zas o module równym wielkosci pomoc¬ niczej czwartej (W4) w przypadku mnozenia, przy czym wielkosci pomocniczej ósmej (W8), za pomoca przelacznika elektronicznego (PE) oraz inwertera (IN), nadaje sie znak dodatni dla tej wartosci bi¬ narnej wielkosci pomocniczej siódmej (W7), która powstaje przy jednakowych wartosciach binarnych wielkosci pomocniczych piatej i szóstej (W5 i Wfl i wówczas wielkosc pomocnicza ósma (W8) stanowi proporcjonalna miare ilorazu wzglednie iloczynu sygnalów wejsciowych pierwszego i drugiego (S4, S2) z tym, ze korzystnie jest stosowac wielkosci po¬ mocnicze piata, szósta, siódma i ósma (W6, W8, W7 W8) w postaci napiecia elektrycznego. ^hb^eh! IN |, i KM N- NU k-Mi I J- KM- A MM ZGK, Druk. im. K. Miarki w Mikolowie, zam. 8158/1110/84, 85 Cena zl 100,— PL