Przedmiotem wynalazku jest uklad de:zyfrato- do urzadzen przeciwwlamaniowych.Znane sa uklady deszyfratorów zawierajace przekazniki elektromagnetyczne, w których kaz¬ dy nastepny przekaznik moze byc wlaczony tylko po przygotowaniu mu obwodu zadzialania przez poprzedni wlasciwie wybrany za pomoca mani¬ pulatora.Znane sa rówTniez uklady deszyfratorów zawie¬ rajace elementy cyfrowe, w których zapisany jest szyfr w postaci binarnej i porównywanej z bi¬ narna postacia szyfru otwierajacego zamek, wpro¬ wadzana do deszyfratora manipulatorem, na przy¬ klad klawiatura zlozona z zespolu przycisków, z których kazdemu przyporzadkowana jest inna cyfra. Kazdy z tych znanych deszyfratorów wy¬ maga polaczenia z manipulatorem iloscia przewo¬ dów wieksza od dwóch, przy czym ilosc ta zwieksza sie z iloscia znaków szyfru otwieraja¬ cego zamek.Nadto znane uklady deszyfratorów nie maja mozliwosci sygnalizowania uszkodzenia — na przyklad zwarcia, lub przerwy w tych przewo¬ dach.Zgodnie z wynalazkiem uklad deszyfratora ma dwa mostki Wheatstone'a o dwóch galeziach wspólnych dla obydwu mostków. Jedna z tych wspólnych galezi zawiera manipulator, a jedna z niewspólnych galezi jednego z mostków zawie¬ ra rezystory cechujace. W galaziach pomiarowych obydwu mostków znajduja sie wzmacniacze pro¬ gowe. Wyjscie wzmacniacza, który znajduje sie w mostku majacym w galezi rezystory cechuja- 5 ce polaczone jest. z jednym z • wejsc iloczynu lo¬ gicznego oraz z wejsciem sterujacym przerzut- nika (n+1) stabilnego. Wyjscie drugiega wzmac¬ niacza progowego polaczone jest z drugim wejs¬ ciem iloczynu logicznego, którego wyjscie poprzez io uklad opózniajacy podane jest na wejscie kasu¬ jace przerzutnika (n+1) stabilnego, a n wyjsc tego przerzutnika polaczonych jest z odpowiada¬ jacymi n-elementowemu zalozonemu szyfrowi, rezystorami cechujacymi umieszczonymi w gale- 15 zi mostka, a jego n+1 wyjscie polaczone'jest z wejsciem sterujacym ukladu pamietajacego uruchamiajacego zamek. Do wejscia blokujacego tego ukladu bezposrednio, a do wejscia kasuja¬ cego poprzez uklad- opózniajacy dolaczone jest wyjscie iloczynu logicznego.Takie rozwiazanie umozliwia przylaczenia ma¬ nipulatora do deszyfratora zawsze linia dwuprze¬ wodowa, niezaleznie od ilosci znaków szyfru otwierajacego zamek, oraz ' zapewnia stala kon¬ trole stanu linii i sygnalizacje jej uszkodzen, jak równiez sygnalizowanie kazdego przypadku nie¬ powolanego uzycia manipulatora.Przedmiot wynalazku w przykladowym wyko¬ naniu, pokazano na rysunku, który przedstawia 30 schemat ideowy ukladu" deszyfratora. 20 25 119 535119 535 3 Uklad deszyfratora sklada sie z dwóch most¬ ków Wheatstone'a, jednego Ml o galeziach ABCiD oraz drugiego M2 o galeziach CDEiF. Galezie C i D sa wspólne dla cbydwir mostków. W galaz C wlaczony jest manipulator, a galaz F stanowia rezystory cechujace.W galeziach pomiarowych mostków znajduja sie -wzmacniacze progowe, w mostku Ml wzmac¬ niacz Wl, a w mostku M2 wzmacniacz W2.Wyjscie wzmacniacza Wl polaczone jest z jed¬ nym- z wejsc iloczynu logicznego J, a wyjscie drugiego mostka W2 polaczone jest z drugim wejsciem tego iloczynu logicznego, oraz z wejs¬ ciem ' steru janym przerzutnika P (n+1) stabilne¬ go/Wyjscie iloezynu logicznego J polaczone jest bezposrednio z wejsciem blokujacym ukladu U rrami^tajacego , uruchamiajacego zamek i poprzez ujclad" opózniajacy- T polaczone jest z wejsciem kasujacym *pf2:e"rzulnika P (n+1) stabilnego, a takze z wejsciem kasujacym ukladu U. pamie¬ tajacego uruchamiajacego zamek. Kazdy przycisk manipulatora I) wlacza do galezi rezystor o in¬ nej rezystancji, oraz jednoczesnie odlacza rezys¬ tor kontrolny równowazacy mostek Ml w stanie oczekiwania. Mostek M2 w stanie oczekiwania nie jest zrównowazony.Uszkodzenie linii do manipulatora, oraz wla¬ czenie któregokolwiek przycisku manipulatora powoduje wyprowadzenie mostka Ml z równowa¬ gi i pojawienie sie sygnalu na wyjsciu wzmac¬ niacza Wl znajdujacego sie w pomiarowej gale¬ zi mostka. W przypadku gdy za pomoca manipu¬ latora D zostanie wybrany niewlasciwy rezystor, na wyjsciu wzmacniacza W2 istnieje takze sy¬ gnal, w zwiazku z czym iloczyn lcgiczny J zos¬ taje wysterowany i uruchomiona zostaje sygna¬ lizacja naruszenia Unii.Jezeli za pomoca' manipulatora D zostanie wy¬ brany wlasciwy rezystor, odpowiadajacy rezysto¬ rowi cechujacemu w galezi F mostka M2, wów¬ czas mostek ten zostaje zrównowazony i na wyjs¬ ciu wzmacniacza W2 pojawi sie sygnal ustawia¬ jacy przerzutnik P (n+1) stabilny w jedna po¬ zycje dalej. Z ta druga pozycja tego przerzutni- ka zwiazany jest inny rezystor cechujacy, który zostaje teraz wlaczony do galezi F mostka W2.Wlaczenie manipulatora w wybranej kolejnosci n wlasciwych rezystorów spowoduje ustawienie przerzutnika P (n+1) stabilnego w pozycji n+i i wysterowanie ukladu U pamietajacego urucha¬ miajacego zamek, pod warunkiem, ze uklad ten 5 nie byl wczesniej zablokowany. Kasowanie calego ukladu deszyfratora na poczatku wybierania szyfru, oraz w celu zamkniecia zamka uprzed¬ nio otwartego, odbywa sie przez przetrzymanie w manipulatorze D jakiegokolwiek przycisku, nie 10 uzywanego w aktualnie ustawionym szyfrze, przez czas dluzszy od opóznienia ukladu opózniaja¬ cego T.Kodowanie polega na wybraniu, z bedacych do dyspozycji kodujacego, odpowiednich rezystorów u cechujacych i przyporzadkowaniu ich wedlug obranego n elementowego szyfru n wyjsciom przerzutnika P (n+1).Zastrzezenie patentowe 20 Uklad deszyfratora elektronicznego zamka szyf¬ rowego, znamienny tym, ze ma dwa mostki Whe- atstone'a (Ml) i (M2) o dwóch galeziach (C) i (D) wspólnych dla obydwu, z których jedna (D) za¬ wiera manipulator, a jedna z niewspólnych ga- 25 l^zi (F) jednego z mostków zawiera rezystory cechujace, przy czym w galeziach pomiarowych tych mostków znajduja sie wzmacniacze progo¬ we (Wx) i (W2), z których wyjscie wzmacniacza (W2), znajdujacego sie w mostku (M2) majacym 30 w galezi (F) rezystory cechujace polaczone jest z jednym z wejsc iloczynu logicznego (J) oraz z wejsciem sterujacym przerzutnika (n+1) stabil¬ nego (P), wyjscia drugiego wzmacniacza progo¬ wego (Wx) polaczone jest z drugim wejsciem ilo- 35 czynu logicznego (J), którego wyjscie poprzez uklad opózniajacy (T) podane jest na wejscie kasujace przerzutnika (n+1) stabilnego (P), nato¬ miast n wyjsc tego przerzutnika (P) polaczonych jest z odpowiadajacymi n-elementowemu zalozo- 40 nemu szyfrowi, rezystorami cechujacymi umiesz¬ czonymi w galezi (F) mostka (M2), a jego n+1 wyjscie polaczone jest z wejsciem sterujacym ukladu pamietajacego (U) uruchamiajacego za¬ mek, przy czym do wejscia blokujacego tego 45 ukladu bezposrednio, a do wejscia kasujacego poprzez uklad opózniajacy (T), dolaczone jest wyjscie iloczynu logicznego.NI M LZGraf. Z-d Nr 2 — 350/83 95 egz. A-4 Cena 100 il PL