Przedmiotem wynalazku jest uklad przetwornika analogowo-cyfrowego pracujacy w oparciu o meto¬ de czasowa, przeznaczony do cyfrowego pomiaru amplitudy impulsów otrzymywanych z detektorów promieniowania jadrowego o statystycznym roz¬ kladzie czasowym. Przetwornik moze byc równiez wykorzystany do przetwarzania inapiec wolnozmien- nych lub stalych uzyskiwanych z innych zródel przy uzyciu techniki próbkowania.Znane sa przetworniki analogowo-cyfrowe pra¬ cujace w oParcdu o metode czasowa, stosowane do pomiaru amplitudy impulsów, które zawieraja zwykle wejsciowy stopien separujacy, napieciowa bramke liniowa, konwerter amplituda-czas z dio- dowo-pojemnosciowym ukladem wydluzajacym, konwerter czas-cyfra, logike sterujaca oraz wejs¬ ciowe uklady wyboru impulsów na podstawie kry¬ teriów amplitudowych i czasowych, wspólpracuja¬ ce z logika sterujaca przetwornik.W tego rodzaju przetwornikach, pomiary impul¬ sów o malych amplitudach obarczone sa bledami pogarszajacymi liniowosc procesu przetwarzania w typowym zakresie amplitudowej dynamiki wejscio¬ wej. Bledy te powstaja w diodowo-pojemnoscio- wym ukladzie wydluzajacym wartosc szczytowa impulsu, na skutek nieliniowosci poczatkowej czesci pradowo-napieciowej charakterystyki diody nawet pomimo tego, ze dioda objeta jest petla ujemnego sprzezenia zwrotnego w konwerterze amplituda- -czas. 15 20 Znana jest metoda poprawy liniowosci przetwa¬ rzania analogowoHcyfrowego impulsów o malych amplitudach, polegajaca na zwiekszaniu ich ampli¬ tudy o stala, scisle okreslana wartosc. Dzieki po¬ wiekszeniu amplitudy impulsów, bledy powstajace w diodowo-pojemnosciowyim ukladzie wydluzaja¬ cym konwertera amplituda-czas sa mniejsze, co prowadzi do poprawy liniowosci procesu przetwa¬ rzania. Aby wynik przetwarzania na wyjsciu prze¬ twornika analogowo-cyfrowego odpowiadal rzeczy¬ wistej amplitudzie impulsu wejsciowego, przepro¬ wadza sie nastepnie korekcje cyfrowa wyniku przetwarzania w konwerterze czas-cyfra.Zrane sa dwa uklady praktycznej realizacji .zwiekszania bezwzglednej amplitudy impulsów przetwarzanych. W pierwszym ukladzie, pomiedzy wejsciowym stopniem separujacym a bramka linio¬ wa umieszczony jest dodatkowy wzmacniacz su¬ mujacy, w którym do amplitudy impulsu wejscio¬ wego dodaje sie schodek napieciowy 0 dokladnie okreslonej amplitudzie, co w efekcie prowadzi do zwiekszania bezwzglednej amplitudy impulsu wej¬ sciowego.W drugim ukladzie, tak konstruuje sie konwerter amplituda-czas aby w fazie ladowania kondensa¬ tora pamieciowego impulsem wejsciowym praco¬ wal on jako wzmacniacz ladujacy, a po przekro¬ czeniu wartosci szczytowej impulsu wejsciowego dzialal jako przerzutnik Schmitta z hisitereza czasowa.Wprowadzenie histerezy opóznia moment zakon- 118 017118 017 3 czenia liniowego rozladowania kondensatora pa¬ mieciowego, co wywoluje efekt równowazny zwiek¬ szeniu amplitudy impulsu wejsciowego.Uklad przetwornika wedlug wynalazku jest od¬ mienna od wyzej wymienionych realizacja prak¬ tyczna metody zwiekszania bezwzglednej amplitudy impulsów przetwarzanych. Uklad przetwornika wedlug wynalazku zawiera wejsciowy stopien se¬ parujacy polaczony z symetrycznie zrównowazona napieciowa bramka liniowa, konwerter amplituda- -czas, który wspólpracuje z konwerterem czas- -cyfrj^ napieciowo-czasowy uklad wyboru impul¬ sów ^pr^zetwarza«ycli wspólpracujacy z logika ste¬ rujaca, która organizuje prace bramki liniowej i dbydwu wspomnianych konwerterów.W "ukladzie przetwornika zastosowano wysoko- sftkbalh^' zródl© napiecia piedestalu polaczone z pierwszym wejsciem symetrycznie zrównowazonej napieciowej bramki liniowej. Wyjscie bramki linio¬ wej polaczone jest z wejsciem analogowym kon¬ wertera amplituda-czas. Wejsciowy stopien sepa¬ rujacy jest natomiast polaczony z drugim wejsciem symetrycznie ^zrównowazonej napieciowej bramki liniowej.Wysokostabilne zródlo napiecia piedestalu jest zespolem utworzonym z równoleglego polaczenia wysokostabilnej diody Zenera, kondensatorów filt¬ rujacych, rezystora z potencjometrem. Zespól ten jest zasilany przez rezystor z ujemnego bieguna napiecia zasilania. Wyjscie zespolu stanowi suwak potencjometru, do którego dolaczony jest rezystor.Do kondensatora pamieciowego konwertera ampli¬ tuda-czas dolaczone jest poprzez tranzystor uni¬ polarny zródlo pradu stalego oraz przez rezystor dolaczony jest tranzystor bipolarny, przy czym po¬ miedzy tranzystorem unipolarnym a zródlem pradu stalego dolaczona jest dioda, której druga konców¬ ka polaczona jest z masa ukladu.W ukladzie przetwornika analogowo-cyfrowego wedlug wynalazku, dzialajacego w oparciu o me¬ tode czasowa przetwarzania, dzieki zastosowaniu wysokostabilnego zródla napiecia piedestalu, z któ¬ rego okreslona wartosc napiecia jest wprowadzana przez symetrycznie zrównowazona napieciowa bramke liniowa do kondensatora pamieciowego konwertera amplitudaHczas, uzyskuje sie zwieksze¬ nie bezwzglednej wartosci amplitudy impulsu przetwarzanego. W wyniku tego maleja bledy wprowadzane przez diodowo-pojemnosciowy uklad wydluzajacy i poprawia sie liniowosc przetwarza¬ nia impulsów o malej amplitudzie.Na skali czasowej, moment wprowadzania okres¬ lonej wartosci napiecia piedestalu odpowiada mo¬ mentowi wykrycia szczytu impulsu przetwarzanego i takze momentom zamkniecia wejscia przetwornika przez bramke liniowa i wylaczenia pradu stalego do liniowego rozladowania kondensatora pamiecio¬ wego.Jednoczesnie rozwiazany zostal problem technicz¬ ny szybkiego przelaczania pradu stalego do li¬ niowego rozladowania kondensatora pamieciowego oraz problem techniczny kluczowania kondensatora pamieciowego, co zabezpiecza uklad wydluzajacy przed przyjeciem impulsów zaklócajacych, które 4 moga sie pojawic na wejsciu przetwornika wczes¬ niej niz impuls wybrany do przetwarzania.Uklad przetwornika analogowo-cyfrowego wed¬ lug wynalazku zostanie blizej objasniony na przy- 5 kladzie wykonania odtworzonym na rysunku, na którym fig. 1 przedstawia schemat blokowy prze¬ twornika i fig. 2 schemat ideowy wysokostabilnego zródla napiecia piedestalu i konwertera amplitu¬ da-czas. 10 Wejsciowy stopien separujacy 1 jest polaczony z konwerterem aimplituda-czas 4 poprzez symet¬ rycznie zrównowazona napieciowa bramke liniowa 3, z wykorzystaniem drugiego wejscia B. Do pier¬ wszego wejscia A bramki liniowej 3 dolaczone 15 jest wysokostaibilne zródlo napiecia piedestalu 2.Wyjscie G konwertora amplituda-czas 4 polaczone jest z wejsciem czasowym konwertera czas-cyfra 5. Logika sterujaca 7 kieruje praca poszczególnych wyzej wymienionych ukladów oraz jest polaczona 20 z napieciowo-czasowym ukladem wyboru impul¬ sów 6 do przetwarzania.Wejscie A symetrycznie zrównowazonej napie¬ ciowej bramki liniowej 3 polaczone jest przez rezystor 13 z dzielnikiem oporowym zlozonym z 25 rezystora 11 i potencjometru 12, który jest zasilany napieciem z wysokostabilnej diody Zenera Di do¬ laczonej do ujemnego bieguna napiecia zasilaja¬ cego poprzez rezystor 10. Kondensatory 8 i 9 do¬ laczone . sa równolegle do diody Zenera Di i two- 30 rza uklad filtrujacy.Wyjscie C symetrycznie zrównowazonej napie¬ ciowej bramki liniowej 3 polaczone jest z wejsciem analogowym konwertera amplituda-czas 4 zbudo¬ wanego ze wzmacniacza napieciowego Ai zawie- 35 rajacym w petli ujemnego sprzezenia zwrotnego diode ladujaca D2 i kondensator pamieciowy 14, do którego dolaczone jest zródlo pradu stalego Io, poprzez przelacznik pradu zlozony z tranzystora unipolarnego Ti i diody D3. Rezystor 15 i tran- 40 zystor bipolarny T2 tworza obwód kluczujacy kon¬ densator pamieciowy 14.Proces przetwarzania impulsu wejsciowego, który pojawia sie na drugim wejsciu B symetrycznie zrównowazonej napieciowej bramki liniowej 3, po- 45 przedza sygnal F podany z napieciowo-czasowego Ukladu wyboru 6 poprzez logike sterujaca 7. Syg¬ nal F blokuje tranzystor T2 i umozliwia nalado¬ wanie kondensatora 14. W fazie ladowania kon¬ densatora pamieciowego 14 impulsem przetwarza- 50 nym, bramka liniowa 3 jest otwarta. W czasie fazy ladowania na pierwsze wejscie A symetrycz¬ nie zrównowazonej napieciowej bramki liniowej 3 podawane jest napiecie z wysokostabilnego zródla na¬ piecia piedestalu 2, ale nie wplywa ono na proces 55 ladowania kondensatora 14. W chwili wykrycia szczytu impulsu wejsciowego w ukladzie konwer¬ tera amplituda-czas 4, sygnal D zamyka bramke liniowa 3, a napiecie na kondensatorze pamiecio¬ wym 14 zostaje powiekszone o wartosc napiecia 60 piedestalu podawanego na pierwsze wejscie A bramki liniowej 3. W tej samej chwili sygnal E blokuje tranzystor Ti, a prad zródla pradu sta¬ lego Io przejmuje dioda D3 i rozpoczyna sie faza pamietania napiecia na kondensatorze 14, bedacego 65 suma amplitudy napiecia impulsu wejsciowego118 017 i napiecia piedestalu wprowadzonego przez bramke liniowa 3.Wyjscie wzmacniacza napieciowego Ax polaczone jest z jednym wejsciem komparatora napiecia A2, na którego drugie wejscie podane jest napiecie progowe. Sygnal G jest wynikiem konwersji ampli¬ tudy na czas.Zastrzezenia patentowe 1. Uklad przetwornika analogowo-cyfrowego pra¬ cujacy w oparciu o metode czasowa przetwarzania, zawierajacy wejsciowy stopien separujacy polaczo¬ ny z symetrycznie zrównowazona napieciowa bram¬ ka liniowa, konwerter amplituda-czas który wspól¬ pracuje z konwerterem czas-cyfra, napieciewo-eza- sowy uklad wyboru impulsów przetwarzanych, i logike sterujaca znamienny tym, ze zawiera wy- sokostabilne zródlo napiecia piedestalu (2), pola¬ czone z pierwszym wejsciem (A) symetrycznie zrównowazonej napieciowej bramki liniowej (3), której wyjscie polaczone jest z wejsciem analo- 10i 15 20 gowym konwertera amplituda-czas (4), natomiast wejsciowy stopien separujacy (1) polaczony jest z drugim wejsciem (B) symetrycznie zrównowazonej napieciowej bramki liniowej (3). 2. Uklad wedlug zastrzezenia 1 znamienny tym, ze wysokostabilne zródlo napiecia piedestalu (2) sianowi zespól utworzony z równoleglego pola¬ czenia wysokostabilnej diody Zenera (Di), kon¬ densatorów filtrujacych (8), (9) i rezystora (11) z potencjometrem (12), przy czym zespól ten pola¬ czony jest przez szeregowy rezystor (10) z ujem¬ nym biegunem napiecia zasilania, natomiast wyj¬ scie zespolu stanowi suwak potencjometru (12) po¬ laczony przez rezystor (13). 3. Uklad wedlug zastrzezenia 1 znamienny tym, ze w konwerterze amplituda-czas (4) do konden¬ satora pamieciowego (14) dolaczone jest poprzez tranzystor unipolarny (Ti) zródlo pradu stalego (lo), a przez rezystor (15) dolaczony jest tranzystor bipolarny (T2), przy czym pomiedzy tranzystorem unipolarnym (Ti) i zródlem pradu stalego (IQ) a masa ukladu dolaczona jest dioda (D3).Fig. i Fig. Z PL