Przedmiotem wynalazku jest uklad do realizacji sumy logicznej w ukladach TTL z jednoczesna identyfikacja skladników tej sumy, który oprócz wyjscia niosacego informacje o surmie logicznej ma równiez wyjscie niosace informacje o skladnikach podlegajacych sumowaniu. Uiklaid stwarza mozli¬ wosc budowy zlozonych sieci logicznych ii ukladów przelaczajacych, stosowanych w cyfrowych urza¬ dzeniach pomiarowych i sterujacych oraz w cyf¬ rowych maszynach matematycznych, przy czym znajduje on zastosowanie zwlaszcza w ukladach kontroli i sygnalizacji przekroczen ustalonych war¬ tosci parametrów elektrycznych w urzadzeniach elektrycznych.Jednym ze znanych dotychczas ulkladów, realizu¬ jacych sume logiczna w ukladach TTL, jest uklad kaskadowy bramek logicznych „lub" w którym wyjscie poprzedniej bramki jest polaczone z jed¬ nym z weijsc bramki nastepnej, a pozostale wej¬ scia bramek sa przeznaczone do wprowadzania skladników sumy logicznej, przy czym wynik ope¬ racji logicznej otrzymuje isie na wyjsciu ostatniej bramki. Identyfikacja skladników sumy logicznej jest zrealizowana za pomoca dodatkowych dwuwej- sciowych bramek logicznych typu „i", których pier¬ wsze wejscia sa .przeznaczone do wprowadzania skladników sumy, a drugie wejscia tych bramek sa polaczone z wyjsciem zródla cyfrowego sygna¬ lu sterujacego. Informacje o skladnikach podlega¬ lo 20 25 jacych sumowaniu otrzymuje sie na wejsciach itora- mek logicznych „i".Powyzsze rozwiazanie wymaga stosowania duzej liczby bramek logicznych, co komplikuje uklad i wplywa niekorzystnie na jego niezawodnosc.Istota wynalazku polega na tym, ze uklad zawie¬ ra detektor poziomu, którego wejscie jest polaczo¬ ne z drugimi wejsciami bramek logicznych ,4" o- raz z wejsciem zródla sygnalu sterujacego. Na wej¬ sciu detektora jest realizowana suma logiczna, na¬ tomiast wyjscia bramek logicznych „i" niosa infor¬ macje dotyczace skladników podlegajacych sumo¬ waniu. Uklad jest sterowany sygnalem cyfrowym ze zródla o wyjsciu typu „otwarty kolektor". Dzie¬ ki wyeliminowaniu kaskadowego polaczenia szere¬ gu bramek logicznych ,^lu(b" zmniejsza sie wiec pra¬ wie dwukrotnie liczba czynnych elementów ukla¬ du w porównaniu z dotychczas stosowanymi roz¬ wiazaniami.Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na rysunku który przedstawia blokowy uklad sygnalizacji przekroczen ustalonych wartosci parametrów elektrycznych.Pierwsze wejscia bramek logicznych „i" Cl...CK stanowia wejscia ukladu dla kodowych sygnalów informujacych o kontrolowanych wartosciach wiel¬ kosci elektrycznych. Drugi wejscia tych bramek sa polaczone z wyjsciem zródla Z sygnalu sterujacego oraz z wejsciem detektora poziomu D, którego wyjs¬ cie jest polaczone z sygnalizatorem centralnego alar- 113 3473 113 347 4 mu. Wyjscia poszczególnych bramek logicznych Cl...CK sa polaczone z sygnalizatorami alarmów lo¬ kalnych.Sygnaly wejsciowe moga przyjmowac tylko dwie wartosci dyskretne oznaczone przez „1" i „0", przy czym wartosc „1" odpowiada przefcoczeniu ustalo¬ nej i kontrolowanej wartosci parametru. Zródlo Z generuje cyfrowy sygnal zero-jedynkowy, które¬ go poziom napiecia dla stanów niskich jest narzu¬ cony przez wyjiscie typu „otwarty kolektor" zró¬ dla Z. Poziom napiecia dla stanów wysokich zalezy od wartosci logicznych, jakie przyjmuja binarne sygnaly wejsciowe. Gdy stany logiczne na wszy¬ stkich wejsciach ukladu przyjmuja wartosc logicz¬ na „0", poziom ten jest wyznaczony przez amplitu¬ de sygnalu sterujacego. W pozostalych zas przy- padkach poziom napiecia sygnalu sterujacego dla stanów wysokich wzrasta i przyjmuje wartosc praktycznie niezalezna od liczby stanów logicznych „1" na wejsciach ukladu. Przy odpowiednio dobra¬ nym progu zadzialania detektora poziomu i gdy na co. najmniej jednym wejsciu ukladu wystapi war¬ tosc logiczna „1", na wyjsciu detektora pojawi sie informacja o sumie logicznej.Zastrzezenie patentowe 5 Uklad do realizacji sumy logicznej w ukladach TTL z jednoczesna identyfikacja skladników tej sumy, zawierajacy zródlo cyfrowego sygnalu steru¬ jacego oraz k co najmniej dwuwejsciowych bra- 10 mek logicznych o wyjsciach niosacych informacje dotyczace skladników tej sumy, w którym to ukla¬ dzie pierwsze wejscie kazdej bramki jest przezna¬ czone do wprowadzenia jednego ze skladników sumy, a drugie wejscia tych bramek"*sa polaczone 15 z wyjsciem zródla cyfrowego sygnalu sterujacego, znamienny tym, ze zawiera detektor poziomu(D), którego wejscie jest polaczone z drugimi wejscia¬ mi bramek logicznych (Cl...CK) typu „i" oraz z wyjsciem typu „otwarty kolektor" zródla (Z) cyf- 20 rowego sygnalu sterujacego, przy czym informacje o sumie logicznej otrzymuje sie na wyjsciu detek¬ tora poziomu (D).Cena 45 zl Bltk 1708/81 115 egz. A4 PL