Przedmiotem wynalazku jest sposób generacji binarnych ciagów pseudoprzypadkowych i uklad generacji binarnych ciagów pseudoprzypadkowych, umozliwiajace symulowanie sygnalów binarnych i dyskretnych procesów zaklóceniowyen w telekomunikacji cyfrowej. Znajduja one zastosowanie w zautomatyzowanej telekomiuiikacyjnej aparaturze pomiarowej sluzacej, do badania systemów transmisji danych, teletransmisyjnych systemów impulsowo-kodowych oraz ich urzadzen skladowych. Sposób i uklad wedlug wynalazku znajduja w szczególnosci zastosowanie w aparaturze do pomiaru bledów oraz znieksztalcen czasowych w kanalach dysKretnycn transmisji danych i w kanalach cyfrowych systemów impulsowo-kodowych.Znany sposób generacji binarnych ciagów pseudoprzypadkowych polega na tym, ze w rejestrze przesuwaja¬ cym zlozonym z lancuchowo polaczonych komórek pamieciowych, np. przerzutników typu J—K lub D, tworzy sie petle sprzezenia zwrotnego. Do odpowiednich wejsc tych przerzutników doprowadzone sa zegarowe impulsy taktujace. Po kazdym impulsie taktujacym, na wyjsciu kazdego z przerzutników pojawia sie stan jaki istnial na jego wejsciu, to jest na wyjsciu przerzutnika stopnia poprzedniego. Stan wejscia pierwszegp przerzutnika rejestru przesuwajacego okreslony jest przez stan wyjscia ukladu sprzezenia zwrotnego. Ukladem sprzezenia zwrotnego moze byc dowolny, co najmniej I dwuwejsciowy i jednowyjsciowy kombinacyjny uklad logiczny. Jedno z wejsc tego ukladu dolaczone jest do wyjscia ostatniego przerzutnika w rejestrze przesuwajacym, pozostale wejscia ukladu kombinacyjnego dolaczone sa do odpowiednich wyjsc przerzutników innych niz ostatni. Wyjsciem uklaau generujacego binarne ciagi pseudoprzypadkowe moze byc wyjscie dowolnego przerzutnika.Znane uklady do stosowania wyzej omówionego sposobu zawieraja generator zegarowy wytwarzajacy ciag impulsów binarnych typu „1:1", którego wyjscie dolaczone jest do wejsc zegarowych przerzutników typu D.Przerzutniki te w liczbie N polaczone sa lancuchowo tworzac rejestr przesuwajacy. Ukladem sprzezenia zwrotnego jest uklad sumatora typu „modulo dwa" o liczbie wejsc W okreslonej zaleznoscia 2 uklady generatorów binarnych ciagów pseudoprzypadkowych wytwarzac moga rózne ciagi w zaleznosci od liczby N przerzutników w rejestrze przesuwajacym oraz w zaleznosci od konfiguracji polaczen wejsc sumatora z wyjsciami przerzutników.2 111128 Znany jest równiez z opisu patentowego W. Brytanii nr 1308772 uklad generatora liczb pseudolosowych, któiy na swych wyjsciach tworzy n ciagów binarnych pseudoprzypadkowych. Uklad ten zawiera pewna liczbe elementów bistabilnych oraz taka sama liczbe bramek typu „modulo dwa". Wejscia taktujace elementów bistabilnych sa polaczone z wyjsciem generatora zegarowego, natomiast wejscia programujace tych elementów sa polaczone z wyjsciami odpowiadajacych im bramek typu „modulo dwa". Jedne z wyjsc tych bramek sa polaczone z wyjsciami odpowiadajacych im elementów bistabilnych, natomiast drugie ich wejscia sa polaczone z wyjsciami innych elementów bistabilnych badz z wyjsciami innych bramek typu „suma modulo dwa". Na wyjsciu kazdej bramki po impulsie taktujacym powstaje binarna liczba pseudolosowa, która jest wpisywana do elementu bistabilnego. Po nastepnym impulsie taktujacym liczba ta jest przekazywana na wyjscie elementu bistabilnego, które jest jednoczesnie wyjsciem jednego z torów generacji ukladu. Generowane w takt impulsów zegarowych na wyjsciach torów generacji, binarne liczby pseudolosowe tworza ciagi pseudoprzypadkowe, Których kolejne wartosci binarne zaleza od konfiguracji polaczen miedzy wyjsciami elementów bistabilnych a wejsciami bramek typu „suma modulo dwa".Przedstawione powyzej rozwiazania dotyczace generacji ciagów binarnych posiadaja niewatpliwie zalety, dzieki którym moga byc wykorzystywane w aparaturze pomiarowej do symulacji sygnalów binarnych i dyskretnych procesów zaklóceniowych. Generowane ciagi w dostatecznym stopniu odtwarzaja cechy przypadko¬ wosci symulowanych sygnalów binarnych, a jednoczesnie sa zdeterminowane (cykliczne), co zapewnia jedno¬ znaczna interpretacje badanych zjawisk. Rozwiazania te nie umozliwiaja jednak zmiany wartosci w okreslonym zakresie odpowiednich parametrów ciagów, które okreslaja strukture informacyjna generowanego cyklu, co w znacznym stopniu ogranicza zakres ich stosowania.Istota sposobu wedlug wynalazku polega na sterowaniu w okreslonym stopniu wlasciwosciami wytwarza- nych ciagów binarnych. Sterowanie to jest realizowane przez manipulacje sprzezeniami zwrotnymi pomiedzy wyjsciami torów generacji a wejsciami sumatorów modulo dwa.Proces generacji binarnych ciagów pseudoprzypadkowych jest zlozony z dwóch faz. Faza pierwsza obejmuje programowanie cyklu ciagu i polega na ustaleniu jego pierwszej wartosci binarnej oraz nadaniu mu okreslonej struktury informacyjnej. Po wyzerowaniu w znany sposób stanu komórek pamieciowych, programuje sie elementy ustalajace przez nadanie kazdemu z nich okreslonej wartosci binarnej, tj. zera lub jednosci. Stany binarne tych elementów zostaja przekazane na wejscia ustalajace odpowiadajacych im komórek pamieciowych, po czym elementy ustalajace zostaja odlaczone.Programowanie parametrów strukturalnych generowanych ciagów polega na ustaleniu polaczen pomiedzy wyjsciami komórek pamieciowych i wybranymi wejsciami sumatorów modulo dwa i utworzeniu w ten sposób okreslonych petli sprzezen zwrotnych. W fazie drugiej na wejscia taktujace komórek pamieciowych wprowadza sie impulsy otrzymywane z generatora zegarowego. W takt impulsów zegarowych na n wyjsciach ukladu generuje sie n pseudoprzypadkowych ciagów, w których wartosci binarne kolejnych elementów zostaly zaprogramowane.Uklad wedlug wynalazku zawiera matryce przelaczajaca, elementy ustalajace stany poczatkowe odpowia¬ dajacych im komórek pamieciowych, generator zegarowy oraz n tdrów generacji. Kazdy z tych torów zawiera sumator modulo dwa i komórke pamieciowa o wejsciach taktujacym, ustawiajacym, zerujacym i programujacym oraz wyjsciu na którym jest generowany binarny ciag pseudoprzypadkowy. Wejscie taktujace komórki pamiecio¬ wej jest polaczone z wyjsciem generatora zegarowego, wejscia ustalajace i zerujace sa polaczone poprzez przelaczniki dwustanowe z wyjsciami elementów, które umozliwiaja wymuszenie pozadanego stanu komórki pamieciowej podczas zerowania ukladu oraz programowania pierwszej wartosci binarnej ciagu. Wejscie programu¬ jace komórki pamieciowej jest polaczone z wyjsciem sumatora modulo dwa, natomiast wyjscia tych komórek, które sa jednoczesnie wyjsciami torów generacji ciagów, sa polaczone z odpowiednimi wejsciami sumatorów modulo dwa. Polaczenia te sa realizowane przez matryce przelaczajaca, która stanowi zbiór elementów przelaczajacych dwustanowych w ukladzie macierzy prostokatnej o n wierszach i m kolumnach.Optymalne warunki do programowania i generacji na n wyjsciach ukladu róznych binarnych ciagów pseudoprzypadkowych realizuje uklad w którym matryca przelaczajaca jest zbiorem elementów przelaczajacych dwustanowych w ukladzie macierze kwadratowej o n wierszach i n kolumnach, a polaczenie kazdego wyjscia toru generacji z odpowiednimi wejsciami n wejsciowego sumatora modulo dwa jest realizowane przez podzbiór elementów przelaczajacych dwustanowych który tworzy kolumne macierzy kwadratowej matrycy przelaczaja¬ cej.Zaleta sposobu i ukladu generacji binarnych ciagów pseudoprzypadkowych wedlug wynalazku jest programowane wytwarzanie jednoczesne n ciagów binarnych, które sa wykorzystywane w aparaturze pomiarowej przeznaczonej do badan systemów transmisji danych i systemów impulsowo-kodowych. Binarne ciagi pseudo¬ przypadkowe wytwarzane sposobem wedlug wynalazku moga miec w sposób sterowany zmieniona strukture informacyjna. Uklad generatora wedlug wynalazku ma prosta konstrukcje, wysoka niezawodnosc dzialania oraz111128 3 latwosc programowania i obslugi. Kazdy realizowany rodzaj generowanych ciagów binarnych jest zobrazowany pozycjami elementów przelaczajacych w ukladzie macierzy Bnm oraz stanami programowanych elementów ustalajacych stany poczatkowe komórek pamieciowych.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia ogólny schemat polaczen ukladu, a fig* 2 jest schematem szczególowym jednego toru generacji ciagu pseudoprzypadkowego.W ukladzie przedstawionym na fig. 1 wyjscia sumatorów modulo dwa Si...Sn sa dolaczone do wejsc programujacych Di..J5n komórek pamieciowych Xi..JCn. Do wejsc taktujacych Zi..Zn tych komórek jest dolaczone wyjscie generatora zegarowego GZ, a do wejsc ustalajacych Pi ,.Pn sa dolaczone poprzez przelaczniki dwustanowe Wi...Wn elementy Ei„En ustalajace stan poczatkowy komórek pamieciowych Xi...Xn. Wyjscia Ai.. .^tydi komórek sa polaczone z odpowiednimi wejsciami WEi...WEm sumatorów modulo dwa Si..5n poprzez elementy przelaczajace dwustanowe bifi„.bnfm matrycy przelaczajacej B nni. Elementy te tworza uklad macierzy prostokatnej o n wierszach i m kolumnach. Liczba wierszy moze sie róznic od liczby kolumn; dla m < n wyjscia niektórych torów generacji zostaja pominiete w tworzeniu petli sprzezenia zwrotnego, dla m n wybranym wejsciom WEi...W£m sumatorów modulo dwa Si...Sn nadaje sie stala wartosc binarna niezalezna od stanu wyjsc komórek pamieciowych Xi ...Xn.Na figurze 2 pokazano sposób realizacji jednego wybranego wiersza macierzy kwadratowej Bn,u wraz z ukladem sumatora Sn zrealizowanego za pomoca n- wejsciowa bramki logicznej typu „Ex-OR" oraz przyklad zastosowaniajako komórki pamieciowej Xn przerzutnika synchronicznego typu D z wejsciami asynchronicznymi, kasujacym i ustalajacym. Impulsy taktujace z generatora zegarowego sa doprowadzane do wejscia zegarowego Zn.Proces generacji jest zlozony z dwóch faz. W fazie pierwszej nazwanej programowaniem ukladu po wyzerowaniu w znany sposób stanu komórek pamieciowych Xi ..JCn programuje sie elementy ustalajace Ei ...En przez nadanie kazdemu z nich okreslonej wartosci binarnej. Nastepnie zwiera sie przelaczniki Pi ...Pn przekazujac stany binarne tych elementów na wejscie ustalajace Pi..Pn odpowiadajacym im komórkom pamieciowym Xi...Xn. Równiez w fazie pierwsza programuje sie macierz matrycy przelaczajacej Bn^ ustalajac polozenie elementów przelaczajacych bi}i...bn9m. W fazie drugiej nazwanej generacja rozwiera sie przelaczniki Pi..Pn a nastepnie wlacza sie generator zegarowy. W takt impulsów zegarowych na wyjsciach Ai..An ukladu sa generowane binarne ciagi pseudoprzypadkowe.Zastrzezenia patentowe 1. Sposób generacji binarnych ciagów pseudoprzypadkowych polegajacy na tym, ze w kazdym z n torów generacji zeruje sie stan komórki pamieciowej, której wejscie programujace jest polaczone z wyjsciem sumatora modulo dwa, programuje sie element ustalajacy nadajac mu okreslona wartosc binarna, a nastepnie przekazuje sie stan binarny tego elementu na wejscie ustalajace komórki pamieciowej, po czym wprowadza sie na jej wejscie taktujace ciag impulsów taktujacych generujac na n wyjsciach torów ciagi pseudoprzypadkowe, których kolejne wartosci binarne zaleza od stanów wejsc sumatorów modulo dwa, znamienny tym, ze przed wprowadze¬ niem na wejscia taktujace (Zi..Zn) komórek pamieciowych (Xi...Xn) ciagu impulsów taktujacych programuje sie parametry strukturalne generowanych ciagów pseudoprzypadkowych laczac wyjscia komórek pamieciowych (Xi..Xn) z wybranymi wejsciami (WEi ...WEm) sumatorów modulo dwa (Si ...Sn). 2. Uklad generacji binarnych ciagów pseudoprzypadkowych zawierajacy matryce przelaczajaca stanowiaca zbiór elementów przelaczajacych dwustanowych w ukladzie macierzy prostokatnej o n wierszach i m kolumnach n elementów ustalajacych stany poczatkowe odpowiadajacych im komórek pamieciowych generator zegarowy wytwarzajacy ciag binarnych impulsów taktujacych, oraz n torów generacji, z których kazdy zawiera sumator modulo dwa i komórke pamieciowa o wejsciach v taktujacym, ustalajacym, zerujacym oraz co najmniej jednym wgsciu programujacym i wyjsciu, na którym jest generowany binarny ciag pseudoprzypadkowy, przy czym wejscie taktujace komórki pamieciowej jest polaczone z wyjsciem generatora zegarowego, wejscia ustalajace i zerujace sa polaczone poprzez przelaczniki dwustanowe z wyjsciami elementów umozliwiajacych wymuszenie pozadanego stanu komórki pamieciowej podczas zerowania ukladu oraz programowania pierwszej wartosci binarnej ciagu natomiast wejscie programujace komórki pamieciowej jest polaczone z wyjsciem sumatora modulo dwa, którego wybrane wejscia sa polaczone odpowiednio z wyjsciami komórek pamieciowych znamien¬ ny tym, ze wyjscia (Ai..An) komórek pamieciowych (Xi..JCn) sa polaczone z odpowiednimi wejsciami (WEi...WEm) sumatorów modulo dwa (Si...Sn) poprzez elementy przelaczajace dwustanowe (bifi...bn,m) matrycy przelaczajacej (Bn,m). 3. Uklad wedlug zastrz.2, znamienny tym, ze sumator modulo dwa (Si...Sn) ma n wejsc (WEi ...WEn), natomiast matryca przelaczajaca (Bnm) jest zbiorem elementów przelaczajacych dwustanowych4 111 128 (biyx...bnm) w ukladzie macierzy Kwadratowej o n wierszach i n kolumnach, przy czym kazde wyjscie komóiki pamieciowej (Ai..An) jest polaczone z odpowiednimi wejsciami (WEi ...WEn) sumatorów modulo dwa (Si...Sn) poprzez podzbiór elementów przelaczajacych dwustanowych (bii...bnm)9 któiy twoizy kolumne macieizy matrycy przelaczajacej (Bnn).Prac. Poligraf. UP P RL naklad 120+18 Cena 45 zl PL