Przedmiotem wynalazku jest magnetyczna pa¬ miec analogowa z wielootworowym rdzeniem mag¬ netycznym, nalezaca do pamieci statycznych.Znana z polskiego opisu patentowego nr 737i39 stalopradowa pamiec analogowa zbudowana na magnetycznych rdzeniach wielootworowych zawie¬ ra transfluktor, w którego petli sprzezenia zwrot¬ nego znajduje sie wzmacniacz sygnalu uchybu oraz klucz sterowany poprzez blok separujacy.Klucz polaczony jest ze wzmacniaczem sygnalu uchybu poprzez czlon korekcyjny w postaci filtru, zas wzmacniacz sygnalu uchybu stanowi wzmac¬ niacz magnetyczno-tranzystorowy, w którym czesc magnetyczna stanowi modulator sluzacy do zmia¬ ny napiecia uchyibu na impulsy, a czesc tranzy¬ storowa sluzy do wzmacniania tych impulsów, nato¬ miast blok separujacy ma w obwodzie pierwot¬ nym transformatora separujacego czlon ksztaltu¬ jacy czolo impulsu sterujacego, a w olbwodzie wtórnym transformatora ma multiwflbrator mono- stabilny i wtórnik emiterowy. Czesc magnetyczna wzmacniacza sygnalu uchybu sklada sie z dwóch transformatorów, których uzwojenia zasilajace sa polaczone przeciwnie, a uzwojenia sterujace oraz wyjsciowe sa polaczone zgodnie. Znany uklad pa¬ mieciowy wymaga dwu galwanicznie rozdzielonych napiec zasilajacych. Utklad jest czuly na zmiany napiec zasilajacych.Znane sa równiez inne pamieci magnetyczne omówione w pracy Energia, 196(9, M, A. Bojar- 10 15 25 30 czenkow, W. K. Rajew, Ju. D. Rozental: Magni- tnyjne elementy na rozwietwiennych serdeczni- kach oraz w pracy IEEE Transaction on Automa¬ tic Contro!,- 1969, Nr 2 C. A. Walton; The tran- siluiksor as an accurate analog magnetic imemory.Pamiec analogowa, wedlug wynalazku, z zapi¬ sem w ukladzie ze sprzezeniem zwrotnym zawieTa jako element pamieciowy uzwojony wielootworo- wy rdzen magnetyczny, uklad odczytu oraz detek¬ tor bledu. Wyjscie detektora bledu polaczone jest z wejsciem zapisu elementu pamieci, którego wyj¬ scie polaczone jest z wejsciem ukladu odczytu.Wyjscie ukladu odczytu polaczone jest z wejsciem analogowym detektora bledu tworzac petle sprze¬ zenia zwrotnego. Do wejscia impulsowego detek¬ tora bledu dolaczone jest wyjscie generatora im¬ pulsu spelniajacego jednoczesnie role separatora galwanicznego. Do wejscia sterujacego elementu pamieci dolaczone jest wyjscie generatora poje¬ dynczego impulsu przelaczajacego przed zapasem nowej informacji rdzen wielootworowy w kierun¬ ku trudniejszego namagnesowania. Wejscia ge¬ neratora iimpulLsu i generatora pojedynczego im¬ pulsu dolaczone sa do wspólnego zacisku steru¬ jacego zapis pamieci. Kazde z dwóch uzwojen wyjsciowych rdzenia wielootworowego, bedace jednoczesnie uzwojeniami odczytu, nawiniete jest na jedno z odgalezien odczytu. Wzmacniacz wyj¬ sciowy pamieci zawiera uklad kompensacja tem¬ peraturowej, w którym odgalezienia -odczytu rdze- 110 243110 243 tria wielcotworowego sa sprzezone cieplnie z ele¬ mentami kompensacyjnymi.Magnetyczna pamiec analogowa wedlug wyna¬ lazku zostanie dokladniej omówiona na przykla¬ dzie wykonania, którego schemat przedstawiono na rysunku. Na fig..- 1 przedstawiono schemat blokowy pamieci, na fig. 2a i fig. 2b obwód od¬ czytu z kompensacja temperatury w dwu wyko¬ naniach, na fig. 3a i fig. Slb detektor bledu i ob¬ wód zapisu pamieci w dwu wykonaniach, a na fig. 4a i 4b obwód przygotowania rdzenia bezpo¬ srednio przed zapisem.Jak pokazano na fig. 1 rysunku pamiec wedlug wynalazku zawiera detektor bledu DP, którego wyjscie polaczone jest z wejsciem zapisu elementu pamieci EP. Do wyjscia elementu pamieci EP do¬ laczony jest uklad odczytu UO, którego wyjscie polaczone jest z wejsciem analogowym 2 detek¬ tora bledu DB tworzac petle sprzezenia zwrotnego.Wejscie impulsowe 3 detektora bledu DB pola¬ czone jest z wejsciem sterujacym 5 elementu pa¬ mieci EP poprzez generator impulsów GI spelnia¬ jacy jednoczesnie role separatora galwanicznego oraz. generator pojedynczy impulsu GPI. Wejscie generatora impulsu GI i generatora pojedynczego impulsu GPI dolaczone sa do wspólnego zacisku 4 sterujacego zapis pamieci.Sygnal wejsciowy pamieci Uwe podawany jest na wejscie 1 detektora bledu DB, a na wejscie 2 tego detektora podawany jest sygnal wyjsciowy Uwy ukladu pamieciowego. Róznica tych sygnalów Wzmocniona i zamiieniona na ciag impulsów o czestotliwosci generatora impulsowego GI steruje "uzwojenie zapisu elementu pamieciowego EP w ciagu czasu T (czasu zapisu) narzuconego z ze¬ wnatrz za posrednictwem wejscia 4. Detektor ble¬ du DB mcize zawierac prócz wzmacniacza róznico¬ wego odpowiedni czlon korekcyjny zapewniajacy osiagniecie przez uklad stanu ustalonego w czasie zapisu.Elementem pamieciowym EP jest rozgaleziony rdzen magnetyczny 3-otworowy, wykonany z ma¬ terialu o prostokatnej petli histerezy. Prócz ob¬ wodów zapisu odczytu i polaryzacji w ukladzie pamieciowym wedlug wynalazku zastosowano obwód (GPI) sterowany z wejscia 4, sluzacy do sprawdzenia stanu namagnesowania obwodów za¬ pisu do tej samej wartosci poczatkowej przed kazdym zapisem nowej wartosci Uwe. Ofbwód od¬ czytu UO zapewnia demodulacje sygnalu wyjscio¬ wego z elementu pamieciowego. Jest to modulacja szerokosciowa zalezna od poziomu namagnesowa¬ nia obwodu zapisu.W odróznieniiu od zinanych uikladów pamiecio- wryah, gdizie stasuje sie uzwojenia odczytu i uzwojenia wyijsoiowe w pamieci wedlug wyna- . laiaku odczyt nastepuje z zastosowaniem! jedrnej pary usaWo sciowego polega ma usa*ediniaini"u Bzercikosciowo modoiloiwafnego napiecia odczytu — za pomoca filtru typu RC. Jalk pokazano na fi(g. 2a rysun¬ ku pmaedisftawiiajaeej pierwsza odmiane obwodu ofdiczytu elementem pamieciowym EP jest rozga¬ leziony rjdzen maignetyiczny, nip. trzyotworowy wykonamy ^z materialu o prostokatnej petli histe 10 50 55 60 65 rezy zawierajacy uzwojenia wyposazony w uzwo¬ jenia 'zaipisu Zlt wyjsciowe Z8, Z4 i polaryzacji Z5.Uzwojenia wyrjsckwe Z3 i Z4 bedace jednocze¬ snie uzwojeniami odczytu nawiniete sa na odga¬ lezienia odczytu GOI ii G02 rdzenia wielooitworo- wego RW, pcllaezcne ,sa poprzez tramzystciry TA a T2 z transformatorem impulsowym Tr0. Ponadto uziwojemia Z3 d Z4 polaczone ,sa poprzez filtr doflncpnzepuisttowy skladajacy sie. z rezystora1 Rt i pojemnosci C± z wejsciem odwracajacym wzma- cmiaicza wyjsciowego WW oraz poprzez rezystor R5 ae zródlem mpJeciiotwyttn +U.Zródlo napieciowe polaczone jest ponadto po¬ przez dzieilnuk napiecia R6, Pi z wejsciem nieod- 15 wracajacym wzmacniacza WW oraz z wyjsciem wzmacniacza WW popnzez obwód kompensacji •temperaturowej skladajacy sie z rezystora R2 tranzystora T3 d (rezystora R4. Odgalezienia od¬ czynu GOI i G02 rdzenia wielootworowego RW 20 sa sprzezone cieplnie ';tl elementami kompensacyj¬ nymi opornikiem R5 i tranzystorem T8. Uzwojenie Z3 i Z4 izasilame sa napieciiem U poprzez opornik R5, oraz przez tranizyistory Ti i T2 sibercwaine sa na pmzemian sygnalem o ksztalcie prostokata. 25 Modulowany szerokoscócwo — poprzez indukcje galezi zapisu sygnal wyjsciowy iz uzwojen Z3 i Z4 podawany jest po uprzednim wygladzeniau za po-^ moca filtru Ri, Cx dio wyjscia od/wtracajacego wzmacniacza wyjsciowego WW. Azeby skompen-" 30 sowac slkladcwa stala nalpiecia wyjsciowego z uzwojen odczytu, na wejscie nieoidlwraeajace wzmacniacza wyjsciowego podawane jest napie¬ ciie s,tale ze zródla U. W talki sposób kompenso¬ wany jest jednoczesnie, wplyw napiecia zasilaja- 35 ceigo U na wartosc inapiecia wyjsciowego Uwy.Jednym ze sposobów kompensacji pelzania na¬ piecia wyjsciowego po jzapisiie, wyinikaijaoego z za¬ leznosci mofcy wydzielanej w obwodzie odczytu t-ranisifLukitora od stanu zaipiisiu jest zastosowanie 0 sprzezenia termiezimego opornika R5 z magnetycz¬ nymi galeziiami odczytu GOI, G02 .i taiki dobór parametrów 'cibwodu odczytu, zeby suma mocy wydzielanyen w oporniiku R5 oraz w maginetyez-* nym obwodzie odczytu byla stala i niezalezna od 5 stanu zapisu Innym sposobem kompensacji powyzszego wplywu,, a jedinoiazesnie wplywu temperaitlury oto¬ czenia na sygnal wyjsciowy pamieci jest zastoso¬ wanie ukladu z tranzystorem Tt równiez sprizezo- nym termicznie z galeziami odczytu GOI, G02, w którym wykorzystuje sie zaleznosc temperatu¬ rowa napiecia UCe oraz siberowairuie wspólczynni¬ ka temperaturowych izimian tego napiecia sygna¬ lem zaleznym od napieaia wyjsciowego pamieci.Jalk . pokazano na fig. 2ib rysunku, w drugim wariancie wykonania ukladu cdlczytu, uzwojenia Z3 i Z4 polaczone sa poiprzez diiody Dt i D2 z ko¬ lektorami "tranzystorów Tj i T4, których bazy polaczone sa z 'fransfottimatorem irnipulsowym Tr0, a emiitejry ze zródlem napieciowymi +U ouraz po¬ przez dzielnik, naipieciowy R6, Pi z wejsciem nie- cidiwracajacym wzmacniacza wyjsciowego WW.Jednoczesnie uzwojenia Zs i Z4 polaczone sa po- przeiz filtr dodnoprzepusitowy Ri, Cx iz wejsciem odwraoaijacym wzmacniacza WW oraz poprzez5 110 243 6 równolegle polaczone rezystory R51, R52 i rcizy- stotr R58 z masa uikladiu.W drugim waniaincie wykionania obwodu, odczy¬ tu zapamietanej in/fonmacji dlokonuje sie ma opor¬ nosci skladajacej sie z rezystorów R51, R52, Rs3, przy czym rezystor R51 jest torinistorem sprzegnieltytm cieplnie z dilcdaimi Dlf D2, pnzez co uzyskuj•* sie stabilizacje sygnalu wyjscicwego w funkcji tem¬ peratury. Detektor bledu DB moze byc zrealizo¬ wany w dwu odmianach: jako wzmacniacz rózni¬ cowy elektroniczny lub magnetyczny. Fug. 3a przedstawial eldkitroniczna realizacje detektora bledu wraiz z uzwojeniiem zapisu elementu pamie¬ ciowego Zi. Uklad1 wejsciowy deiteikitora blediu wy¬ konany jeist w postaci sitailonapiedicwego wzmac¬ niacza rózndeciweigo *WR, na wyjsciu kltcirego' Tinalj- ciuje siie filbr skladaijacy sie z szeregowo' polaczo¬ nych elementów C2 i Rg zlbcczrtilkcwainyoh pojem¬ noscia Cs. Wyjscie wzmacniacza Józnlicowego WR polaiazone jest poprzez rezystor R7 z ulklad-eni kluczujacym K. Wejscie sterujace ulkladu kiluczu¬ jacego K polaczone jest z oziwojemiiem wyjscio¬ wym Z6 generatora impulsowego GI, a wyjscie ukladlu kluczujacego K dolaczone jeislt do uzwoje¬ nia zapisu Zx ziboozinikowainego rezystorem R^.W ziwiaiziku z tym, znany otwódi korekcyjny R7» C2, Rg uizupelnioiny jest dodatkowo opornikiem R9 i kondensatorem C8. Obwód R9, C3 narzuca ostatecznie parametry impulsu dzialajacego' na cibwód izaipiiau, przez co ulatwiona jest stabilizacja ukladu podczas zapisu. Kondensator C8, bedac zródlem ladunku zaleznego od inaipiec':a ma R8, C2 stanowi w pewnym sensiie zródlo o poimijalnie malej opornosci .niezaleznej od R7 i Rg, co jest sprawa istotna ze wzgledu, na poprawe liniowosci charaikterystyki obwodiu zapisu. Klucz trainzysto- riowy K sterowalny paczka impulsów o czasie trwania równym czasowi zapisu zapewnia prób¬ kowanie sygnalu blediu, co jest niciz/bednyim wa¬ runkiem uzyskania odpowiedniej dokladnosci ukladu pamieciowego. Galiwanicana separacje zródla1 (impulsu sterujacego' zapisem i podawanego na wejscie 4 oraiz Muoza K ozysikane przez zasto¬ sowanie generatora samodlawnego jako generato¬ ra 'impulsów GI.MaigneitycEna realiizacje wzmacniacza blediu przedstawiono na rysunku fig. 3(b. Detektor ble¬ du DB wykonany jest w postaci impulsowego wzmacniacza magnetycznego MWI, izawiara czlon korekcyjny w postaidi rezystora R10 wlaczonego równolegle z polaczonymi szeregowo uzwojeniami: zapisu Zx elementu pairriiecdowego i uzwojeniami wtótrnymi Z7 i Z8 impulsowego wzmacniacza MWI. Klucz Kj wiaczony w olbwód zaplisu ele¬ mentu pamieciowego EP dolaczony jest db detek¬ tora amplitudy impulsów indukowanych na uzwo¬ jeniu Zt generatora GI. Detektor ten sklada sie z d*iody D5 i pojemnosci C4. Geineralfor im,pulsów GI uruchamiany za pomoca naipiedia podawanego do wejsciia 4 na czas zapisu wykorzystywany tu jest jednoczesnie zainówno do impulsowania róz¬ nicowego wzmacniacza magnetycznego MWI, jak j klucza Kj, który po zapisie rozlacza obwody od¬ czytu i izapiisu. W ukladzie pamieciowym wedlug wynalaizku zastosowano wyzej omówiony sposób separacji galwanicznej klucza i zródla impulsu ster/ujacego, iktóry jest prostszy niz w ukladzie opisanym we ^wzmiankowanym patencie.Do sterowania klucza Kt wykorzystano wypro- 5 stowane i wycfiltrowane napiecie z generatora im¬ pulsu GL W celu stabilizacji ukladu pamieciowego podczas zapisu zastosowano opornik R10 boczniku¬ jacy polaczono szeregowo uzwojenia zapisu ele¬ mentu pamieciowego i uzwojenia wyjsciowe ma¬ gnetycznego wzmacniacza impulsowego MWI.W ukladzie pamieciowym wedlug wynalazku za¬ stosowano obwód przygotowywania rdzenia przed zapisem przedstawiony w dwu odmianach na ry¬ sunku fig. 4a i fig. 4to, skladajacy sie z opor¬ ników R12 i R18, diod D3, D*, kondensatora C5 i tranzystora T5. Zadaniem tego obwodu jest prze- magnesowywanie poprzez uzwojenie Zlf w odmia¬ nie ukladu z fig. 4a, lub poprzez uzwojenie Z2 w odmianie ukladu z fig. 4b, magnetycznego ob¬ wodu zapisu — przed kazdym zapisem nowej in¬ formacji — do tego samego stanu poczatkowego.Odbywa sie to przy wykorzystaniu czola impulsu odmierzajacego czas zapisu. Impuls ten, podany na baze tranzystora T5 z wejscia 4, spowoduje roz¬ ladowanie uprzednio naladowanego kondensatora C5. Ladowanie kondensatora C5 w obwodzie Ru, C5, D4 ma miejsce w czasie, gdy element pamie¬ ciowy przechowuje zapisana informacje. Rozlado¬ wanie odbywa sie. w obwodzie Zlt R12, Ds, C5, T5 (fig. 4a) lub w obwodzie Z2, Ri2, D3, C5, T5 (fi£. 4b).Pamiec analogowa moze byc stosowana w ukla¬ dach telemetrii bliskosieznej, umozliwiajac cy¬ kliczne przesylanie danych pomiarowych, pocho¬ dzacych z wielu przetworników i ciagly odczyt tych danych, do budowy wszelkiego rodzaju linii opózniajacych dla sygnalów, które moga przyjmo¬ wac dowolny poziom napiecia w okreslonym zakre¬ sie. Moze miec zastosowanie w ukladach automatyki przemyslowej w celu bezzaklóceniowego przecho¬ dzenia ze sterowania przez maszyne cyfrowa na sterowanie reczne oraz w analogowych maszynach liczacych, sluzacych do rozwiazywania równan rózniczkowych czastkowych, zawierajacych zmien¬ na czasowa, jak równiez w ukladach korelatorów przebiegów wolnozmiennych i w ukladach ada¬ ptacyjnych i uczacych sie oraz wszedzie tam, gdzie dolaczanie zasilania nie moze spowodowac utraty uprzednio zapisanej informacji.Zastrzezenia patentowe 1. Magnetyczna pamiec analogowa z zapisem w ukladzie ze sprzezeniem zwrotnym zawierajaca: jako element pamieciowy uzwojony wielootworo- wy rdzen magnetyczny, uklad odczytu oraz de¬ tektor bledu, znamienna tym, ze wyjscie detekto¬ ra bledu (DB) polaczone jest z wejsciem zapisu elementu pamieci (EP), którego wyjscie polaczone jest z wejsciem ukladu odczytu (UO), a wyjscie polaczone jest z wejsciem analogowym detektora bledu (DB) tworzac petle sprzezenia zwrotnego, a do wejscia impulsowego detektora bledu (DB) do¬ laczone jest wyjscie generatora impulsu (GI), 15 20 25 30 35 40 46 50 55 60? liO'243 8 spelniajacego jednoczesnie rola separatora galwa nicznego, a do wejscia sterujacego elementu pa- miejci dolaczone jest wyjscie generatora pojedyn¬ czego impulsu (GPI), przelaczajacego przed zapi¬ sem nowej informacji rdzen wielootworowy w kierunku trudniejszego namagnesowania, przy czym wejscia generatora impulsu (GI) i genera¬ tora pojedynczego impulsu (GFI) dolaczone sa do wspólnego zacisku (4) sterujacego zapis pamieci. 2. Magnetyczna pamiec analogowa wedlug za- strz. 1, znamienna tym, ze kazde z dwóch uzwo¬ jen wyjsciowych (Z3) i (Z4) elementu pamieciowe¬ go (EP) bedacych jednoczesnie uzwojeniami od¬ czytu nawiniete jest na jedno z odgalezien odczy¬ tu (GOI), (G02) a jednoczesnie uzwojenia te po¬ laczone sa poprzez filtr dolnoprzepustowy (Rj), (Cj z wejsciem odwracajacym wzmacniacza wyj¬ sciowego (WW) oraz poprzez rezystor (R5) ze zród¬ lem napieciowym (+U), które to zródlo polaczone jest ponadto poprzez dzielnik napiecia (R6), (P^ z wejsciem nieodwracajacym wzmacniacza (WW) oraz z wyjsciem wzmacniacza (WW) poprzez ob¬ wód kompensacji temperaturowej skladajacy sie z rezystorów (R2), (Ra)» (R4) oraz tranzystora (T3), przy czym odgalezienia odczytu (GOI), (G02) rdzenia wielootworowego (RW) sa sprzezone cie¬ plnie z elementami kompensacyjnymi (R5) i (T3). 3. Magnetyczna pamiec analogowa wedlug za- strz. 1, znamienna tym, ze detektor bledu (DR) wykonany jest w postaci stalonapieciowego wzma¬ cniacza róznicowego (WR) na wyjsciu którego znajduje sie filtr z szeregowo polaczonych ele¬ mentów (C2), (R8) zbocznikowanych pojemnoscia (WR) polaczone jest poprzez rezystor (R7) z ukla¬ dem kluczujacym, (K), którego wejscie sterujace polaczone jest z uzwojeniem wyjsciowym (Z6) ge¬ neratora impulsowego (GI), a wyjscie ukladu klu¬ czujacego (K) dolaczone jest do uzwojenia zapisu (Zj) zbocznikowanego rezystorem (R9). 4. Magnetyczna pamiec analogowa z zapisem w ukladzie ze sprzezeniem zwrotnym zawierajaca: jako element pamieciowy uzwojony wielootworo¬ wy rdzen magnetyczny, uklad odczytu oraz de¬ tektor bledu, znamienna tym, ze wyjscie detekto¬ ra bledu (DE) polaczone jest z wejsciem zapisu elementu pamieci (EP), którego wyjscie polaczo¬ ne jest z wejsciem ukladu odczytu (UO), a wyj¬ scie polaczone jest z wejsciem analogowym de¬ tektora bledu (DB) tworzac petle sprzezenia zwrot¬ nego, a do wejscia impulsowego detektora bledu jacego jednoczesnie role separatora galwaniczne¬ go, a do wejscia sterujacego elementu pamieci dolaczone jest wyjscie generatora (pojedynczego impulsu (GPI), przelaczajacego przed zapisem nowej informacji rdzen wielootworowy w kierunr ku trudniejszego namagnesowania, a wejscia gene¬ ratora impulsu CGI) i generatoir^a pojedynczego impulsu (GPI) dolaczone sa do wspólnego zacisku 5 (4) sterujatceigo zapis peum-eci, przy czyim kazde z dwóch uzwojen wyjsciowych (Z3) i (Z4) elementu pamieciowego odczytu (EP) bedacych jednocze¬ snie uzwojeniami odczytu nawiniete jest na jed¬ no z odgalezien odczytu (GOI), (G02) a jednocze¬ snie uzwojenia te polaczone sa poprzez diody (Dj) i (D2) z kolektorami tranzystorów (T3) i (T4), których bazy polaczone sa z transformatorem im¬ pulsowym (Tr0) a emitery ze zródlem napiecio¬ wym (+U) oraz przez dzielnik napieciowy (R6)» (PJ z wejsciem nieodwracajacym wzmacniacza wyjsciowego (WW) a ponadto uzwojenia wyjscio¬ we (Z3), (Z4) polaczone sa poprzez filtr dolnoprze¬ pustowy (Ri), (Ct) z wejsciem odwracajacym wzmacniacza (WW) oraz poprzez równolegle po¬ laczone rezystory (R51), (R52) i rezystor (R53) z ma¬ sa ukladu, przy czym rezystor (R51) jest termisto- rem sprzegnietym cieplnie z diodami (D^ i (D2). 5. Magnetyczna pamiec analogowa z zapisem w ukladzie ze sprzezeniem zwrotnym zawierajaca:: jako element pamieciowy uzwojony wielootworo¬ wy rdzen magnetyczny, uklad odczytu oraz de¬ tektor bledu, znamienna tym, ze wyjscie detekto¬ ra bledu (DE) polaczone jest z wejsciem zapisu elementu pamieci (EP), którego wyjscie polaczone jest z wejsciem ukladu odczytu (UO) a wyjecie polaczone jest z wejsciem analogowym detektora bledu (DB) tworzac petle sprzezenia zwrotnego* a do wejscia impulsowego detektora bledu (DB). do¬ laczone jest wyjscie generatora impulsu (GI), spelniajacego jednoczesnie role separatora galwa¬ nicznego, a do wejscia sterujacego elementu pa¬ mieci dolaczone jeist wyjscie generatora pojedyn- czego impulsu (GPI), przelaczajacego przed zapi¬ sem nowej informacji rdzen wielootworowy w kierunku trudniejszego! namagnesowania, ' przy czym wejscia generatora impulsu (GI) i genera¬ tora pojedynczego impulsu (GPI) dolaczone sa do wspólnego zacisku (4) sterujacego zapis pamieci, przy czym detektor bledu (DB) wykonany w po¬ staci impulsowego wzmacniacza magnetycznego (MWI) zawiera czlon korekcyjny w postaci rezy¬ stora (R10) polaczonego równolegle z polaczonymi, .szeregowo: uzwojeniem zapisu (Zx) elementu pa¬ mieciowego (EP) i uzwojeniami wtórnymi (Z7), (Z^ \mpulsowego wzmacniacza magnetycznego (MWI), a klucz (K) wlaczony w obwód zapisu elementu pamieciowego (EP) dolaczony jest do detektora amplitudy (D5), (C4) impulsów indukowanych na Uzwojeniu (Z8) generatora impulsów (GI^ przy czym impulsowy wzmacniacz magnetyczna (MWft zasilany jest z generatora impulsowego (JGJK 15 20 25 30 35 40 45 50110 243 Uwe U DB EP H uo JJw» Igi ¦"TI IGP F1G.1 «m° Trn /VWW\ i F!Q.2 «¦; _n_ rHn; Uwy FIS3110 243 RWI U 1 TMektr^ we 2l 3 — f MfE^^aJps _6Pl luo Uwy Uw« RW J39 {%W: IB! 4 *"* uo iwy bi FI6.4 PZGraf. Koszalin D-3397 HO egz. A-4 Cena 45 zl PL