Opis patentowy opublikowano: 30.06.1981 109986 Int. Cl.1 H03K 3/53 CZYTELNIA LJr-?du Polotowego Twórcy wynalazku: Józef Bejnar, Tomasz Gajewski, Michal Kegel, Andrzej Zablocki, Zdzislaw Zalucki Uprawniony z patentu: Biuro Studiów i Projektów Przemyslowych Urzadzen Elektrycznych „Elektroprojekt" Od¬ dzial w Poznaniu, Poznan (Polska) Elektroniczny impulsator, zwlaszcza do sterowania lacznikami i rejestratorami Frzedmiotem wynalazku jest elektroniczny im¬ pulsator do sterowania lacznikami i rejestratora¬ mi przeznaczony zwlaszcza do stosowania w ukla¬ dach obserwacji i rejestracji przebiegów prado¬ wych i napieciowych luków elektrycznych w ob¬ wodach wysokopradowych oraz umozliwiajacy wlaczanie odpowiednich urzadzen w wybranych momentach dokladnie okreslonych w stosunku do momentu poczatkowego oznaczonego przez wlacze¬ nie pradu w obwód glówny.W stosowanych dotychczas urzadzeniach prze¬ znaczonych do tego celu regulacja opóznienia mo¬ mentu wlaczenia urzadzen rejestracji i obserwacji okreslonego wygenerowaniem impulsu wyjsciowego jest uzyskiwana przez zmiane stalych czasowych obwodów RC. Wada takich rozwiazan jest mala dokladnosc i powtarzalnosc uzyskiwanych opóz¬ nien, oraz niestabilnosc pracy powodowana za¬ klóceniami wynikajacymi ze specyfiki stosowania tych urzadzen.Celem wynalazku jest usuniecie wymienionych wad przez zbudowanie elektronicznego impulsato- ra w oparciu o technike cyfrowa oraz elementy logiczne. Impulsator wedlug wynalazku ma uklad wejsciowy polaczony z pierwszym licznikiem dwój¬ kowym, który poprzez uklad programowania po¬ laczony jest z drugim licznikiem dwójkowym po¬ laczonym na drugim wejsciu z ukladem wejscio¬ wym zas na wyjsciu polaczony jest poprzez pierw¬ szy uklad programowania z ukladem wyjsciowym 10 15 25 30 i z ukladem regulacji opóznienia impulsów de¬ tektora zera. Uklad wejsciowy polaczony jest po¬ nadto z ukladem sterujacym, ten zas polaczony jest z licznikiem dekadowym i generatorem po¬ laczonym poprzez licznik dekadowy z drugim ukla¬ dem programowania, który polaczony jest z ukla¬ dem wyjsciowym.PrzedmipJ wynalazku uwidoczniony zostal w przykladzie wykonania na rysunku przedstawia¬ jacym schemat blokowy ukladu. Impulsator wed¬ lug wj-nalazku ma uklad wejsciowy J polaczony poprzez pierwszy licznik dwójkowy 2, uklad pro¬ gramowania 3 z drugim licznikiem dwójkowym 4. który drugim wejsciem polaczony jest z ukladem wejsciowym 1, a wyjsciem poprzez pierwszy uklad programowania 5 z ukladem wyjsciowym 9 i z ukladem 11 regulacji opóznienia impulsów detektora zera. Uklad wejsciowy 1 jest ponadto polaczony z ukladem sterujacym 10, a ten na wyj¬ sciach polaczony jest z licznikiem dekadowym 7 oraz generatorem 6, który polaczony jest z dru¬ gim ukladem programowania 8, poprzez licznik 7.Uklad programowania 8 polaczony jest na wyj¬ sciu z ukladem wyjsciowym 9.Dzialanie impulsatora opisane zostalo ponizej.Uklad wejsciowy 1 jest sterowany napieciem przemiennym które uzyskuje sie na niskoomowym rezystorze wlaczonym w glówmy obwód pradowy i wytwarza standardowe logicznie impulsy w mo¬ mentach przejscia przebiegu pradowego przez zero. 109 986109 986 Impulsy te sa zliczane w liczniku dwójkowym 2.Uklad programowania 3 umozliwia uruchomiei ie licznika dwójkowego 4 po naliczeniu przez liczn.k dwójkowy 2 zaprogramowanej w ukladzie progra¬ mowania 3 liczby impulsów. Uklad programowa¬ nia 3 umozliwia pierwsza wstepna regulacje opóznienia impulsów wyjsciowych impulsatora dotyczaca wszystkich kanalów wyjsciowych. Po osiagnieciu opóznienia zaprogramowanego w ukla¬ dzie programowania 3 impulsy z ukladu wejscio¬ wego 1 sa zliczane przez licznik dwójkowy 4* Uklad programowania 5 umozliwia regulacje opóz¬ nienia impulsów wyjsciowych indywidualnie dla kazdego kanalu wyjsciowego. Do precyzyjnego ustawienia opóznien impulsów wyjsciowych sluzy licznik dziesietny 7 zliczajacy impulsy z genera¬ tora 6.Uklad programowania 8 umozliwia regulacje opóznien dla kazdego kanalu indywidualnie sko¬ kowo z dokladnoscia narzucona przez czestotliwosc generatora 6. Impulsy wyjsciowe sa wzmacniane w ukladzie wyjsciowym 9 i doprowadzone do gniazd wyjsciowych. Uklad sterowania 10 sluzy do zerowania liczników oraz ustalenia cyklu pracy urzadzenia. Uklad regulacji opóznienia impulsów detektora zera 11 umozliwia dodatkowa precyzyjna regulacje opóznienia impulsu otrzymanego z ze- 10 15 20 25 wnetrznego detektora zera w koincydencji z opóz¬ nieniem zaprogramowanym w ukladach programo¬ wania 3 i 5 dla jednego z wybranych kanalów.Impulsator wedlug wynalazku zbudowany zostal w oparciu o technike cyfrowa oraz elementy lo¬ giczne typu E100-H co zapewnia duza odpornosc na zaklócenia przemyslowe. PLThe patent description was published: June 30, 1981 109986 Int. Cl.1 H03K 3/53 READING ROOM LJr-? Du Polotowego Inventors of the invention: Józef Bejnar, Tomasz Gajewski, Michal Kegel, Andrzej Zablocki, Zdzislaw Zalucki Authorized by the patent: Biuro Studiów i Projektów Przemysłowych Urzadzen Electric "Elektroprojekt" Branch in Poznań, Poznan (Poland) Electronic pulser, especially for controlling switches and recorders. The subject of the invention is an electronic pulsator for controlling switches and recorders, intended especially for use in the observation and recording systems of electricity Arcs and voltage arcs in high-voltage circuits, and enabling the switching on of appropriate devices at selected moments precisely defined in relation to the initial moment determined by the inclusion of the current in the main circuit. activation of the recording and observation devices The salted generation of the output pulse is obtained by changing the time constants of the RC circuits. The disadvantage of such solutions is the low accuracy and repeatability of the obtained delays, and the instability of operation caused by disturbances resulting from the specific use of these devices. The aim of the invention is to eliminate the above-mentioned disadvantages by building an electronic pulser based on digital technology and logical elements. According to the invention, the pulser has an input circuit connected to a first binary counter, which is connected by a programming circuit to a second binary counter connected to the input circuit on the second input, and at the output it is connected to the input circuit by the first programming circuit. output 10 15 25 30 and with a pulse delay controller of the zero detector. The input circuit is also connected to the control circuit, which is connected to the decade counter and the generator connected via the decade counter to the second programming circuit, which is connected to the output circuit. The pre-example of the invention is shown in the example of the embodiment in This figure shows a block diagram of the system. The pulser according to the invention has an input circuit J connected through a first binary counter 2, a programming circuit 3 with a second binary counter 4. which with the second input is connected to the input circuit 1, and the output through the first programming circuit 5 to the output circuit 9 and with a pulse delay regulator 11 of the zero detector. The input circuit 1 is moreover connected to the control circuit 10, the latter at the outputs being connected to the decade counter 7 and the generator 6 which is connected to the second programming circuit 8 through the counter 7. Programming circuit 8 is connected to the output The operation of the pulser is described below. The input circuit 1 is controlled by an alternating voltage which is obtained on a low-impedance resistor connected to the main current circuit and generates logically standard pulses at moments when the current waveforms zero. 109 986 109 986 These pulses are counted in the binary counter 2. The programming system 3 makes it possible to start the binary counter 4 after counting the number of pulses programmed in the programming system 3 by the binary number 2. The programming circuit 3 enables a first pre-adjustment of the pulse output delay of the pulser for all output channels. After reaching the delay programmed in the programming system, the 3 pulses from input 1 are counted by a binary counter 4 * The programming system 5 allows the delay of the output pulses to be adjusted individually for each output channel. A decimal counter 7 counting the pulses from the generator 6 is used to precisely set the delays of the output pulses. output sockets. The control system 10 is used to reset the counters and to establish the operating cycle of the device. The pulse delay control system of the zero detector 11 enables additional precise adjustment of the pulse delay obtained from the internal zero detector in coincidence with the delay programmed in programming systems 3 and 5 for one of the selected channels. based on digital technology and E100-H logic elements, which ensures high resistance to industrial interference. PL