Przedmiotem wynalazku jest uklad sterujacy integracyjnego przetwornika analogowo-cyfrowego, majacy zastosowanie w urzadzeniach automatyki i aparaturze kontrolno-pomiarowej, w szczególnosci zas w przetworni¬ kach analogowo-cyfrowych z podwójnym calkowaniem.Stan techniki. Znany jest z polskiego zgloszenia patentowego nr P. 163824 uklad sterujacy integracyjnego woltomierza cyfrowego skladajacy sie z generatora zegarowego, z licznika, bramki, ukladu startowego, z prze- rzutnika bistabilnego oraz z ukladu stopu i polaryzacji. Generator zegarowy jest polaczony z bramka licznika i z przerzutnikiem poprzez uklad startowy, natomiast przerzutnik jest polaczony z ukladem stopu i polaryzacji, ten zas z kolei jest polaczony z licznikiem i z bramka licznika.W ukladzie wedlug wynalazku wykorzystano generator zegarowy raz jako zródlo impulsów zliczanych przez licznik w okresie pomiarowym, drugi raz jako zródlo impulsów dostarczanych do ukladu startowego wspólpracujacego z monostabilnym przerzutnikiem narzucajacym cykl pracy ukladu sterowania. 2 innego rozwiazania wedlug polskiego zgloszenia patentowego nr P. 189141 znany jest uklad fazujacy zwlaszcza do przetworników analogowo-cyfrowych, zawierajacy na wejsciu uklad przetwarzania i logiki, po¬ laczony jednoczesnie z wejsciem programujacym przerzutnika fazujacego poczatek liniowego rozladowania oraz z pierwszym wejsciem bramki logicznej, a takze z wejsciem ustawiajacym przerzutnika fazujacego koniec liniowe¬ go rozladowania. Wyjscie tego ostatniego jest polaczone z pierwszym wejsciem bramki przepuszczajacej, zas drugie jej wejscie jest polaczone z wyjsciem generatora impulsów zegarowych. Wyjscie wspomnianej bramki jest polaczone z wejsciem zegarowym pierwszego przerzutnika oraz z drugim wejsciem bramki logicznej, której wyjscie jest polaczone z wejsciem zegarowym przerzutnika fazujacego koniec liniowego rozladowania. Wyjscie pierwszego przerzutnika rejestru wyniku jest polaczone z wejsciem ustawiajacym przerzutnika fazujacego i wejsciem drugiego przerzutnika.Znany jest takze z innego polskiego zgloszenia patentowego nr P. 151940 automatyczny uklad synchroni¬ zowania faz dwóch dowolnych, okresowych sekwencji impulsów posiadajacy przesuwny rejestr, do którego doprowadza sie impulsy fazowane, polaczony z wejsciem jednego detektora fazy i wejsciem detektora bledów dolaczonego do detektora bledów systematycznych, który steruje przesuwny rejestr, przy czym do drugiego2 109656 wejscia detektora bledów i wejscia drugiego detektora fazy sa doprowadzone impulsy fazujace, ponadto drugie wejscia obu detektorów fazy sa polaczone z generatorem impulsów zegarowych, a ich wyjscia sa doprowadzone do calkujacego wzmacniacza operacyjnego sterujacego faza impulsów zegarowych.Istota wynalazku. W ukladzie wedlug wynalazku jedno wyjscie przesuwnego rejestru jest polaczone z blo¬ kiem licznika, polaczonego z kolei z jednym wejsciem ukladu logicznego, zas drugie wyjscie tego rejestru poprzez rózniczkujacy uklad jest polaczone z drugim wejsciem ukladu logicznego polaczonego zwrotnie z kasujacym wejsciem przesuwnego rejestru. W odniesieniu do znanego stanu techniki wprowadzenie do ukladu wedlug wy¬ nalazku rejestru przesuwnego pozwala na uzyskanie w latwy sposób synfazowosci procesu zliczania i integracji, co jest niezbedne dla otrzymania duzej odpornosci przetwornika na zaklócenia. Zastosowanie zas rejestru prze¬ suwnego w postaci ukladu scalonego pozwala na uproszczenie konstrukcji ukladu przetwornika.Objasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku przed¬ stawiajacym schemat blokowy ukladu.Przyklad realizacji wynalazku. Uklad sterujacy integracyjnego przetwornika analogowo cyfrowego, zawiera przesuwny rejestr 1 zbudowany z bistabilnych przerzutników, którego jedno wejscie jest polaczone z ukladem startowym 2, a drugie z fazujacym ukladem 3. Przesuwny rejestr 1 jest polaczony jednym wyjsciem z blokiem licznika 4 polaczonego z generatorem impulsów zegarowych 5 oraz z jednym wejsciem ukladu logicznego 6 sprzezonego kolejno z integratorem 7.Drugim wyjsciem przesuwny rejestr 1 poprzez rózniczkujacy uklad 8 jest polaczony z drugim wejsciem ukladu logicznego 6 i zwrotnie z kasujacym wejsciem przesuwnego rejestru 1.Dzialanie ukladu. Sygnal z ukladu startowego 2 rozpoczyna przelaczanie komórek przesuwnego rejestru 1 synchronicznie z sygnalami z ukladu fazujacego 3, synfazowymi z napieciem sieci zasilajacej. Na wyjsciach prze¬ suwnego rejestru 1 otrzymuje sie równiez sygnaly synfazowe. Sygnal z jednego wyjscia przesuwnego rejestru 1 doprowadzony do bloku licznika 4, powoduje rozpoczecie zliczania (przez licznik) impulsów z generatora 5.Sygnal z drugiego wyjscia przesuwnego rejestru 1 po zrózniczkowaniu w rózniczkujacym ukladzie 8 zmienia stan ukladu logicznego 6, który z kolei steruje integratorem 7 powodujac jego ladowanie. Impuls wyjsciowy z bloku licznika 4 ponownie zmienia stan ukladu logicznego 6, który kolejno steruje rozladowaniem integratora 7.Calkowite rozladowanie tego integratora ustawia uklad logiczny 6 w stan poczatkowy, co powoduje skasowanie przesuwnego rejestru 1 i blokade bloku licznika 4 dla impulsów zegarowych z generatora 5.Zastrzezenie patentowe Uklad sterujacy integracyjnego przetwornika anaiogowo-cyfrowego, zawiei 3jacy przesuwny rejestr, którego jedno wejscie jest polaczone z ukladem startowym, a drugie z ukladem fazujacym, oraz uklad logiczny sprzezo¬ ny z integratorem, a ponadto blok licznika polaczony z generatorem impulsów zegarowych, znamien¬ ny t y m , ze jedno wyjscie przesuwnego rejestru (1) jest polaczone z blokiem licznika (4) z kolei polaczonego z jednym wejsciem ukladu logicznego (6), zas drugie wyjscie tego rejestru poprzez rózniczkujacy uklad (8) jest polaczone z drugim wejsciem ukladu logicznego (6) polaczonego zwrotnie z kasujacym wejsciem przesuwnego rejestru (1). 9 s. v \ Prac. Poligraf. UP PRL naklad 120 + 8 Cena4fS7l PL