Przedmiotem wynalazku jest uklad sterujacy zliczaniem i programowaniem rewersyjnego licznika, majacy zastosowanie w cyfrowej aparaturze pomiarowej i cyfrowych urzadzeniach automatyki, szczególnie zas w prze¬ twornikach analogowo-cyfrowych.Stan techniki. Znany jest z polskiego opisu zgloszenia patentowego nr 159024 uklad sterowania kierunkiem zliczania dekad w liczniku rewersyjnym, w którym na wejsciu sygnaly sa wyprowadzone na dwa przerzutniki, z których pierwszy sterujacy kierunkiem zliczania dekad jest sterowany impulsami z szyn poprzez bramki i usta¬ wiony w stan zerowy poprzez wejscie zerujace za pomoca bramek i dekodera, z którego sygnal wyjsciowy jest dodawany na wejscie bramki oraz przerzutnika pamietajacego kierunek obrotu osi przetwornika.Przetwornik ten dzialajac jak „ zwrotnica " bramkujac zaleznie od swojego stanu bramki powoduje, ze przy zmianie kierunku obrotu osi przetwornika przez bramki na wejscie .zegarowe przerzutnika jest podany tylkojeden impuls, którego poczatek powoduje zmiane stanu przerzutnika na przeciwny, a koniec tego impulsu poprzez bramki zmienia stan przerzutnika, który odpowiednio zaleznie od swego stanu blokuje poprzez bramke dostep nastepnych impulsów poprzez inna bramke na wejscie zegarowe przerzutnika przy zachowanym uprzednio kierunku obrotu osi przetwornika, równoczesnie otwiera droge dla pierwszego impulsu po zmianie kierunku obrotu osi przetwornika zalezmie od swego stanu poprzez bramki na wejscie zegarowe przerzutnika.Znany jest równiez z polskiego opisu patentowego nr 80320 uklad znaku uniwersalnego licznika rewersyj¬ nego zawierajacy bistabilny przerzutnik, elementy NAND oraz elementy negacji na kazde z dwóch wejsc przerzu¬ tnika polaczone z wyjsciem wspólpracujacego z danym wejsciem jednego wejsciowego elementu NAND, przy czym jedno wejscie obydwu wymienionych wejsciowych elementów NAND jest polaczone ze wspólnym wyj¬ sciem ukladu sygnalizujacego przekroczenie zakresu licznika, zas drugie wejscie kazdego z dwóch wejsciowych elementów NAND jest polaczone przez jeden z dwóch zespolów elementów NAND z ukladem sygnalizacji stanu zerowego licznika, ukladem zadawania stanu poczatkowego oraz ukladem zadawania programu, natomiast dwa wejscia bistabilnego przerzutnika sa polaczone poprzez dwa wyjsciowe elementy AND z wejsciem negacji logi¬ cznej sumy, której wyjscie jest polaczone z wejsciem sterujacym kierunkiem zliczania rewersyjnego licznika.108566 Ponadto wyjscia przerzutnika sa polaczone bezposrednio z ukladem sterowania polem odczytowym, a do¬ datkowo uklad zadawania programu jest polaczony bezposrednio z drugim wejsciem jednego wyjsciowego ele¬ mentu AND i poprzez drugi uklad negacji z drugim wejsciem drugiego wyjsciowego elementu AND.Inny uklad elektroniczny ustawiania stanu licznika wedlug polskiego opisu zgloszenia patentowego nr P. 169385 zawiera generator impulsów polaczony z wejsciem licznika, wlaczony w petle sprzezenia zwrotnego, która oprócz wspomnianego licznika i generatora tworzy dekoder wlaczony pomiedzy licznik a blok przycisków ustawiajacych, polaczony z wejsciem generatora.Istota wynalazku. W ukladzie wedlug wynalazku jeden bistabilny przeizutnik wejsciem kasujacym jest polaczo¬ ny z generatorem impulsów zegarowych, zas wejsciem taktowym wspomniany przeizutnik jest polaczony z wyjsciem przeniesienia rewersyjnego licznika, którego wejscie wpisujace jest polaczone z jednym wyjsciem omawianego przerzutnika, zas drugie jego wyjscie poprzez bramke jest polaczone z jednym kasujacym wejsciem drugiego bistabilnego przerzutnika polaczonego wyjsciami z bramkujacym ukladem, z kolei zas drugim kasuja¬ cym wejsciem drugi przerzutnik jest polaczony z blokiem sumy logicznej polaczonym wejsciami z rewersyjnym licznikiem.Uklad wedlug wynalazku pozwala na programowanie stanu poczatkowego rewersyjnego licznika poprzez wpisywanie liczb dodatnich i ujemnych w stanie zerowym licznika, przy czym jednoczesnie programuje sie od¬ powiedni kierunek zliczania.Zastosowanie zas bloku sumy logicznejsprzezonego z bistabilnym przerzutnikiem i ukladem bramkujacym zape¬ wnia zmiane znaku w momencie przejscia przez zero przy liczeniu od liczb ujemnych do dodatnich. Tak skon¬ struowany uklad szczególnie nadaje sie do programowanych przetworników analogowo-cyfrowych z podwójnym calkowaniem.Objasnienie rysunku. Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku przed¬ stawiajacym schemat blokowy ukladu.Przyklad realizacji wynalazku. Uklad wedlug wynalazku zawiera generator impulsów zegarowych 1 polaczony poprzez bramkujacy uklad 2 z rewersyjnym licznikiem 3 sprzezonym z programujacym ukladem 4 oraz logiczny uklad 5 polaczony z bramkujacym ukladem 2 i z jednym, ustawiajacym wejsciem J bistabilnego przerzutnika 6, polaczonego drugim ustawiajacym wejsciem K z masa.Bistabilny przeizutnik 6 kasujacym wejsciem R jest polaczony z generatorem impulsów zegarowych 1, zas wejsciem taktowym T jest polaczony z wyjsciem przeniesienia Y rewersyjnego licznika 3. Wejscie wpisujace I tego licznika jest polaczone z wyjsciem Q wspomnianego przerzutnika 6, zas drugie jego wyjscie Q poprzez od¬ dzielna bramke 8 polaczona z programujacym ukladem 4 jest polaczone z jednym kasujacym wejsciem drugie- gobistabilnego przerzutnika 7, polaczonego wyjsciami z bramkujacym ukladem 2.Drugim kasujacym wejsciem wspomniany przeizutnik 7 jest polaczony z blokiem sumy logicznej 9 polaczony z kolei wejsciami z rewersyjnym licznikiem3. ' Dzialanie ukladu. Proces zliczania przez licznik 3 impulsów zegarowych z generatora 1 jest sterowany z logi¬ cznego ukladu 5 przez bramkujacy uklad 2, z kolei sterowany przez bistabilny przerzutnik 7, przy czym kieru¬ nek zliczania zalezy od stanu tego przerzutnika.Programowanie rewersyjnego licznika 3 dokonuje sie przy pomocy programujacego ukladu 4 w stanie zerowym tego licznika impulsem podawanym na jego wpisujace wejscie L z wyjscia Q bistabilnego przerzutnika 6 wyzwala¬ nego impulsem przeniesienia z licznika 3Jednoczesnie impulsem z wyjscia Q przerzutnika 6 poprzez bramke 8 zmienia sie zaleznie od znaku zaprogramowanej liczby stan drugiego bistabilnego przerzutnika 7, a tym samym kierunek zliczania licznika 3. Blok sumy logicznej 9 polaczony z wyjsciami licznika 3 identyfikuje stan zerowy tego licznika i zmienia ponownie stan bistabilnego przerzutnika 7 oraz kierunek zliczania licznika 3 przy liczeniu od liczb ujemnych do liczb dodatnich.Zastrzezenie patentowe Uklad sterujacy zliczaniem i programowaniem rewersyjnego licznika, zawierajacy generator impulsów ze¬ garowych, polaczony poprzez bramkujacy uklad z rewersyjnym licznikiem sprezonym z programujacym ukla¬ dem oraz logiczny uklad polaczony z bramkujacym ukladem i z jednym ustawiajacym wejsciem bistabilnego przerzutnika, polaczonego drugim ustawiajacym wejsciem z masa, znamienny tym, ze jeden bistabilny przeizutnik (6) wejsciem kasujacym jest polaczony z generatorem impulsów zegarowych (1), zas wejsciem takto¬ wym jest polaczony z wyjsciem przeniesienia rewersyjnego licznika (3), którego wejscie wpisujace jest polaczone zjednym wyjsciem wspomnianego przerzutnika (6), natomiast drugie jego wyjscie popzrzez bramke (5) jest polaczone z jednym wejsciem kasujacym drugiego bistabilnego przerzutnika (7), polaczonego wyjsciami z bram¬ kujacym ukladem (2), z kolei zas drugim kasujacym wejsciem przerzutnik (7) jest polaczony z blokiem sumy logicznej (9), polaczonym wejsciami z rewersyjnym licznikiem (3), podczas gdy wspomniana bramka (8) jest polaczona z programujacym ukladem (4).108 566 PL