PL106288B1 - Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych - Google Patents

Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych Download PDF

Info

Publication number
PL106288B1
PL106288B1 PL17772075A PL17772075A PL106288B1 PL 106288 B1 PL106288 B1 PL 106288B1 PL 17772075 A PL17772075 A PL 17772075A PL 17772075 A PL17772075 A PL 17772075A PL 106288 B1 PL106288 B1 PL 106288B1
Authority
PL
Poland
Prior art keywords
binary
matrices
numbers
summing
outputs
Prior art date
Application number
PL17772075A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL17772075A priority Critical patent/PL106288B1/pl
Publication of PL106288B1 publication Critical patent/PL106288B1/pl

Links

Landscapes

  • Holo Graphy (AREA)

Description

Przedmiotem wynalazku jest sposób oraz urza¬ dzenie do sumowania liczb dwójkowych przez dzia¬ lanie na macierzach binarnych, zwlaszcza gdy ma¬ cierze binarne reprezentowane sa przez obrazy op¬ tyczne.
Znane sa sposoby sumowania liczb dwójkowych polegajace na przetwarzaniu bitów argumentów na bity sumy w sieciach logicznych realizujacych od¬ powiednie funkcje boolowskie. Dotychczasowe kon¬ strukcje sumatorów polegaja na realizacji tych sie¬ ci w postaci elektronicznych ukladów przelacza¬ jacych. Szy(bkO'sc dzialania sumaitorów eilektawidez- nych jest jednak ograniczona z racji istnienia zjawiska propagacji przeniesien w procesie sumo¬ wania.
Znane sa równiez koinstTiuikcje. pamieci hologra¬ ficznych, na przyklad rozwiazanie przedstawione polskim patentem nr 62 575, w którym nosnikiem informacji jest swiatlo, jednak przetwarzanie in¬ formacji, na przyklad sumowanie, nie moze byc w nich realizowane.
Istota sposobu bedacego przedmiotem wynalazku jest to, ze macierz binarna, która reprezentuje wynik, powstaje droga przetworzenia macierzy bi¬ narnych utrwalonych na stale w sumatorze. Ele¬ menty tych przetwarzanych macierzy binarnych sa stale i nie zaleza od bitów argumentów. Ma¬ cierz reprezentujaca wynik okreslona jest naste¬ pujacym wzorem: 39 n n n —1 2 XiXi +'2 Yiyi + 2 R^y i=0 i=0 i=0 gdzie n jest dlugoscia (liczba bitów) reprezentacji argumentów sumowania; X1, Y1, R1 sa macierzami binarnymi o ustalonych elementach wchodzacymi w sklad pamieci stalej sumatora i zawierajacymi po (n+1)2 elementów. Bity Xi, yL oraz r^ przybie¬ raja wartosci odpowiednio funkcji generacji prze¬ niesienia jedynkowego, funkcji generacji przenie¬ sienia- zerowego oraz funkcji propagacji przenie¬ sienia, na i-tej pozycji sumatora. Dzialania na ma¬ cierzach binarnych definiuje sie nastepujaco: kon- kateinacja . syimiboli typu Xixi oznacza' mincizeniie boolowskie kazdego elementu macierzy X1 przez cyfre binarna Xj; sumowanie macierzy binarnych polega na wykonaniu sumowania boolowskiego odpowiadajacych sobie elementów tych macierzy.
Z podanej zaleznosci wynika, ze macierz repre¬ zentujaca wynik-jest funkcja bitów, xi, yi raz rj i za ich posrednictwem, jest funkcja bitów argu¬ mentów.
Istota urzadzenia wedlug wynalazku jest to, ze wyjscia rejestrów argumentów sumowania pola¬ czone sa z wejsciami ukladu kodowania funkcji generacja i propagacji przeniesien na poszczegól¬ nych pozycjach sumy, którego wyjscia binarne po¬ laczone sa z wejsciami sterujacymi ukladu oswie¬ tlajacego, realizujacego wlaczanie zródel swiatla, które sa sprzezone optycznie z nosnikami trwa- 106 288106 288 3 lymi informacji oraz z mozaika odczytujaca tak, ze na powierzchni mozaiki odczytujacej pojawiaja sie jednoczesnie niektóre sposród obrazów utrwa¬ lonych na nosniku trwalym, nakladajac sie wza¬ jemnie.
Wynalazek pozwala na skrócenie czasu sumo- . wania przynajmniej o rzad wielkosci, w stosunku do typowej realizacji elektroniczneji, gdyz czas su¬ mowania w urzadzeniu wykorzystujacym sposób wedlug wynalazku nie zalezy w sposób istotny od dlugosci reprezentacji binarnej argumentów sumo¬ wania.
Wynalazek zostanie blizej objasniony przykla¬ dowo na podstawie ukladu przedstawionego na ry¬ sunku, który pokazuje uklad blokowy umozliwia¬ jacy sumowanie sposobem wedlug wynalazku liczb dwójkowych przez dzialanie na macierzach binar¬ nych.
Zasada dzialania urzadzenia bedacego przedmio¬ tem wynalazku polega na reprezentowaniu ma¬ cierzy binarnych za pomoca obrazów optycznych i przetwarzaniu tych obrazów.
Argumenty sumowania przesylane sa z reje¬ strów 1 i 2 do ukladu kodowania funkcji gene¬ racji i propagacji przeniesien 3, gdzie w elektro¬ nicznej sieci logicznej obliczane sa bity xt, yt oraz Ti. Bity te steruja wlaczaniem pojledynczych la¬ serów pólprzewodnikowych zgrupowanych w mo¬ zaice oswietlajacej 4. Wiazka generowana przez kazdy z laserów oswietla odpowiadajacy mu frag¬ ment hologramu 5. Na kazdym fragmencie utrwa¬ lono jedna z 3n+2 macierzy binarnych. Obraz rze¬ czywisty tej macierzy pojawia sie na powierzchni mozaiki odczytujacej 6.
Jednoczesnie wyswietlonych zostaje n+1 macie¬ rzy. Dzieki odpowiedniemu kodowaniu macierzy, w którym pole nieoswietlone reprezentuje „zero", a oswietlone — „jedynke", uzyskuje sie realizacje sumowania macierzy przez nakladanie na siebie ich obrazów optycznych. Jednoczesne pojawienie sie wielu obrazów na tym samym obszarze mo¬ zaiki odczytujacej umozliwia przetwarzanie infor¬ macji i tym samym stanowi ceche odrózniajiaca sumator bedacy przedmiotem wynalazku od zna¬ nych pamieci holograficznych. Obraz odpowiada¬ jacy macierzy reprezentujacej wynik utworzony jest na powierzchni mozaiki odczytujacej 6, której od¬ powiednie polaczenia wewnetrzne umozliwiaja jed¬ noczesne przetworzenie tej macierzy na bity sumy, przesylane nastepnie do rejestru wyjsciowego 7.
Zastosowanie holografii do zapisu macierzy bi¬ narnych zapewnia wysoka niezawodnosc ich od¬ czytu oraz prostote ukladu optycznego.

Claims (2)

Zastrzezenia patentowe
1. Sposób sumowania liczb dwójkowych przez dzialanie na macierzach binarnych, zwlaszcza re¬ prezentowanych przez obrazy optyczne, znamienny tym, ze w celu otrzymania macierzy reprezentu¬ jacej wynik sumowania przetwarza sie macierze binarne utrwalone na stale w sumatorze, przy czym elementy tych macierzy binarnych sa stale i nie zaleza od bitów argumentów.
2. Urzadzenie do sumowania liczb dwójkowych przez dzialanie na macierzach binarnych, zwlasz¬ cza reprezentowanych przez obrazy optyczne, zna¬ mienny tym, ze wyjscia rejestrów argumentów (1) i (2) polaczone sa p wejsciami ukladu kodowania (3) funkcjH generacji i propagacji przeniesien na poszczególnych pozycjach sumy, którego wyjscia binarne polaczone sa z wejsciami sterujacymi ukladu oswietlajacego (4) realizujacego wlaczanie zródel swiatla, sprzezonych optycznie z nosnikiem trwalym (5) informacji, korzystnie w postaci ho¬ logramu, oraz z mozaika odczytujaca (6). PZOraf. Koszalin D-1601 110 egz. A-4 tfena 45 il
PL17772075A 1975-01-31 1975-01-31 Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych PL106288B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL17772075A PL106288B1 (pl) 1975-01-31 1975-01-31 Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL17772075A PL106288B1 (pl) 1975-01-31 1975-01-31 Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych

Publications (1)

Publication Number Publication Date
PL106288B1 true PL106288B1 (pl) 1979-12-31

Family

ID=19970772

Family Applications (1)

Application Number Title Priority Date Filing Date
PL17772075A PL106288B1 (pl) 1975-01-31 1975-01-31 Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych

Country Status (1)

Country Link
PL (1) PL106288B1 (pl)

Similar Documents

Publication Publication Date Title
Chiarulli et al. Using coincident optical pulses for parallel memory addressing
Feldman et al. Spatial machines: A more realistic approach to parallel computation
PL106288B1 (pl) Sposob oraz urzadzenie do sumowania liczb dwojkowych przez dzialanie na macierzach binarnych
Cathey et al. Digital computing with optics
Desmulliez et al. Perfect-shuffle interconnected bitonic sorter: optoelectronic design
GB2040625A (en) Serial data logic circuit
JPS644724A (en) Optical switch
Giglmayr Spatial extension of multistage interconnection networks
Hutcheson Optical interconnect technology developments
Feldman et al. Automated design of holographic optical elements for Interconnection of electronic circuits
Arrathoon Digital optical computing
Rizvi et al. Optical implementation of an RS flip-flop in polarization encoded optical shadow-casting scheme
Hossain Parallel optical architectures for some comparison-based problems
Datta et al. Optical computing techniques
SU1631719A1 (ru) Устройство дл параллельной записи, хранени и отражени изображений
Pinkston The GLORI strategy for multiprocessors: Integrating optics into the interconnect architecture
Putnam et al. Programmable holographic switching for VLSI Interconnect
Li et al. Hybrid content addressable memory MSD arithmetic
Sawchuk Optical Interconnection architectures for digital systems and processors
Haugen et al. Limits and implementation of optical interconnects for computers
Murdocca A Compendium of Position Papers from the Workshop on Architectures for Free Space Digital Optical Computing Held in Vail, Colorado on 28-30 January 1991
Disha et al. Simultaneous Computation of Arithmetic Logic Operation Based on Polarized Optical Shadow Casting Method
Lin et al. Two-dimensional optical crossbar based on triple-product processing
SU1358087A1 (ru) Стандартизируемый блок пам ти с N состо ни ми и полным автоматным графом
Zhang et al. Optical implementation of programmable logic neural networks