PL106170B1 - Uklad detektora dyskretnego wartosci analogowych - Google Patents

Description

Przedmiotem wynalazku jest uklad detektora dyskretnego wartosci ana¬ logowych, majacy szczególne zastosowanie przy klasyfikacji analogowych sygnalów napieciowych.

Stan techniki. W realizowanych obecnie ukla¬ dach do okreslenia przedzialu, w którym zawiera sie wartosc analogowego sygnalu napieciowego sa stosowane podwójne komparatory wartosci analogowych. Zmiana stanu na wyjsciu kompa¬ ratora sygnalizuje, ze wartosc badanego sygnalu jest zawarta miedzy zaprogramowanymi granica¬ mi górna i dolna. W przypadku, gdy ilosc war¬ tosci granicznych przekracza liczbe dwóch, sto¬ suje sie równolegle polaczenie komparatorów, przy czym liczba n komparatorów odpowiada n ilosci przedzialów klasyfikacji. Granice bedace granicami przedzialów wewnetrznych sa wspólne dla dwóch kolejnych komparatorów z tym, ze dla n-tego komparatora taka wspólna granica sta¬ nowi granice górna, a dla n+1 komparatora — granice dolna.

Gdy wartosc badanego sygnalu jest równa, ' z dokladnoscia histerezy komparatorów, wartosci stanowiacej wspólna granice dla dwóch kompa¬ ratorów, to oba komparatory dadza odpowiedz pozytywna, wprowadzajac niejednoznacznosc okreslenia przedzialu. Stanowi to glówna wade takiego rozwiazania. Niejednoznaczne okreslenie przedzialu wynika ponadto z fluktuacji sygnalu porównywanego, jak równiez sygnalów okresla¬ jacych granice przedzialów.

Istota wynalazku. Istote wynalazku stanowi uklad detektora dyskretnego wartosci analogo¬ wych zlozony z n zespolów ukladów, z których kazdy sklada sie z komparatora podwójnego, ele¬ mentu pamietajacego i bramki iloczynowej, przy czym n odpowiada ilosci przedzialów kla¬ syfikacji.

W ramach jednego zespolu wyjscie kompara¬ tora jest polaczone z wejsciem ustawiajacym ele¬ mentu pamietajacego posiadajacego równiez wej¬ scie zerujace. Wyjscie bezposrednie elementu pa¬ mietajacego jest dolaczone do jednego z wejsc bramki iloczynowej. Polaczenie miedzy sasiednimi zespolami jest realizowane przez dolaczenie zane¬ gowanego wyjscia -elementu pamietajacego n-tego zespolu do* drugiego wejscia bramki iloczynowej zespolu n+1. W zaleznosci od kierunku przypo¬ rzadkowania wewnetrznych granic przedzialów do kolejnych zespolów, bramka iloczynowa zespolu n = l lub n = nm9X nie jest uzalezniona od sa¬ siedniego zespolu.

Korzystne skutki . wynalazku. Rozwiazanie za- pewniia jednoizinaiozino-sc prizypisainia sygnalu tylko do jednego przedzialu. W przypadku takiej war¬ tosci .sygnalu badanego, dla którego odpowiedz pozytywna dadza dwa sasiednie komparatory n i n+1, zostanie ona zakwalifikowany tylko do jednego z przedzialów, gdyz sygnal z zanegowa-106 170 nego wyjscia elementu pamietajacego zespolu n warunkuje przejscie sygnalu bezposrednio z wyj¬ scia elementu pamietajacego zespolu n+1 przez bramke iloczynowa na wyjscie.

Objasnienie rysunku. Przedmiot wynalazku w przykladzie wykonania jest przedstawiony na za¬ laczonym rysunku, który jest schematem ideo¬ wym ukladu dla przypadku n = 3 przedzialów klasyfikacji.

Przyklad wykonania wynalazku. Do wejsc 2 komparatorów podwójnych wartosci analogowych KI, K2, K3 doprowadzony jest sygnal badany Ul, a do wejsc 1 i 3 tych komparatorów podawane sa sygnaly Gl, G2, G3, G4 o wartosciach stano- - w^acych granice przedzialów tworzacych ciag mo- nbtenfczgy. Przy tym sygnaly G2 i G3 stanowia wspólna granice dla? par komparatorów KI i K2 ora K2 i K3. Wyjscia komparatorów KI, K2, K3 sa polaczone z wejsciami ustawiajacymi S ele¬ mentów, pamietajacych pi, P2, P3, na których wejscia zerujace R doprowadzony jest sygnal U2.

Wyjscia bezposrednie elementów pamietajacych PI, P2, P3 sa dolaczone do wejsc 4 bramek ilo¬ czynowych BI, B2, B3. Na wejscia 5 bramek B2, B3 sa doprowadzone sygnaly z wyjsc odwracaja¬ cych elementów pamietajacych PI, P2.

Sygnaly Wl, W2, W3 z wyjsc bramek BI, B2 B3, stanowiace wynik porównania, okreslaja prze¬ dzial klasyfikacji.

Dzialanie ukladu. Na poczatku kazdego procesu porównania elementy pamietajacee PI, P2, P3 sa wstepnie kasowane sygnalem U2. Gdy wartosc sygnalu Ul zawiera sie w granicach np. Gl, G2 to tylko komparator KI daje pozytywna odpo¬ wiedz, która jest zapisana w elemencie pamieta¬ jacym PI i poprzez bramke iloczynowa BI poja¬ wia sie na jej wyjsciu jako sygnal Wl, W przypadku, gdy wartosc sygnalu Ul jest ta- ka, ze dwa sasiednie komparatory np. KI i K2 stwierdza obecnosc sygnalu w swoich przemia¬ lach, to obydwie odpowiedzi komparatorów zo¬ stana zarejestrowane w elementach pamietaja¬ cych PI i P2, lecz ze wzgledu na wzajemne uza¬ leznienie bramek iloczynowych BI i B2 oraz ele¬ mentów paimiietaaajcyich PI i P2, odpowiedz pozy¬ tywna pojawi sie tylko na ^wyjsciu bramki BI ja¬ ko sygnal Wl.

Claims (1)

1. Zastrzezenie patentowe Uklad detektora dyskretnego wartosci analogo¬ wych przeznaczony do klasyfikacji napiecio¬ wych sygnalów analogowych w n przedzialach, zbudowany z równolegle polaczonych n kompara¬ torów podwójnych, na których jedne wejscia jest dolaczony sygnal badany, a na wejscia dru¬ gie i trzecie sa podawane sygnaly analogowe o wartosciach stanowiacych granice przedzialów tworzacych ciag monotoniczny, przy czym kazda granica wewnetrznego przedzialu stanowi wspól¬ na granice dla dwóch kolejnych komparatorów, dla jednego dolna, a dla drugiego — górna, zna¬ mienny tym, ze wyjscia komparatorów podwój¬ nych (KI, K2, K3) dla przypadku n = 3, sa polaczone z wejsciami ustawiajacymi (S) elemen¬ tów pamietajacych (PI, P2, P3), które na poczat¬ ku kazdego procesu porównania sa wstepnie ka¬ sowane za pomoca sygnalu (U2) podawanego na wejscia zerujace (R), zas wyjscia bezposrednie elementów pamietajacych sa polaczone z wejscia¬ mi (4) bramek iloczynowych (BI, B2, B3), a wej¬ scia (5) bramek (B2, B3) sa polaczone z wyjscia¬ mi zanegowanymi elementów pamietajacych, za¬ pewniajac wyróznienie tylko jednego z przedzia¬ lów klasyfikacji (Wl), (W2) lub (W3). m 064 U K3 ^^oW3 3J^— -& 71 H2 l±±-Zo(?2 KI i>61 P3 P2 f>1 b(J2 B3 B2 81 -o W2 -OW1 PZGraf. Koszalin D-1518 115 egz. A-4 Cena 45 il Cena 100,- zl. (