NO175608B - Apparat for logaritmisk forsterkning av et signal - Google Patents

Abstract

En forsterker/detektorkjede som logaritmisk forsterker et inngangssignal og som også kompenserer for forsinkelser generert ved nødvendige båndbredderestriksjoner. En flerhet av forsterkere er forbundet i serie og er gruppert i forsterkertrinn, idet hvert trinn har én forsterker. Mellom hvert forsterkertrinn er et filter som begrenser båndbredden av signaler til frekvensene i det ønskede signalområde. Når et forsterkertrinn omfatter mer enn en forsterker, summerer en lokal summerer utgangsignaler detektert av"detektorer forbundet med hver sin forsterker i et bestemt trinn. Når et forsterkertrinn omfatter bare en forsterkerforbundet detektor, er det lokale summesignal for trinnet ganske enkelt detektorutgangen. Det er ikke påkrevet med en lokal summerer. På grunn av tidsforsinkelsen som oppstår ved hvert anbragt filter, blir hver lokal sum inngangen til en tilsvarende kompenserende anordning som kompenserer for den tilsvarende tidsforsinkelse. Hver kompenserende anordning lagrer dens tilsvarende lokale sum inntil den lokale sum fra det siste trinn er rede til å bli utsendt. Når alle lokale summererutganger er tidsjustert eller bragt i fase, blir de lokale summer forbundet fra deres tilsvarende, kompenserende anordninger til et sentralt summeringstrinn. Utgangen av den sentrale summerer representerer en momentan utgang av det logaritmisk forsterkede inngangssignal .

Description

Oppfinnelsen område

Den foreliggende oppfinnelse vedrører et apparat for logaritmisk å forsterke et inngangssignal, omfattende en flerhet av forsterkere som er forbundet i serie og i det minste i to forsterkertrinn, samt filterorganer som er anordnet mellom suksessive forsterkertrinn og tjener til å forsinke signalutgangene mellom suksessive trinn med en forsinkelsesperiode.

Oppfinnelsens bakgrunn

Styrken eller amplituden av et mottatt radiosignal blir typisk målt av en anordning, vanligvis kjent som en detektor. På en enkel måte kan en detektor være en diodelikeretter som omdanner et vekselstrømsignal til en likestrømspenning proporsjonal til amplituden av radiosig-nalet. I praksis har detektoren et minialt signalnivå under hvilket den ikke vil frembringe et anvendbart utsignal. Følgelig blir det benyttet forsterkere for dannelse av et detekterbart signal. En ytterligere hindring er at det maksimale detekterbare signal er begrenset av både detektorens sammenbrudd-spenning og en individuell forsterkers metningsspenning. Detektorens dynamiske signalnivå er definert av disse minimale og maksimale signalnivåer.

For å forhindre begrensninger i detektorens dynamiske område, blir det benyttet logaritmiske forsterkere. Logaritmiske radiofrekvensforsterkere (RF) benytter en kjede av RF forsterkere med tilsvarende ytelse for kaskadefor-sterkning av inngangssignalet. Hver forsterker danner et utgangssignal som har en hovedsakelig lineær funksjon på inngangssignalet, inntil inngangssignalet når en tilstrekkelig amplitude for metning av denne forsterker. Når dette amplitudenivå er oppnådd, vil utgangen av forsterkeren forbli konstant ved denne begrensende amplitude, til tross for økning i inngangssignalnivået. Hvis signalnivået er meget lite, vil signalnivået bare nå et detekterbart nivå ved det siste forsterkertrinn. Følgelig, hvis signalnivået er stort, vil forsterkerne gå i metning i motsatt retning og starter ved den siste forsterker.

Et betydelig problem oppstår ved bruk av en logaritmisk forsterkerkjede som har et stort antall av trinn og en stor total ytelse er forsterkningen av støysignaler over et bredt frekvensområde. Ved fravær av et inngangssignal, kan en indre forsterkning av støysignaler drive det senere forsterkertrinn til metning. For å forhindre for tidlig metning forårsaket av bredbåndstøy, og for å tillate høyere total ytelse, må båndbredden begrenses. Et eller flere filtere anordnes mellom forsterkernivåer for å begrense båndbredden, slik at bare frekvenser ved eller i nærheten av inngangssignal-frekvensen blir forsterket. Videre, for å unngå ustabilitet som følge av tilbakekobling mellom inngang og utgang av en lang forsterkerkjede, vil en eller flere frekvensomforminger være påkrevet ved midten av en slik kjede for å kunne dele den totale påkrevde forsterkning over forskjellige mellomfrekvenser. Bruk av heterodyne-miksere for å influere på frekvensomforming kan også involvere båndbreddebegrensede filtere for å undertrykke uønskede frekvensutganger eller andre falske reaksjoner.

Uheldigvis gir restriksjon av båndbredden nødvendigvis en tidsforsinkelse i signalet. F.eks. ved å legge inn et båndbreddebegrensningsfilter mellom det første og andre forsterkningstrinn, forsinker dette utgangssignalet fra første trinn til det annet trinn under en viss tidsperiode. Båndbredderestriksjonene i en logaritmisk forsterkerkjede gir suksessive tidsforsinkelser i responsene av de suksessive detektortrinn.

Følgelig representerer ikke summen av de detekterte utganger lenger logaritmen av den umiddelbare signalamplitude. Følgelig er det ønskelig å tilveiebringe en logaritmisk forsterker/detektor som overvinner begrensningene av tidligere kjente logaritmiske forsterkere. Spesielt er det ønskelig å begrense båndbredden av forsterkede signaler, og på samme tid å kompensere for den resulterende tidsforsinkelse for å redusere forbigående forvrengninger.

SU patentpublikasjon 1238-112-A omhandler en logaritmisk forsterker for radiofrekvens, hvor en flerhet forsterkere er forbundet i serier og anordnet i det minste i to forsterkertrinn, filterorgan er anordnet mellom suksessive forsterkertrinn hvor hvert filter forsinker signalutgangene mellom de suksessive trinn med en tidsforsinkelsesperiode, kompenserende organ er forbundet med i det minste noen av nevnte forsterkertrinn for å kompensere utgangssignaler av tilsvarende forsterkertrinn for en tilsvarende tidsforsinkelsesperiode, og kompensert sammenføring av forsterker-trinnenes utgangssignaler.

Formålet ifølge den russiske publikasjon er imidlertid å forbedre "stabiliteten av amplitude/frekvens-karakteristik-kene" for lav-nivå-signaler. Dette er til forskjell fra formålet ved det apparat som blir foreslått ifølge den foreliggende oppfinnelse, idet den foreliggende oppfinnelse går ut på å forhindre forvrengning av målingen av logaritmen av et signals tidsvarierende amplitude. I henhold til den kjente teknikk bestemmer et overflate-akustisk bølgefilter den spektrale respons av forsterkeren bare for lav-nivå-signaler. Videre blir det i denne publikasjon bare foreslått ett eneste filter som ikke kan plasseres hvor som helst i hovedkjeden av forsterkere, men må posisjoneres etter tilstrekkelig forsterkningsgrad. En annen forskjell som fremkommer i den russiske publikasjon, innebærer at detektorene følges av videoforsterkere. Dette er mindre fordelaktig enn på den ene side umiddelbart å summere detektorutgangene eller på den annen side umiddelbart å kompensere dem slik det fremgår ifølge den foreliggende oppfinnelse. I henhold til kjent teknikk vil progressiv metning av videoforsterkerne kunne finne sted, hvilket forhindrer nøyaktig logaritmisk forsterkning.

NO publikasjon 151.344 vedrører en fordelt forsterker, hvilket er til forskjell fra en logaritmisk forsterker ifølge den foreliggende oppfinnelse. I henhold til den foreliggende oppfinnelse er forsterkertrinnene forbundet i kaskade, respektive utgangene fra ett trinn driver neste trinn. I henhold til den kjente teknikks fordelte forsterker, blir imidlertid alle forsterkere drevet av innsignalet og alle forsterkerutganger er sammenkoblet ved hjelp av et forsinkelsesnettverk.

Sammenfatning av oppfinnelsen

Den foreliggende oppfinnelse skaffer således et forbedret apparat av den innledningsvis angitte art, som er karakterisert ved

at flerheten av forsterkere som er forbundet i serie og gruppert i minst to forsterkertrinn, er innrettet til å motta inngangssignalet i en første forsterker av et første forsterkertrinn og hvert forsterkertrinn genererer et utgangssignal,

at filterorganene utgjøres av frekvensbåndbredde-begrensningsfiltre som er anordnet mellom de nevnte suksessive forsterkertrinn hvor de frekvensbåndbredde-begrensende filterorgan forsinker signalutgangene mellom suksessive trinn med en tidsforsinkelsesperiode,

at apparatet omfatter kompenserende organer som er forbundet med og reagerer på i det minste noen av nevnte forsterkertrinn for å kompensere utgangssignalene fra motsvarende forsterkertrinn for en tidsforsinkelsesperiode svarende til et tilhørende filterorgan for å innrette nevnte utgangssignaler i tid, og

at apparatet omfatter sentrale summeringsorganer for summering av de kompenserte utgangssignaler som blir mottatt fra nevnte kompenserende organer.

Når et forsterkertrinn har mer en en forsterker, summerer en summerer utgangene påvist av detektoren som er forbundet med hver forsterker på et bestemt trinn. Når et forsterkertrinn bare består av en forsterker og tilhørende detektor, er det summerte signal for trinnet ganske enkelt detektorutgangen. Det er ikke nødvendig med en lokal summerer. På grunn av tidsforsinkelsen forårsaket av hvert innsatt filter, blir hver lokal sum tilført til en tilsvarende kompenserende anordning som kompenserer for den assosierte tidsforsinkelsen. Hver kompenserende anordning lagrer dens tilknyttede lokale sum inntil den lokale sum fra det siste trinn er rede til å bli matet ut. Når alle de lokale summeringsutganger er blitt tidsinnrettet eller bragt i fase, blir de lokale summererne forbundet fra deres tilsvarende kompenserende anordninger til et sentralt summerertrinn. Utgangen av den sentrale summerer representerer øyeblikkelig utgang av det logaritmiske forsterker-inngangssignal.

Kort omtale av tegningsfigurene

Disse og andre trekk og fordeler ved den foreliggende oppfinnelse vil klart fremgå for en fagmann utifrå den følgende beskrivelse samt tegningene, hvori: Figur 1 viser en skjematisk skisse av en logaritmisk forsterker/detektorkjede. Figur 2 viser en skjematisk skisse av et system som muliggjør den foreliggende oppfinnelse. Figur 3 viser en mere detaljert skjematisk skisse av et system for å muliggjøre den foreliggende oppfinnelse, og Figur 4 er et tidsdiagram som viser flere bølgeformer som er nyttig for å forstå den foreliggende oppfinnelse.

Detaljert beskrivelse av foretrukne utførelsesformer

For videre å få en forståelse av oppfinnelsen, er en konvensjonell logaritmisk forsterker beskrevet som vist i figur 1 . Et inngangsradiosignal S-^ blir mottatt av en første forsterker la som forsterker inngangssignalet ved hjelp av en passende forsterkningsfaktor. Utgangen av forsterkeren 1a blir detektert av en detektor 2a og mottatt som et inngangssignal ved den neste forsterker 1b. Hver detektorutgang er forbundet til en sentral summeringsanordning 3 som genererer et forsterket utgangssignal SQ.

Figur 2 viser skjematisk et system for utførelse av den foreliggende oppfinnelse. Det skal forstås at oppfinnelsen ikke er begrenset til bare å gjelde radiomottager-detek-torer. Den foreliggende oppfinnelse er også anvendbar i enhver situasjon hvor det er ønskelig å kompensere for forplantning av forsinkelser i en forsterkerkjede.

Et inngangssignal S-^ blir matet til et første trinn av forsterkere 4a. Hvert trinn av forsterkere, vist på tegningene ved tre individuelle forsterkere, har i det minste en forsterker, men kan inneholde mer enn en forsterker. I den foretrukne utførelsesform har hvert trinn av forsterkerne flere forsterkere. Utgangen av hver forsterker ved trinn 4a er forbundet til en respektiv detektor 6a. Hver detektor 6a er typisk en halvbølge-likeretter. Det burde her gjøres klart at når et forsterkertrinn inneholder mer enn en forsterker, summerer en lokal summerer 7a utgangen detektert av hver detektor 6a forbundet med hver forsterker. Når et forsterkertrinn inneholder bare en enkel forsterker og en tilhørende detektor, er det lokale summeringssignal for dette trinn rett og slett detektorutgangen. Det er ikke nødvendig med en lokal summerer. Utgangen fra den lokale summerer 7a blir ført inn i en kompenserende krets 8a. Utgangen fra den kompenserende krets 8a blir en av mange innganger til en sentral summeringsanordning 9. Signalutgangen S fra den sentrale summeringsanordning 9 representerer utgangen fra den logaritmiske forsterkerkjede.

Mellom hver lokal forsterker er det anbragt et filter. For eksempel er det anbragt et filter 5a mellom det lokale forsterkertrinn 4a og 4b. Likeledes er et filter 5b anbragt mellom det lokale forsterkertrinn 4b og 4c. Systemet i figur 2 viser tre individuelle forsterkere, detektor, summering, og kompenserende trinn som da blir forbundet til en sentral summeringsanordning. Det kunne likevel vært anvendt flere trinn i den foreliggende oppfinnelse .

Som tidligere nevnt forårsaker hvert filter som er anbragt mellom det lokale forsterkertrinn, en tilsvarende forsinkelse. I dette eksempel er det antatt at den eneste betydelige forsinkelse er forårsaket av filtrene og ikke selve forsterkerne. Følgelig vil de tre lokalt summerte signaler S1, S2, S3 bli relativt forsinket av tidsforsinkelsesperioden T1 som oppstår i filteret F1, hvilke forsinkel-sessignaler S2 og S3, og tidsforsinkelsesperioden T2 i filteret F2 forsinker signalet S3 ytterligere. Hvis man antar at tidsforsinkelsesperiodene er hovedsakelig like, er den lokale sum S3 ute av fase ved to tidsforsinkelsesperioder, og den lokale sum S2 er ute av fase ved en enkel tidsforsinkelsesperiode. Fordi negative forsinkelser vitenskapelig er umulig å oppnå, må den lokale sum S2 være forsinket ved tidsforsinkelsesperiodene T1 + T2 for å tidsinnstille dem med den lokale sum S3.

Hvis "n" forsterkertrinn er tilstede, vil følgelig utgangen av i-te forsterkertrinn bli forsinket av (n-i) tidsperiodene T(i) + T(i+1) + ... + T(n-1), hvor "T(i)" er filterfor-sinkelsen mellom i-te og (i+1) - te forsterkertrinn.

F.eks., hvis n=3 og i=1, vil den lokale sum S1 bli forsinket med (3-1)=2 tidsperioder.

Figur 3 er et mere detaljert skjematisk diagram av en krets som viser oppfinnelsens prinsipper. Det første signal som blir forsinket, lokal sum S1, blir matet via en bank med elektrisk kontrollerte brytere 11 (xO, x1, x2), x3....xn) til en hukommelsesbank 10 (Mo, M1, M2, M3....Mn). Hver hukommelse kan være en enkel kondensator som er ladet til en verdi proporsjonal til verdien av signalet som skal lagres. Selvfølgelig kan andre passende anordninger benyttes. En andre bank av bryterne 12 (yO, y1, y2....yn) forbinder en av hukommelsene til den sentrale summerer 9. En tredje bank av brytere 13 (zO, z1, z2...zn) kan eventuelt anvendes i den hensikt å tillate de individuelle hukommelser å bli til-bakeført. Når hukommelsene består av kondensatorer, vil lukking av tilbakeføringsbryteren utlade kondensatoren fullstendig.

Den lokale sum S2 er også forbundet til et lignende sett av brytere og hukommelser. Hver suksessive kompenserende krets har sitt tilsvarende sett av brytere og hukommelser. Alle de elektrisk kontrollerte brytere kan åpnes eller lukkes ved kontroll av en konvensjonell digital logisk enhet 14.

Under anvendelsen er den digitale logiske enhet programmert for å betjene bryterne i hvert trinn i den følgende valgte sekvens:

1) Åpne bryter x(|k-l|m)

2) Åpne bryter z(k), hvis anvendt

3) Lukke bryter x(k)

4) Åpne bryter (y(|k-j-l|m)

5) Lukke bryter y(|k-j|m)

6) Lukke bryter z(|k-j-l|m), hvis anvendt

7) k=|k+1|m

8) gå til trinn (1)

hvor I |m gir uttrykk for en modulom- valuering uttryk-ket; m-1 representerer det totale antallet av bryter/hukommelse-kombinasjoner;

k representerer antallet av strømiterasjoner eller tidsperioder; og

j representerer antallet av forsinkelsesenheter (eller mengden av forsinkelse) som er nødvendig for å tidsinstille utgangen av et spesielt trinn med de tidsinstilte utganger

av de andre trinnene ved inngangen til en siste summerer.

For hvert trinn vil strømsignalet som er forsinket, bli syklisk tilført ved hukommelsene 10. I mellomtiden blir en hukommelse som nettopp er blitt ladet med mengden av den tilsvarende lokale sum ved et tidspunkt j iterasjoner tidligere forbundet til den sentrale summerer 9. Den hukommelse som var forbundet til summereren 9 én tidsperiode tidligere, kan hvis ønsket, bli tilbakestilt ved hjelp av den tilknyttede z bryter. Denne tilbakestillingsprosess er ønskelig i situasjoner hvor de elektriske hukommelser er realisert som kondensatorer som er ladet med signalstrømmer fra de lokale summerere S1 , S2 og S3, som beskrevet ovenfor.

Som et eksempel kan nevnes situasjonen hvor det er tre forskjellige lokale summeringstrinn, S1 , S2 og S3. Ved å studere det første trinn S1 , blir det klart at S1 må forsinkes for to tidsperioder for å tidsjustere den første summeringstrinnutgang S1 med den siste trinnutgang S3. Følgelig vil man ha j=2 for dette trinn. Trinn S2 vil ha en forsinkelse på én tidsperiode, j=1, og det siste trinn S3 vil ikke ha noen forsinkelse, j=0. For tre trinn vil den følgende sekvens forekomme i den kompenserende anordning 8a av trinn en:

Ved tidsperiode t1, k=0 og j=2

(1) x(0-1) som er det samme som x(m-1), ved bruk av modulo-m sirkulær aritmetikk, er åpnet (2) z(0) er åpnet, og tilbakestiller derved MO slik at MO kan benyttes omigjen

(3) x(0) er lukket, og lagrer derved s-| i MO

(4) y(0-2-1) eller y(m-3) er åpnet og frakobler derved M(m-3) fra den sentrale summerer (5) y(0-2) eller y(m-2) er lukket, og kobler derved M(m-2) til den sentrale summerer (6) z(0-2-1) er lukket, og tilbakestiller derved M(m-3) (7) K=0+1=1

(8) gå tilbake til (1)

Ved tidsperioden t2, k=1 og j=2:

(1) x(1-1) eller x(0) er åpnet

(2) z(1) er åpnet, og tilbakestiller derved M1 slik at M1 kan benyttes omigjen (3) x(1) er lukket, og lagrer derved S1 i tidsrommet t2 i M1 (4) y(1-2-1 eller y(m-2) er åpnet, og frakobler derved M(m-2) fra den sentrale summerer (5) y(1-2) eller y(m-1) er lukket, og kobler derved M(m-1) til den sentrale summerer (6) z(1-2) eller y(m-1) er lukket, og tilbakestiller derved M(m-2), (7) k=1+1=2

(8) gå tilbake til (1)

Ved tidsperioden t3, k=2 og j=2

(1) x(2-1)=x(1) er åpnet

(2) z(2) er åpnet, og tilbakestiller derved M2 slik at

M2 nå kan benyttes omigjen

(3) x(2) er åpnet, og lagrer derved S1 ved tidspunktet t3 i M2 (4) y(2-2-1) eller y(m-1) er åpnet, og frakobler derved M(m-1) fra den sentrale summerer (5) y(2-2)=y(0) er lukket, og kobler derved MO til den sentrale summerer, og således utmater ved tidspunktet t3 verdien av S1 ved tidspunktet t1 som ble lagret i MO (6) z(2-2-2) er åpnet, og tilbakestiller derved M(m-1) (7) k=2+1=3

Følgelig har dette trinnet sluttført syklusen av en lokal sum til en sentral summerer 9.

Forsinkelsen av j-trinnet som er oppnådd for hvert trinn kan justeres til en ønsket verdi enten ved å variere j i trinnene i en enhet, eller ved å variere hastigheten slik at den digitale logiske krets 14 syklisk åpner og lukker bryterne, eller ved å variere den relative klokkefase hvori x brytere er tilkoblet ved trinn (3) sammenlignet med fasen hvori y brytere er tilkoblet ved trinn (5). Innstillingen av den oppnådde forsinkelse j for hvert trinn kan med letthet oppnås ved å programmere den digitale logiske enhet 14 i henhold til punktene (1)-(8) for hvert trinn. Ved et spesielt tidspunkt kan utgangssignaler svarende til den riktige elektrisk kontrollerte bryter bli utsendt fra den digitale logiske krets 9 og forbundet til en passende bryter som indikert i figur 3.

I en foretrukket utførelsesform av oppfinnelsen skal til-pasning av forsinkelsesperioden svare til antall forsinkelser som er tilstede i de forskjellige forsterkertrinn og oppnådd ved den digitale logiske krets 14 ved bruk av to separate tilpasningsmodi: en grovinnstilling og en fininnstilling. Grovinnstillingen blir utført for hvert trinn ved å velge en verdi av j for å sammenstille antall av minnetrinn ved å slutte x-bryter og slutte y-bryter for et bestemt minne. Fininnstilling blir utført ved å variere den relative klokkefase mellom x og y-bryterfunksjonene. Ved å variere den relative fase mellom bryterfunksjonene, kan forsinkelse av en fraksjon av en tidsperiode bli tilføyet eller trukket fra grovinnstillingen.

Et eksempel på grov- og fininnstilling er beskrevet i forbindelse med figur 4. Sekvensåpningen og lukkingen av x-bryterne og y-bryterne er henholdsvis indikert ved bølgeformeksemplene (a)-(e) og (f)-(g). Ved slutten av pulssignalet X2, vist i eksempel (c), har tre grovforsinkel-sestrinn funnet sted. Et eksempel på finjustering er vist i bølgeformeksemplet (f). Lukking avbryter Yq uten fintil-pasning finner sted ved den synkende del av signal X2, på samme måte som ved åpningen av bryteren X2• Likevel kan den digitale logiske krets bli tilsluttet tidsinnsillingen av brytersignal Yg, slik at bryteren Yq åpnes en halv forsinkelsesperiode tidligere, som vist i den faste pulsbølge-form i eksemplet (f). Motsatt kan åpningen av bryteren Yq ytterligere forsinkes en halvforsinkelsesperiode tidligere, som vist i den prikkede bølgeform i eksempel (f). Selvføl-gelig kan båndbreddeforsinkelser i forskjellige fra halvdelen av en forsinkelsesperiode også finne sted ved den digitale logiske krets 14 i fininnstillingmodus.

I en annen foretrukken utførelsesform av oppfinnelsen vil de lokale summeringstrinnsignaler S1, S2, S3..., som oppstår i form av strømsignaler, bli omformet til spenningssignaler samt bli tidsinnstilt og summert. Når kondensatorer blir anvendt som minner, kan den foreliggende oppfinnelse tilpasses for omforming av en strømstyrke til spenning ved å tilføre en tilsvarende svitsjet kondensator-minnekrets for det siste lokale summeringstrinn (selv om det siste trinn ikke nødvendigvis er forsinket).

Omformingen av signalstrømmen til en passende spenning forekommer som et resultat av at kondensatoren integrerer strømstyrken for en klokkeperiode dT, slik at spenningen gis av integralet 1/c I dT. En minimum forsinkelse på to trinn er foretrukket slik at tre kondensatorer kan bli ladet syklisk, anvendt og deretter utladet før de anvendes på nytt. Følgelig må den andre forsinkelseskrets økes med to forsinkelsestrinn for å opprettholde den ønskede relative tidsforsinkelse.

En av fordelene ved å benytte kondensatorminner er at summering av utgangene av tre (eller flere) lignende svitsjede kondensatorminne- forsinkelseskretser oppnås ganske enkelt ved å forbinde utgangene sammen. De hen-siktsmessige brytere y velger et kondensatorminne fra deres respektive bank for å bli tilkoblet til et sentralt summeringspunkt. Hurtig ladefordeling mellom de selekterte kondensatorer resulterer i en spenning som er lik gjen-nomsnittet av deres startspenning, som er forskjellig fra den aktuelle sum bare ved en skalafaktor. Ingen ytterligere summeringskrets er påkrevet.

Oppfinnelsen er beskrevet i henhold til spesifikke utførel-sesformer i den hensikt å gjøre forståelsen av oppfinnelsen lettere. Imidlertid er disse utførelsesformer mer illustra-tive enn begrensende. Det skal forstås for en vanlig fagmann på området at avvikelser fra de spesifikke utførel-sesformer som vist ovenfor kan gjøres uten å avvike fra den essensielle idé og ramme ved oppfinnelsen. Oppfinnelsen kan derfor ikke ses å være begrenset til de ovenfor nevnte eksempler, men må istedet fullt ut anses å være i over-ensstemmelse med de vedfølgende krav.

Claims (19)

1. Apparat for logaritmisk å forsterke et inngangssignal, omfattende en flerhet av forsterkere som er forbundet i serie og i det minste i to forsterkertrinn, samt filterorganer som er anordnet mellom suksessive forsterkertrinn og tjener til å forsinke signalutgangene mellom suksessive trinn med en forsinkelsesperiode, karakterisert ved at flerheten av forsterkere som er forbundet i serie og gruppert i minst to forsterkertrinn, er innrettet til å motta inngangssignalet i en første forsterker av et første forsterkertrinn og hvert forsterkertrinn genererer et utgangssignal, at filterorganene utgjøres av frekvensbåndbredde-begrensningsfiltre som er anordnet mellom de nevnte suksessive forsterkertrinn hvor de frekvensbåndbredde-begrensende filterorgan forsinker signalutgangene mellom suksessive trinn med en tidsforsinkelsesperiode, at apparatet omfatter kompenserende organer som er forbundet med og reagerer på i det minste noen av nevnte forsterkertrinn for å kompensere utgangssignalene fra motsvarende forsterkertrinn for en tidsforsinkelsesperiode svarende til et tilhørende filterorgan for å innrette nevnte utgangssignaler i tid, og at apparatet omfatter sentrale summeringsorganer for summering av de kompenserte utgangssignaler som blir mottatt fra nevnte kompenserende organer.

2. Apparat som angitt i krav 1, karakterisert ved at forsterkertrinnet inkluderer enkle forsterkertrinn som har en eneste forsterker og flere forsterkertrinn som har i det minste to forsterkere.

3. Apparat som angitt i krav 2, karakterisert ved en flerhet av likeret-tere som er forbundet med en flerhet av forsterkere, hvor hver likeretter detekterer et utgangssignal fra en tilsvarende forsterker, og genererer et detektert utgangssignal som nevnte tilhørende kompenserende organ reagerer på.

4. Apparat som angitt i krav 3, karakterisert ved en flerhet av lokale summeringsanordninger tilhørende en flerhet av forsterkertrinn for å summere detekterende utgangssignaler av hver forsterker i en tilhørende flerhet av forsterkertrinn for å generere en lokal sum som svarer til den totale detekterte trinnutgang, hvori den totale detekterte trinnutgang av nevnte eneste forsterkertrinn svarer til den detekterte trinnutgang, og hvor tilhørende kompenserende organer mottar den totale detekterte trinnutgang av et forsterkertrinn for å kompensere for den tilsvarende tidsforsinkelsesperiode.

5. Apparat som angitt i krav 4, karakterisert ved at en flerhet av minner er forbundet ved hjelp av en tilsvarende flerhet av de første brytere til den totale detekterte trinnutgang av et tilhørende forsterkertrinn, og en flerhet av andre brytere på lignende måte forbinder nevnte minner til nevnte sentrale summeringsorganer.

6. Apparat som angitt i krav 5, karakterisert ved at de kompenserte organer mottar styresignaler fra en digital logisk krets programmert til selekterende å aktivere og deaktivere de individuelle av nevnte første og andre brytere basert på de tihørende tidsforsinkelser.

7. Apparat som angitt i krav 6, karakterisert ved at nevnte digitale logiske krets kompenserer for nevnte tilhørende tidsforsinkelse i to forbindelsesmodi: en første modus for oppnåelse av grov tidsforsinkelsesjustering og en andre modus for oppnåelse av finjustering.

8. Apparat som angitt i krav 7, karakterisert ved at i løpet av første modus vil nevnte digitale logiske krets syklisk aktivere og deaktiverer de individuelle av nevnte første og andre brytere for å generere et forhåndsbestemt antall av tidsforsinkelsesperioder.

9. Apparat som angitt i krav 7, karakterisert ved at i løpet av andre modus, varierer nevnte digitale logiske krets den relative fase mellom aktiveringen av de individuelle av nevnte første brytere og aktiveringen av de individuelle av de andre bryterne for å generere tidsforsinkelser som er større eller mindre en forsinkelsesperiode.

10. Apparat som angitt i krav 5, karakterisert ved at minnene utgjøres av en kondensator, slik at ladningen som er lagret i nevnte kondensator, er proporsjonal med verdien som skal lagres.

11. Apparat som angitt i krav 10, karakterisert ved at kondensatorminnene omformer lokale sumstrømsignaler til spenningssignaler.

12. Apparat som angitt i krav 11, karakterisert ved at de sentrale summeringsorganer inkluderer organer for tilkobling av de selekterte kondensatorminner fra hvert kompenserende organ, for derved å tillate ladedeling av nevnte selekterte kondensatorer for generering av en utgang proporsjonal til summen av utgangene fra hver lokale summeringsanordning.

13. Apparat som angitt i krav 4, karakterisert ved at de tilhørende kompenserende organer omfatter: en flerhet av forsinkelseselementer slik at hvert forsinkelseselement er relatert til antallet av tidsforsinkelsesperioder idet den totalt detekterte trinnutgang fra et bestemt forsterkertrinn må forsinkes for å justere den totalt detekterte trinnutgang i tid relatert til den totale detekterte trinnutgang av et siste forsterkertrinn.

14. Apparat som angitt i krav 4, karakterisert ved at ved n forsterkertrinn er den totalt detekterte utgang av i-te forsterkertrinn forsinket av summen av (n-i) tidsperioder hvor T(i) er filterforsinkelse mellom i-te og (i+1)-te forsterkertrinn og i = 1 ...n.

15. Apparat som angitt i krav 14, karakterisert ved at hvert kompenserende organ inkluderer n minner forbundet med et første sett av n brytere til utgangen av en tilhørende lokal summeringsanordning og ved et andre sett av n brytere til den sentrale summeringsanordning.

16. Apparat som angitt i krav 15 karakterisert ved en digital logisk krets for å generere signaler for selektivt å åpne og lukke hvert av det første sett av n brytere og hvert av det andre sett av n brytere.

17. Apparat som angitt i krav 15, karakterisert ved at hver av de første brytere kan være lukket for å lagre en tilhørende lokal sum i et tilhørende minne og hver av de andre bryterne kan være lukket for å sende den tilhørende lokale sum som er lagret i det tilhørende minne til de sentrale summeringsorganer.

18. Apparat som angitt i krav 15, karakterisert ved at en flerhet av de kompenserende organer inkluderer et tredje sett av n brytere tilhørende nenvte n minner for selektivt å tilbakestille de enkelte av minnene.

19. Apparat som angitt i krav 18, karakterisert ved en digital logisk krets som selektivt åpner og lukker det tredje sett av n brytere.