NL9100540A

NL9100540A - COLOR PALETTE SWITCH.

Info

Publication number: NL9100540A
Application number: NL9100540A
Authority: NL
Original assignee: Music Semiconductors N V
Priority date: 1991-03-26
Filing date: 1991-03-26
Publication date: 1992-10-16
Also published as: WO1992017876A1; TW199219B

Description

KLEURPALETSCHAKELÏNGCOLOR PALETTE SWITCHING

Bij thans bekende microcomputers (personal computers, workstations e.d.) worden naast het afbeelden van karakters op een beeldscherm of monitor, grafische afbeel-dingsmogelijkheden van steeds groter belang. Onder benaming, VGA (Video Grafics Adapter) EGA (Enhanced Color Adapter) e.d zijn systemen bekend, waarmede de kleur van een beeldelement (pixel) van het beeld wordt gekozen. Bij deze bekende systemen, wordt bijvoorbeeld met behulp van 8 bits gekozen uit een "pallet” van 256 kleuren in een opzoektabel, waarbij de pixels sequentieel van links naar rechts en van boven naar beneden op het beeldscherm worden afgetast. Op iedere locatie van deze opzoektabel bevinden zich 18 bits die in groepen van 6 bits naar de digitaal/analoog-omzetters (DAC'S) worden geleid voor respectievelijke besturing van de kleuren rood groen en blauw.In currently known microcomputers (personal computers, workstations, etc.), besides displaying characters on a screen or monitor, graphic display options are becoming increasingly important. Systems known by which the color of an image element (pixel) of the image is selected are known under the name VGA (Video Grafics Adapter) EGA (Enhanced Color Adapter) and the like. In these known systems, for example, 8 bits are selected from a "pallet" of 256 colors in a look-up table, whereby the pixels are scanned sequentially from left to right and from top to bottom on the screen. At each location of this look-up table are located 18 bits which are fed in groups of 6 bits to the digital / analog converters (DAC'S) for control of the colors red green and blue respectively.

De onderhavige uitvinding verschaft een schakeling voor het aansturen van drie digitaal/analoog-omzetters voor drie elektronen-kanonnen voor het verschaffen van, een uit beeldelementen (pixels) opgebouwd beeld voor een scherm (of monitor), waarbij de schakeling omvat : - een geheugendeel voorzien van een opzoektabel (LUT), waarin op een aantal adreslocaties digitale getallen voor de digitaal/analoog-omzetters zijn opgenomen; - een bus voor het aan het geheugendeel toevoeren van een, als adres geschikt getal; - een schakelingsdeel waarin twee of meer via de bus toegevoerde getallen worden gecombineerd tot een getal met een aantal bits dat groter is dan de bits-capaciteit van de bus is; - een multiplexer of schakelorgaan die/dat is aangesloten op de uitgangen van het geheugendeel en op de uitgangen van bovengenoemd schakelingsdeel; en - besturingsmiddelen voor het besturen van de multiplexer ten einde hetzij de inhoud van een adreslocatie aan de digitaal/analoog-omzetters door te laten danwel bovengenoemd getal met het vergroot aantal bits door te laten.The present invention provides a circuit for driving three digital / analog converters for three electron guns to provide a picture (pixel) image for a screen (or monitor), the circuit comprising: - a memory part provided with a look-up table (LUT), which contains digital numbers for the digital / analog converters at a number of address locations; - a bus for supplying a number suitable as address to the memory part; a circuit part in which two or more numbers supplied via the bus are combined into a number with a number of bits which is greater than the bit capacity of the bus; - a multiplexer or switching device which is connected to the outputs of the memory part and to the outputs of the above-mentioned circuit part; and - control means for controlling the multiplexer to either pass the contents of an address location to the digital / analog converters or to pass the above number with the increased number of bits.

Met de schakeling volgens de onderhavige uitvinding wordt het mogelijk vanuit een videogeheugen direct de digi-taal/analoog-omzetters aan te sturen, waarbij de opzoektabel wordt gepasseerd. Met behulp van de informatie uit het videogeheugen kan dan gedurende een aftasting van een beeld-regel op het beeldscherm de multiplexer bestuurd worden, waardoor danwel de kleuren indirect gespecificeerd worden vanuit een opzoektabel, danwel de kleuren rechtstreeks vanuit het videogeheugen worden bepaald. Hiermede kunnen voor het weergeven van bijvoorbeeld foto's veel meer verschillende kleuren worden weergegeven dan de maximaal 256 uit de opzoektabel. Indien twee (of drie of meer) 8 bits adreswoorden worden samengevoegd ter bepaling van de kleur, heeft het tot gevolg dat twee (of drie of meer) naast elkaar gelegen pixels dezelfde kleur zullen krijgen.The circuit of the present invention makes it possible to directly control the digital / analog converters from a video memory, bypassing the look-up table. Using the information from the video memory, the multiplexer can be controlled during a scan of an image line on the screen, whereby either the colors are indirectly specified from a look-up table, or the colors are determined directly from the video memory. With this, for displaying, for example, photos, many more different colors can be displayed than the maximum 256 from the look-up table. If two (or three or more) 8-bit address words are put together to determine the color, two (or three or more) adjacent pixels will have the same color.

De besturingsmiddelen voor het besturen van de multiplexer maken bij voorkeur gebruik van het geïnverteerd "blank"-signaal van de monitor, waarmede bij terugloop van de elektronenstraal het beeld op het beeldscherm wordt onderdrukt. Zodoende wordt de besturing eenvoudig en wordt de schakeling bij elke nieuwe beeldregel in de "normale" toestand teruggebracht.The control means for controlling the multiplexer preferably make use of the inverted "blank" signal of the monitor, with which the image on the screen is suppressed when the electron beam decreases. Thus, the control becomes simple and the circuit is returned to the "normal" state with each new image line.

Verdere voordelen, kenmerken en details van de onderhavige uitvinding zullen duidelijk worden aan de hand van de navolgende beschrijving van een voorkeursuitvoeringsvorm daarvan onder verwijzing naar de bijgevoegde tekening, waarin tonen : fig. 1 een blokschema van een micro-computer voorzien van een grafische besturing onder gebruikmaking van een eerste voorkeursuitvoeringsvorm van een schakeling volgens de onderhavige uitvinding; fig. 2 een schema van de schakeling uit fig. 1; en fig. 3 een schema van een tweede voorkeursuitvoeringsvorm voor gebruik bij de grafische besturing uit fig.Further advantages, features and details of the present invention will become apparent from the following description of a preferred embodiment thereof with reference to the accompanying drawing, in which: Fig. 1 shows a block diagram of a micro-computer provided with a graphic controller under using a first preferred embodiment of a circuit according to the present invention; Fig. 2 shows a diagram of the circuit of Fig. 1; and FIG. 3 is a schematic of a second preferred embodiment for use in the graphics controller of FIG.

1.1.

Een micro-computer omvat op bekende wijze een centrale verwerkingseenheid 1 (fig.l) die via een data-bus 2 en een adres-bus 3 met een grafische besturingseenheid 4 is gekoppeld, in het onderhavige uitvoeringsvoorbeeld een VGA besturingseenheid. Deze besturingseenheid 4 is via een adres-bus 5 en een pixel data bus 6 gekoppeld met een video-geheugen 7 waarin per pixel voor het onderhavige uitvoe-ringsvoorbeeld 8 bits data zijn opgeslagen. De pixel data worden vanuit het videogeheugen 7 sequentieel door de besturingseenheid 4 naar een schakeling 8 die bijvoorbeeld color pallette chip wordt genoemd, gebracht en van daaruit naar de elektronen-kanonnen van het beeldscherm, zoals aangegeven met R G en B (Rood, Groen resp. Blauw).In a known manner, a micro-computer comprises a central processing unit 1 (fig. 1) which is coupled via a data bus 2 and an address bus 3 to a graphic control unit 4, in the present exemplary embodiment a VGA control unit. This control unit 4 is coupled via an address bus 5 and a pixel data bus 6 to a video memory 7 in which 8 bits of data are stored per pixel for the present embodiment. The pixel data is sequentially brought from the video memory 7 by the control unit 4 to a circuit 8, for example, called a color pallette chip, and from there to the electron guns of the screen, as indicated by RG and B (Red, Green, respectively). Blue).

Meer in detail is te zien dat de schakeling 8 (fig.2) een bus 9 omvat waarlangs de 8-bitswoorden in de schakeling worden geleid. De 8-bitswoorden worden hetzij naar een geheugendeel 10 waarin op gebruikelijke wijze een opzoektabel is opgeslagen voor het opzoeken van de bij elk pixel behorende kleur geleid, danwel naar een schakelings-deel 11 waarin twee 8-bitswoorden worden samengevoegd en direct worden toegevoerd via een multiplexer 12 naar de drie digitaal/analoog-omzetters 13, 14, 15 voor de elektronen kanonnen van het beeldscherm voor de kleuren rood, groen resp. blauw.It can be seen in more detail that the circuit 8 (Fig. 2) comprises a bus 9 along which the 8-bit words are fed into the circuit. The 8-bit words are either passed to a memory part 10 in which a look-up table is stored in the usual manner for looking up the color associated with each pixel, or to a circuit part 11 in which two 8-bit words are merged and supplied directly via a multiplexer 12 to the three digital / analog converters 13, 14, 15 for the electron guns of the screen for the colors red, green, resp. blue.

Op elke adreslocatie van de opzoektabel zijn 18 bits opgeslagen die voor elke digitaal/analoog-omzetters 6 bits specificeren.Each address location of the look-up table has 18 bits stored which specify 6 bits for each digital / analog converters.

In het schakelingsdeel 11 worden van twee sequentieel aangevoerde 8-bitswoorden 15 bits gebruikt -nadat het eerste 8-bitswoord is vertraagd- voor de directe kleurspeci-ficatie, worden drie nullen daaraan toegevoerd en wordt een 16e bit teruggevoerd naar de besturingsmiddelen voor het besturen van de multiplexer 12. Tussen data-bus 9 en het geheugendeel 10 en het schakelingsdeel 11 is een multiplexer 16 opgenomen, die in een vereenvoudigd, niet getoond ontwerp wellicht weggelaten kan worden.In the circuit part 11 of two sequentially supplied 8-bit words, 15 bits are used - after the first 8-bit word is delayed - for the direct color specification, three zeros are applied thereto and a 16th bit is fed back to the control means for controlling the multiplexer 12. Between the data bus 9 and the memory part 10 and the circuit part 11, a multiplexer 16 is included, which may be omitted in a simplified, not shown design.

De besturingsleiding 17 van de multiplexer 12 is gekoppeld met de uitgang van een flip-flop 18 waarvan de stel-(s)-ingang is gekoppeld met een schakelingsdeel 19 voor herkenning van de toegangscode, terwijl de terug-stel(r)-ingang is gekoppeld met een OF-poort 20 waarvan een eerste ingang via een invertor 21 is gekoppeld met het "blank"-signaal van het deel dat eveneens is gekoppeld met een terugstel-ingang van een tweedeler 22 (of driedeler in geval van 3 byts).The control line 17 of the multiplexer 12 is coupled to the output of a flip-flop 18 whose set (s) input is coupled to an access code recognition circuit 19, while the reset (r) input is coupled to an OR gate 20, a first input of which is coupled via an inverter 21 to the "blank" signal of the part also coupled to a reset input of a two-divider 22 (or three-divider in the case of 3 byts).

Wanneer een bepaald 8-bitswoord (1acces code') via de bus 9 in schakelingsdeel 19 wordt herkend, wordt de flipflop 18 aangestoten en wordt de multiplexer 12 omgezet, waarna kleurenspecificatie voor de digitaal/analoog-omzet-ters 13, 14, 15 plaats vindt via het schakelingsdeel 11. Een eerste 8-bitswoord wordt in een schakelingsdeel 11 vertraagd terwijl een tweede 8-bitswoord daaraan wordt toegevoegd en de nullen worden toegevoegd. Met behulp van één bit (het 16e) dat derhalve vanuit het videogeheugen bestuurbaar is kan de multiplexer 12 wederom worden omgezet via de OF-poort 20 en de flip-flop 18, Tijdens het aftasten van een beeldre-gel kan derhalve worden teruggekeerd naar de 'normale' toestand ('on the fly').When a particular 8-bit word (1-acces code ') is recognized via the bus 9 in circuit 19, the flip-flop 18 is hit and the multiplexer 12 is converted, after which color specification for the digital / analog converters 13, 14, 15 takes place. via circuit section 11. A first 8-bit word is delayed in circuit section 11 while a second 8-bit word is added thereto and the zeros are added. With the help of one bit (the 16th), which is therefore controllable from the video memory, the multiplexer 12 can be converted again via the OR gate 20 and the flip-flop 18. During scanning of an image line, it is therefore possible to return to the 'normal' state ('on the fly').

Bij het starten van een programma, wordt vanuit dat programma "key-sequence" van woorden in een register 23 geschreven waarbij de schakeling op niet-getoonde wijze door middel van 'true-color-code' aangeeft dat het mogelijk is bij deze schakeling op twee manieren de kleur te specificeren. Het schakelingsdeel 24 is verbonden met de E(nable)-ingang van de flip-flop 18 waardoor het omschakelen van de multiplexer 12 mogelijk wordt. Schakelingsdeel 25 omvat 8 EN-poorten voor het eveneens gebruiken van register 23 als maskerregister voor het maskeren van één of meer van de bits voor de opzoektabel. In de getoonde uitvoeringsvorm wordt het register voor de "key-sequence" eveneens gebruikt als maskerregister. In een ander niet getoond uitvoeringsvoor-beeld zou een verschillende register kunnen worden gebruikt voor de "key-sequence".When a program is started, "key-sequence" of words is written from that program in a register 23, the circuit in which is not shown, by means of "true-color-code" indicating that it is possible with this circuit on two ways to specify the color. The circuit portion 24 is connected to the E (nable) input of the flip-flop 18 allowing switching of the multiplexer 12. Circuit section 25 includes 8 AND gates for also using register 23 as a mask register for masking one or more of the bits for the look-up table. In the embodiment shown, the key sequence register is also used as a mask register. In another exemplary embodiment not shown, a different register could be used for the "key sequence".

Bij een tweede voorkeursuitvoeringsvorm volgens de onderhavige uitvinding omvat een circuit 8' de bus 9 die zich splitst in dire parallelle bussen 9', 9'', 9'''.In a second preferred embodiment of the present invention, a circuit 8 'comprises the bus 9 which splits into three parallel buses 9', 9 '', 9 '' '.

Bus 9’ leidt via een circuitdeel 35 dat is voorzien van acht EN-poorten en dat is aangesloten op een maskerre-gister 33 naar geheugendeel 30 waarin een opzoektabel (LUT) is bevat. De 18 bits brede uitgangsbus van het schakelings-deel 90 leidt naar de multiplexer 42.Bus 9 leads through a circuit section 35 which is provided with eight AND gates and which is connected to a mask register 33 to memory section 30 which contains a look-up table (LUT). The 18 bit wide output bus of the circuit part 90 leads to the multiplexer 42.

Bussen 9'1 en 9'" leiden naar registers 37 resp.Buses 9'1 and 9 '"lead to registers 37 resp.

38. De uitgangsbussen van de registers 37 en 38 worden gecombineerd tot een 16 bits brede bus 39, die leidt naar een schakelingsdeel 41 waarin twee nullen worden toegevoegd aan de 16 bits en waarvan de uitgang leidt naar de multiplexer 42.38. The output buses of registers 37 and 38 are combined into a 16 bit wide bus 39, which leads to a circuit portion 41 in which two zeros are added to the 16 bits and whose output leads to the multiplexer 42.

Bus 39 leidt eveneens naar een schakelingsdeel 40 voor toegang tot en uitgang uit de 'direct color mode', welk schakelingsdeel 40 is aangesloten op een flip-flop 48 die de multiplexer 42 bestuurd. Het schakelingsdeel 40 is eveneens aangesloten op een speciaal toegevoegd adres van geheugendeel 30. Het "blank"-signaal wordt toegevoerd aan de terug-stelingang van de flip-flop 48.Bus 39 also leads to a circuit portion 40 for accessing and outputting from the direct color mode, which circuit portion 40 is connected to a flip-flop 48 which controls multiplexer 42. The circuit portion 40 is also connected to a specially added address of the memory portion 30. The "blank" signal is applied to the reset input of the flip-flop 48.

Het "blank"-signaal wordt eveneens aangesloten op de terugstelingang van de tweedeler 44 voor het delen van de klokpulsen CL. De uitgangen van de tweedeler 44 zijn aangesloten op register 37 resp. 38.The "blank" signal is also connected to the reset input of the clock divider 44 to divide the clock pulses CL. The outputs of the two-way divider 44 are connected to register 37, respectively. 38.

Acht bits woorden worden afwisselend toegevoerd aan registers 37 en 38 door middel van de tweedeler 44. Wanneer schakelingsdeel 40 een bepaald 8-(of 16)-bitswoord herkend, wordt de kleur voor de volgende twee pixels gedefinieerd door de speciale adressen in de opzoektabel, zodat een overgang verschijnt tussen het schermdeel dat wordt gedefinieerd vanuit de opzoektabel en het schermdeel dat direct wordt gedefinieerd vanuit een videogeheugen. Dientengevolge wordt heen en weer schakeling tussen de twee toestanden voor de digitaal/analoog-omzetters 13, 14 resp. 15 bestuurd via schakelingsdeel 40.Eight bit words are alternately applied to registers 37 and 38 by the two divider 44. When circuit part 40 recognizes a particular 8 (or 16) bit word, the color for the next two pixels is defined by the special addresses in the look-up table, so that a transition appears between the screen part defined from the look-up table and the screen part directly defined from a video memory. As a result, switching back and forth between the two states for the digital / analog converters 13, 14 and 14, respectively. 15 controlled via circuit part 40.

Ten opzichte van de eerste uitvoeringsvorm heeft de tweede voorkeursuitvoeringsvorm van de onderhavige uitvinding het verdere voordeel dat 16 bits (d.w.z. één bit meer wordt gebruikt voor het direct definiëren van de kleur uit het video-geheugen.Compared to the first embodiment, the second preferred embodiment of the present invention has the further advantage that 16 bits (i.e. one bit more is used for directly defining the color from the video memory.

De schakeling volgens de onderhavige uitvinding is compatibel met bekende kleurpaletschakelingen. Het BIOS (Bimary Input/Output System) van een personal computer kan ongewijzigd blijven.The circuit of the present invention is compatible with known color palette circuits. The BIOS (Bimary Input / Output System) of a personal computer can remain unchanged.

Daar het thans de voorkeur heeft bij de schakeling volgens de onderhavige uitvinding, de keuzemogelijkheid voor de directe kleuren-specificatie automatisch af te schakelen, wanneer de voeding wegvalt, dient echter wellicht de BIOS van laptop computers enigszins te worden aangepast. In ieder geval bij sommige typen wordt namelijk af en toe automatisch de voeding voor de video adapter (en het beeldscherm), afgeschakeld teneinde voedingsenergie te besparen.Since it is presently preferred in the circuit of the present invention to automatically disable the direct color specification option when power is lost, the BIOS of laptop computers may need to be slightly modified. In any case, with some types, the power for the video adapter (and the screen) is automatically switched off from time to time to save power.

Bij de getoonde uitvoeringsvormen wordt de deler teruggesteld door het geïnverteerde "blankM-signaal.In the embodiments shown, the divider is reset by the inverted "blankM" signal.

Een synchronisatie via de toegangs-(en uitgangs)-code herkenning zou eveneens mogelijk zijn.A synchronization via the access (and output) code recognition would also be possible.

Claims

Circuit for controlling three digital / analog converters for three electron guns for an image (pixels) built-up image for a screen (or monitor), the circuit comprising: - a memory part provided with a look-up table, in which digital numbers for the digital / analog converters are included at a number of address locations; - a bus for supplying an address suitable number to the memory part; a circuit part in which two or more numbers supplied via the bus are combined into a number with a number of bits which is greater than the bit capacity of the bus; - a multiplexer connected to the outputs of the memory part and to the outputs of the above circuit part; and - control means for controlling the multiplexer to either pass the contents of an address location to the digital / analog converters or to pass the above number with the increased number of bits.

The circuit of claim 1 wherein the lookup table includes 256 locations and the bus is 8 bits wide.

The circuit of claim 1 or 2 wherein the circuit portion in which the enlarged number is formed comprises delay means for presenting the number to the multiplexer at the correct time.

The circuit of claim 1, 2 or 3, wherein the control means for controlling the multiplexer is coupled to a lead for the "blank" signal from the monitor.

Circuit as claimed in claim 4, wherein the blank line is connected via a flip-flop to the selection input of the multiplexer.

Circuit according to any of the preceding claims, wherein a bit of the number with the increased number of bits is fed back and combined with the blank signal in a logic switching element.