NL8801481A

NL8801481A - Schakelstelsel voor het doorschakelen van zowel pakket-georienteerde data als circuit-georienteerde data.

Info

Publication number: NL8801481A
Application number: NL8801481A
Authority: NL
Original assignee: At & T & Philips Telecomm
Priority date: 1988-06-09
Filing date: 1988-06-09
Publication date: 1990-01-02
Also published as: US4962499A; EP0345891A1; DE68909117T2; CA1314611C; EP0345891B1; DE68909117D1; JPH0232645A

Description

AT&T en Philips Telecommunicatiebedrijven B.V.

Schakelstelsel voor het doorschakelen van zowel pakket-georiënteerde data als circuit-georiënteerde data.

De uitvinding betreft een schakelstelsel voor het doorschakelen van zowel pakket-georiënteerde data als circuit-georiënteerde data.

Een dergelijk schakelstelsel is bekend uit de internationale octrooiaanvrage nr. WO 84/01246.

Het in deze octrooiaanvrage beschreven schakelstelsel voor telecommunicatie doeleinden dient zowel pakket-georiënteerde data (bijvoorbeeld data die getransporteerd wordt tussen computers onderling) als circuit-georiënteerde data (bijvoorbeeld spraak in telefonieverbindingen) te kunnen doorschakelen. Daartoe is dit schakelstelsel voorzien van zowel een pakket-schakelaar als een circuit-schakelaar. De pakket-schakelaar dient voor het doorschakelen van de pakket-georiënteerde data, terwijl de circuit-schakelaar dient voor het doorschakelen van de circuit-georiënteerde data. De pakket-schakelaar omvat een eerste schakeling ("packet access circuit") die bestemd is voor het doorlaten van de pakket-georiënteerde data en het blokkeren van de circuit-georiënteerde data. De circuit-schakelaar omvat een tijdtrap ("TSI") en een tweede schakeling ("port data store") die bestemd is voor het doorlaten van de circuit-georiënteerde data en het blokkeren van de pakket-georiënteerde data. Beide schakelaars zijn aangesloten op een databus die zowel de pakket-georiênteerde data als de circuit-georiënteerde data transporteert. De pakket-georiënteerde data en de circuit-georiënteerde data worden dus via twee volledig gescheiden schakelaars doorgeschakeld.

De uitvinding beoogt een schakelstelsel te verschaffen waarin de pakket-schakelfunctie en de circuit-schakelfunctie met elkaar geïntegreerd zijn.

Daartoe is de uitvinding gekenmerkt, doordat dit schakelstelsel tenminste één ingangstijdtrap omvat voor het doorschakelen van circuit-georiënteerde data, welke ingangstijdtrap is voorzien van: * een datageheugen dat in de controlled output mode bedreven wordt, welk datageheugen is voorzien van - een data-ingang die is aangesloten op een inkomende pakketbus via overdrachtsmiddelen voor het onvertraagd na ontvangst doorgeven van een pakket, - een data-uitgang en - een adresingang; * een adresseerinrichting voor het genereren van inschrijfadressen die bestemd zijn voor het datageheugen en een centrale besturingseenheid, welke adresseerinrichting is voorzien van - een data-uitgang die is aangesloten op de adresingang van het datageheugen en die aansluitbaar is op de centrale besturingseenheid en - een stuuringang die is ingericht voor het ontvangen van een pakketsignaal voor het in responsie op het detecteren van een pakket genereren van een inschrijvingsadres; * een VCI-buffer voor het aan de centrale besturingseenheid toevoeren van een bij een pakket behorende virtuele circuit identificatie, verder te noemen VCI, welk VCI-buffer is voorzien van - een ingang die is aangesloten op de inkomende pakketbus en - een uitgang die aansluitbaar is op de centrale besturingseenheid; en * een routeringsgeheugen voor het per uit te lezen pakket genereren van het betreffende datageheugenadres, welk routeringsgeheugen is voorzien van - een data-uitgang die is aangesloten op de adresingang van het datageheugen, - een data-ingang die aansluitbaar is op de centrale besturingseenheid en - een adresingang die naar keuze aansluitbaar is op een teller of op de centrale besturingseenheid, waarbij de adresingang van het datageheugen naar keuze verbonden wordt met de data-uitgang van de adresseerinrichting of met de data-uitgang van het routeringsgeheugen.

Eén gedeelte van het datageheugen is bestemd voor circuit-georiënteerde data. Een ander gedeelte is bestemd voor pakket-georiënteerde data. In dit laatste gedeelte van het datageheugen wordt een pakket ingeschreven op een plaats met een datageheugenadres dat door de adresseerinrichting wordt verschaft. Zowel dit bij het pakket behorende datageheugenadres als de virtuele circuit identificatie van het pakket (verder te noemen VCI)f welk VCI opgeslagen is in het VCI-buffer, worden naar de centrale besturingseenheid toegezonden. üitlezing van een datapakket uit het datageheugen vindt plaats onder besturing van het routeringsgeheugen, waarbij het volgnummer van de uitleestijdsleuf gelijk is aan het datageheugenadres. Deze gelijkheid wordt gerealiseerd door als het adres van het routeringsgeheugen het gewenste tijdsleufnummer te kiezen en de betreffende geheugenplaats te voorzien van het datageheugenadres van het in die tijdsleuf uit te lezen pakket. De toevoeging van het tijdsleufnummer aan het datageheugenadres wordt door de centrale besturingseenheid uitgevoerd door middel van een op zichzelf bekend niet van de uitvinding deel uitmakend routeringsalgoritme.

Een schakelstelsel zoals hiervoor beschreven heeft het additionele voordeel dat de grens in het datageheugen tussen pakket-georiênteerde data en circuit-georiënteerde data verplaatsbaar kan worden gemaakt. Hierdoor kan in geval van een meer dan gemiddeld aanbod van pakket-georiënteerde data een groter gedeelte van het datageheugen hiervoor worden gereserveerd. Omgekeerd kan bij een meer dan gemiddeld aanbod van circuit-georiënteerde data een groter gedeelte van het datageheugen voor circuit-georiënteerde data worden gereserveerd.

Een voorkeursuitvoering van het schakelstelsel volgens de uitvinding is gekenmerkt, doordat de adresseerinrichting een geheugen van het eerst in-eerst uit type (FIFO = First in-First Out) omvat dat is voorzien van: * een data-uitgang die de data-uitgang van de adresseerinrichting vormt; * een stuuringang die de stuuringang van de adresseerinrichting vormt en * een data-ingang die is aangesloten op de data-uitgang van het routeringsgeheugen.

Het FIFO-geheugen wordt bij het in werking treden van het schakelstelsel geladen met datageheugenadressen van vrije plaatsen van het datageheugen, dus met alle adressen van het pakketgedeelte van het datageheugen. De adresseerinrichting die door het FIFO-geheugen wordt gevormd verschaft per in te schrijven pakket een datageheugenadres van een vrije geheugenplaats. Indien er voor de inkomende pakketten geen datageheugenadres van een vrije geheugenplaats meer beschikbaar is, is het FIFO-geheugen leeg. De adresseerinrichting genereert dan geen datageheugenadressen meer. Door toepassing van het FIFO-geheugen is dus een vol-bewaking van het datageheugen mogelijk geworden. Daarmee wordt bereikt dat, indien het 'datageheugen vol dreigt te raken, het FIFO-geheugen een alarmsignaal afgeeft. In responsie hierop kunnen dan passende maatregelen worden genomen zoals beperking van het aangeboden verkeer of het doen verloren gaan van pakketten.

De uitvinding zal nader worden toegelicht aan de hand van een in de figuren weergegeven uitvoeringsvoorbeeld. Daarbij toont:

Figuur 1 een bekend schakelstelsel van het TST-type (Time Space Time), en

Figuur 2 een ingangstijdtrap volgens de uitvinding.

Het in figuur 1 weergegeven schakelstelsel omvat n ingangstijdtrappen 1-1 tot en met 1-n (in het algemeen 1-i), een ruimteschakeltrap 2 en n uitgangstijdtrappen 3-1 tot en met 3-n (in het algemeen (3-j). De uitgang van elke ingangstrap 1-i is verbonden met een eigen ingang van de ruimteschakeltrap 2. De ingang van elke uitgangstijdtrap 3-j is verbonden met een eigen uitgang van de ruimtetrap 2.

In een ingangstijdtrap 1-i inkomende informatie is reeds over tijdsloten verdeeld en wordt door ingangstijdtrap 1-i over de tijdsloten herverdeeld en vervolgens doorgestuurd naar de ruimteschakeltrap 2. De ruimteschakeltrap 2 verbindt de ingang waarop deze informatie wordt aangeboden met één van zijn uitgangen.

Vervolgens wordt de informatie doorgestuurd naar de bijbehorende uitgangstijdtrap 3-j en wordt de informatie door deze uitgangstijdtrap 3-j naar de juiste tijdsleuf doorgeschakeld.

De in figuur 2 weergegeven ingangstijdtrap omvat een parallelle inkomende bus 19 voor circuit verkeer die is verbonden met de data-ingang 36 van datageheugen 33. De ingangstijdtrap omvat verder een seriële inkomende pakketbus 20 die is verbonden met overdrachtsmiddelen, die in dit uitvoeringsvoorbeeld worden gevormd door een serie-parallelomzetter 21. Hiervan is de parallelle uitgang verbonden met de data-ingang van datageheugen 33 evenals de inkomende circuitbus 19. De inkomende pakketbus 20 is bovendien verbonden met de ingang van VCI-buffer 22, dat verder is aangesloten op pakketpulsgeleider 23 en bitklokgeleider 24.

Uitgang 25 van VCI-buffer 22 is verbonden met een ingang 27 van comparator 26 en via blokkeringsschakelaar 29 met de centrale besturingseenheid. Een andere ingang 28 van comparator 26 is voorzien van een codewoord voorstellende een Empty Packet Gode (EPC). De uitgang van comparator 26 is verbonden met de stuuringang van blokkeerschakelaar 29 en met een stuuringang van adresseerinrichting 31.

Adresseerinrichting 31 is in dit uitvoeringsvoorbeeld uitgevoerd als een geheugen van het eerst in-eerst-uit type (FIFO =

First In-First Out). Data-uitgang 32 van FIFO 31 is verbonden met adresingang 34 van datageheugen 33 en met de centrale besturingseenheid. Data-ingang 40 van FIFO 31 is verbonden met data-uitgang 52 van routeringsgeheugen 50. Deze data-uitgang 52 is evenals data-uitgang 32 verbonden met adresingang 34 van datageheugen 33. Hiervan is data-uitgang 37 verbonden met de ingang van parallel-serieomzetter 38, waarvan uitgang 39 de uitgaande bus vormt. Deze bus is in figuur 1 weergegeven door de geleider die ingangstijdtrap 1-i en ruimteschakeltrap 2 met elkaar verbindt.

Van routeringsgeheugen 50 is data-ingang 51 verbonden met de centrale besturingseenheid en is adresingang 53 zowel verbonden met de centrale besturingseenheid als met uitgang 56 van cyclische teller 55.

Datageheugen 33 kan verdeeld worden gedacht in twee gedeelten. Eén gedeelte is bestemd voor circuit-georiênteerde data, terwijl het andere gedeelte bestemd is voor pakket-georiënteerde data.

Datageheugen 33 wordt bedreven in de controlled output mode. Dit wil zeggen dat inkomende pakketten worden ingeschreven op opvolgend vrije plaatsen. De uitlezing van de pakketten daarentegen vindt plaats volgens door de centrale besturingseenheid gespecificeerde adressen, waarvan de volgorde wordt bepaald door de volgorde van de uitgaande tijdsleuven waarin de betreffende pakketten dienen te worden geplaatst.

Een via pakketbus 20 inkomend pakket wordt toegevoerd aan serie-parallelomzetter 21, waar het pakket parallel aan de uitgang verschijnt. Deze serie-parallelomzetting van het pakket kan in één bewerking plaatsvinden, zodat het gehele pakket in parallelle vorm op de parallelle uitgang verschijnt. Voor lange pakketten (bijvoorbeeld met een lengte van 512 bits) is het mogelijk om het inkomende pakket eerst te verdelen in deelpakketten die daarna achtereenvolgens aan de serie- parallelomzetting worden onderworpen, waarna deze deelpakketten op bij elkaar behorende geheugenplaatsen van datageheugen 33 worden ingeschreven. Tegelijkertijd wordt de virtuele circuit identificatie van het pakket, verder te noemen VCI (Virtual Circuit Identifier) toegevoerd aan het VCI-buffer 22, waar het VCI parallel op de uitgang 25 verschijnt. Vanuit uitgang 25 wordt het VCI toegevoerd aan ingang 27 van comparator 26. Hier wordt het VCI vergeleken met de op de andere ingang 28 aanwezige Empty Packet Code (EPC).

Gelijkheid van het VCI en de EPC indiceert een leeg pakket. De comparator 26 geeft dan een uitgangssignaal aan blokkeringsschakelaar 29 af in responsie waarop blokkeringsschakelaar 29 blokkeert: het VCI wordt niet toegevoerd aan de centrale besturingseenheid.

In het geval het aankomende pakket met informatie gevuld is, wordt het bijbehorende VCI wel toegevoerd aan de centrale besturingseenheid. Bovendien, verschaft in dit geval FIFO 31 onder besturing van het uitgangssignaal van comparator 26 een inschrijfadres van een vrije geheugenplaats aan adresingang 34 van datageheugen 33. Op deze plaats wordt het pakket dan ingeschreven in het datageheugen.

Samen met het VCI wordt het adres van deze plaats aan de centrale besturingseenheid toegevoerd.

De centrale besturingseenheid krijgt dus van elk inkomend niet-leeg pakket het VCI toegevoerd en eveneens het adres waar het pakket in het datageheugen 33 is opgeslagen. Om een aldus opgeslagen pakket in een gewenste tijdsleuf te kunnen uitlezen genereert de centrale besturingseenheid door middel van een op zichzelf bekend niet tot de uitvinding behorend routeringsalgoritme een bij die tijdsleuf behorend uitleesadres van datageheugen 33. Het dit adres representerende codewoord wordt toegevoerd aan data-ingang 51 van routeringsgeheugen 50, op het moment dat een vrije route voor dat pakket beschikbaar is. Tegelijkertijd voert de centrale besturingseenheid een bij dit codewoord behorend adres aan adresingang 53 van routeringsgeheugen 50 toe welk adres de plaats in dit routeringsgeheugen 50 aangeeft waar het betreffende uitleesadres is opgeslagen.

Tijdens uitleescycli van routeringsgeheugen 50 verschaft cyclische teller 55 op zijn uitgang 56 een adres dat wordt toegevoerd aan adresingang 53 van routeringsgeheugen 50. De op deze plaats in routeringsgeheugen 50 aanwezige data (zijnde het adres van het uit te lezen pakket (in datageheugen 33)) verschijnt dan aan data-uitgang 52 van routeringsgeheugen 50. Dit uitleesadres wordt toegevoerd aan adresingang 34 van datageheugen 33 en het op deze plaats aanwezige pakket wordt uitgelezen. Via data-uitgang 37 wordt dit pakket toegevoerd aan parallel-serie omzetter 38. Het pakket verlaat vervolgens de ingangstijdtrap via bus 39.

Data-uitgang 32 van FIFO 31 en data-uitgang 52 van routeringsgeheugen 50 worden beiden verbonden met adresingang 34 van datageheugen 33. Dit geschiedt bijvoorbeeld door een op zichzelf bekend, niet in de figuur weergegeven onschakelniddel dat adresingang 34 naar keuze verbindt met data-uitgang 32 of data-uitgang 52. Ook is het mogelijk datageheugen 33 te voorzien van zowel een inschrijfadresingang als een uitleesadresingang. In dit geval dient data-uitgang 32 verbonden te worden met de inschrijfadresingang en dient data-uitgang 52 verbonden te worden met de uitleesadresingang.

Eenzelfde realisatie is mogelijk bij adresingang 53 van routeringsgeheugen 50.

Claims

1. Schakelstelsel voor het doorschakelen van zowel pakket- georiënteerde data als circuit-georiënteerde data, met het kenmerk, dat dit schakelstelsel tenminste één ingangstijdtrap omvat voor het doorschakelen van circuit-georiënteerde data, welke ingangstijdtrap is voorzien van: * een datageheugen dat in de controlled output mode bedreven wordt, welk datageheugen is voorzien van - een data-ingang die is aangesloten op een inkomende pakketbus via overdrachtsmiddelen voor het onvertraagd na ontvangst doorgeven van een pakket, - een data-uitgang en - een adresingang; * een adresseerinrichting voor het genereren van inschrijfadressen die bestemd zijn voor het datageheugen en een centrale besturingseenheid, welke adresseerinrichting is voorzien van - een data-uitgang die is aangesloten op de adresingang van het datageheugen en die aansluitbaar is op de centrale besturingseenheid en - een stuuringang die is ingericht voor het ontvangen van een pakketsignaal voor het in responsie op het detecteren van een pakket genereren van een inschrijvingsadres; * een VCI-buffer voor het aan de centrale besturingseenheid toevoeren van een bij een pakket behorende virtuele circuit identificatie, verder te noemen VCI, welk VCI-buffer is voorzien van - een ingang die is aangesloten op de inkomende pakketbus en - een uitgang die aansluitbaar is op de centrale besturingseenheid; en * een routeringsgeheugen voor het per uit te lezen pakket genereren van het betreffende datageheugenadres, welk routeringsgeheugen is voorzien van - een data-uitgang die is aangesloten op de adresingang van het datageheugen, - een data-ingang die aansluitbaar is op de centrale besturingseenheid en - een adresingang die naar keuze aansluitbaar is op een teller of op de centrale besturingseenheid, waarbij de adresingang van het datageheugen naar keuze verbonden wordt met de data-uitgang van de adresseerinrichting of met de data-uitgang van het routeringsgeheugen.

2. Schakelstelsel volgens conclusie 1, met het kenmerk, dat de adresseerinrichting een geheugen van het eerst in-eerst uit type (FIFO = First in-First Out) omvat dat is voorzien van: * een data-uitgang die de data-uitgang van de adresseerinrichting vormt; * een stuuringang die de stuuringang van de adresseerinrichting vormt en * een data-ingang die is aangesloten op de data-uitgang van het routeringsgeheugen.