NL1005911C2 - Formation of interconnects in semiconductor device between different level wiring lines - Google Patents
Formation of interconnects in semiconductor device between different level wiring lines Download PDFInfo
- Publication number
- NL1005911C2 NL1005911C2 NL1005911A NL1005911A NL1005911C2 NL 1005911 C2 NL1005911 C2 NL 1005911C2 NL 1005911 A NL1005911 A NL 1005911A NL 1005911 A NL1005911 A NL 1005911A NL 1005911 C2 NL1005911 C2 NL 1005911C2
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- metal
- insulating layer
- passage
- etch stop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
ZELF-UITGERICHTE, NIET-GELANDE DOORGANGSMETALLISATIESELF-ORIENTED, NON-LANDING TRANSIT METALLIZATION
De onderhavige uitvinding heeft betrekking op de vorming van bedradingsstructuren in geïntegreerde schakelingsinrichtingen. Meer in 5 het bijzonder heeft de onderhavige uitvinding betrekking op de vorming van doorgangen en verbindingen die zich door doorgangen uitstrekken naar begraven bedradingsleidingen of -vlakken.The present invention relates to the formation of wiring structures in integrated circuit devices. More particularly, the present invention relates to the formation of passages and connections that extend through passages to buried wiring conduits or surfaces.
Veel hoog geïntegreerde halfgeleiderschakelingen maken gebruik van multiniveau-bedradingsleidingstructuren voor het onderling verbin-10 den van gebieden binnen inrichtingen en voor het onderling verbinden van een of meer inrichtingen binnen de geïntegreerde schakeling. Bij het vormen van dergelijke structuren is het gebruikelijk om een eer-ste-niveau-bedradingsleiding te vormen, een intermetalen diëlektrische laag over de bedradingsleiding aan te brengen, een doorgang te vormen 15 door de intermetalen diëlektrische laag om een deel van de eerste-niveau-bedradingsleiding bloot te leggen, en dan metaal aan te brengen in de doorgang om een zich verticaal uitstrekkende verbinding of "contactpen" te vormen. Een tweede niveau van bedradingsleidingen wordt dan gevormd op de intermetalen diëlektrische laag, waarbij één 20 van de tweede-niveau-bedradingsleidingen in contact staat met de contactpen, waardoor de eerste-niveau-bedradingsleiding wordt verbonden met andere geleiders in de schakeling. Gebruikelijke werkwijzen voor het vormen van doorgangen door intermetalen diëlektrica, samen met de werkwijzen die gewoonlijk worden gebruikt voor het vormen van metalen 25 contactpennen als verticale verbindingen tussen bedradingsniveaus, kunnen verbindingen met ontoelaatbare weerstanden tot stand brengen, wat leidt tot onbevredigende verbindingsstructuren.Many highly integrated semiconductor circuits utilize multi-level wiring conduit structures for interconnecting areas within devices and interconnecting one or more devices within the integrated circuit. When forming such structures, it is common to form a first level wiring conduit, to apply an intermetal dielectric layer over the wiring conduit, to form a passage through the intermetal dielectric layer to form part of the first level -exposing wiring lead, and then inserting metal into the passage to form a vertically extending joint or "contact pin". A second level of wiring leads is then formed on the intermetal dielectric layer, one of the second level wiring leads being in contact with the contact pin, connecting the first level wiring lead to other conductors in the circuit. Conventional methods of forming passages through intermetal dielectrics, along with the methods commonly used to form metal contact pins as vertical connections between wiring levels, can create connections with impermissible resistances, leading to unsatisfactory connection structures.
Een conventionele multiniveau-bedradingsleidingstructuur en een werkwijze voor het maken van de structuur zijn geïllustreerd in de 30 figuren 1-3. Figuur 1 toont een halfgeleiderschakeling in een tussenliggende stap in het fabricageproces, waarbij een laag van isolerend materiaal 12 een halfgeleidersubstraat 10 bedekt. Een eerste-niveau-bedradingsleiding 14 is voorzien op de laag isolerend materiaal 12, waarbij de bedradingsleiding kenmerkend contact maakt met een of meer 35 inrichtingen die zijn gevormd in of op het halfgeleidersubstraat op een op afstand gelegen lokatie (niet getoond). Een intermetalen diëlektrische laag 16 bedekt de eerste-niveau-bedradingsleiding 14 en delen van de laag van isolerend materiaal 12 die niet zijn bedekt door 1005911 2 eerste-niveau-bedradingsstructuren. Figuur 2 toont de inrichting van figuur 1 nadat een doorgang 18 wordt gevormd door de intermetalen diëlektrische laag 16 naar beneden naar het oppervlak van de eerste-niveau-bedradingsleiding 14. De doorgang wordt gevormd door middel vein 5 anisotroop etsen. Vaak worden doorgangen gevormd nabij einden of randen van bedradingsleidingen of contactvlakken. Ofwel door ontwerp ofwel als gevolg van uitrichtings- en fabricagefouten, is het mogelijk dat een deel van de doorgang is gevormd over een rand van de eerste-niveau-bedradingsleiding 14, waardoor een zogenaamde "niet-gelande 10 doorgang" ("unlanded via") wordt gevormd. Wanneer niet-gelande doorgangen worden gevormd, en in het bijzonder wanneer het doorgang-ets-proces gebruik maakt van een metaal oppervlak van bedradingsleiding 14 als een etsstop, kan de doorgang-etsing zich uitstrekken langs een zijwand vein de eerste-niveau-bedradingsleiding in de intermetalen 15 diëlektrische laag 16, waardoor een holte 20 wordt gevormd die grenst aan de bedradingsleiding 14.A conventional multi-level wiring duct structure and a method of making the structure are illustrated in Figures 1-3. Figure 1 shows a semiconductor circuit in an intermediate step in the manufacturing process, wherein a layer of insulating material 12 covers a semiconductor substrate 10. A first level wiring lead 14 is provided on the layer of insulating material 12, the wiring lead typically contacting one or more devices formed in or on the semiconductor substrate at a remote location (not shown). An intermetal dielectric layer 16 covers the first level wiring conduit 14 and parts of the layer of insulating material 12 that are not covered by 1005911 2 first level wiring structures. Figure 2 shows the device of Figure 1 after a passage 18 is formed by the intermetal dielectric layer 16 down to the surface of the first level wiring conduit 14. The passage is formed by anisotropic etching. Often passages are formed near ends or edges of wiring leads or contact surfaces. Either by design or due to misalignment and manufacturing errors, it is possible that part of the passage is formed over an edge of the first level wiring conduit 14, causing a so-called "unlanded passage" ("unlanded via"). ) is being formed. When non-landed passages are formed, and especially when the pass-etch process uses a metal surface of wiring conduit 14 as an etch stop, the pass-etch may extend along a side wall of the first level wiring conduit the intermetal 15 dielectric layer 16, thereby forming a cavity 20 adjacent to the wiring conduit 14.
Figuur 3 illustreert de structuur van figuur 2 na verdere fabri-cagestappen die een metalen contactpen 24 vormen binnen de doorgang om contact te maken met de eerste-niveau-bedradingsleiding 14. In een 20 kenmerkende configuratie kan de eerste-niveau-bedradingsleiding 14 aluminium, koper, een legering van aluminium met silicium of koper, of een ander goedkoop gefabriceerd geleidend materiaal zijn. De metalen contactpen 24 wordt vaak gevormd uit wolfraam, maar andere materialen waaronder aluminium of koper kunnen worden gebruikt. Het is gewoonlijk 25 duidelijk dat het vormen van een metalen contactpen 24 elke willekeurige holte 20 langs een bedradingsleiding binnen een niet-gelande doorgang zal opvullen. In de praktijk kunnen verbindingsstructuren van het type dat is geïllustreerd in figuur 3 variërende weerstandsniveaus vertonen, zowel op een serie-tot-serie-basis als binnen één enkele 30 wafel. Zowel hoge weerstanden als variërende weerstanden zijn ontoelaatbaar voor verbindingsstructuren omdat deze het prestatievermogen van de inrichting schaden en lagere rendementen tot stand brengen.Figure 3 illustrates the structure of Figure 2 after further manufacturing steps forming a metal contact pin 24 within the passage to contact the first level wiring conduit 14. In a typical configuration, the first level wiring conduit 14 may be aluminum, copper, an alloy of aluminum with silicon or copper, or other inexpensive fabricated conductive material. The metal contact pin 24 is often formed from tungsten, but other materials including aluminum or copper can be used. It is usually understood that forming a metal contact pin 24 will fill any cavity 20 along a wiring conduit within an unlanded passageway. In practice, connection structures of the type illustrated in Figure 3 can exhibit varying levels of resistance both on a series-to-series basis and within a single wafer. Both high resistances and varying resistances are impermissible for connection structures because they impair the performance of the device and produce lower efficiencies.
Het is daarom een doelstelling van de onderhavige uitvinding om een werkwijze te verschaffen voor het maken van metalen verbindings-35 structuren die een uniformer en voorspelbaarder weerstandsniveau hebben.It is therefore an object of the present invention to provide a method of making metal bond structures having a more uniform and predictable resistance level.
Een uitvoeringsvorm van de onderhavige uitvinding verschaft een werkwijze voor het vormen van een verbindingsstructuur in een halfge- 1005911 3 leiderinrichting. Een geleidende laag wordt gevormd grenzend aan een eerste isolerende laag boven een halfgeleidersubstraat, waarbij de geleidende laag en de eerste isolerende laag coplanaire bovenoppervlakken hebben. Een etsstoplaag, die verschillend is van de eerste 5 isolerende laag, wordt aangebracht op de bovenoppervlakken van de geleidende laag en de eerste isolerende laag. Een tweede isolerende laag, die verschillend is van de etsstoplaag, wordt aangebracht op de etsstoplaag en een doorgang wordt gevormd die een gedeelte van de etsstoplaag tenminste gedeeltelijk boven de geleidende laag blootlegt. 10 De etsstoplaag wordt verwijderd binnen de doorgang en de doorgang wordt gevuld met een geleidend materiaal.An embodiment of the present invention provides a method of forming a connection structure in a semiconductor 1005911 3 device. A conductive layer is formed adjacent to a first insulating layer above a semiconductor substrate, the conductive layer and the first insulating layer having coplanar top surfaces. An etch stop layer, which is different from the first insulating layer, is applied to the top surfaces of the conductive layer and the first insulating layer. A second insulating layer, different from the etch stop layer, is applied to the etch stop layer and a passage is formed which exposes a portion of the etch stop layer at least partially above the conductive layer. The etch stop layer is removed within the passage and the passage is filled with a conductive material.
Overeenkomstig een ander aspect van de onderhavige uitvinding wordt een verbinding voor een halfgeleiderinrichting gevormd door het verschaffen van een isolerende laag die een rand en een bovenoppervlak 15 heeft die is aangebracht boven een gedeelte van het halfgeleidersubstraat. Een metaallaag is voorzien langs de rand van de isolerende laag, waarbij de metaallaag een bovenoppervlak heeft en elektrisch is verbonden met het halfgeleidersubstraat. Een etsstoplaag is aangebracht op de bovenoppervlakken van de isolerende laag en de metaallaag 20 en dan wordt een diëlektrische laag aangebracht over de etsstoplaag. Een doorgang wordt gevormd door de diëlektrische laag voor het blootleggen van de etstoplaag en dan wordt de etsstoplaag verwijderd binnen de doorgang om tenminste een deel van de metaallaag bloot te leggen. Een metalen contactpen wordt gevormd binnen de doorgang, waardoor de 25 metaallaag met een geleider wordt verbonden die is gevormd boven de diëlektrische laag.In accordance with another aspect of the present invention, a compound for a semiconductor device is formed by providing an insulating layer having an edge and an upper surface 15 disposed above a portion of the semiconductor substrate. A metal layer is provided along the edge of the insulating layer, the metal layer having an upper surface and electrically connected to the semiconductor substrate. An etch stop layer is applied to the top surfaces of the insulating layer and the metal layer 20 and then a dielectric layer is applied over the etch stop layer. A passage is formed by the dielectric layer to expose the etch stop layer and then the etch stop layer is removed within the passage to expose at least a portion of the metal layer. A metal contact pin is formed within the passage, connecting the metal layer to a conductor formed above the dielectric layer.
Nog een ander aspect van de onderhavige uitvinding vormt een verbinding voor een halfgeleiderinrichitng door het verschaffen van een isolerende laag over een halfgeleidersubstraat en dan door het 30 vormen van een patroon van verlagingen in de isolerende laag. De metaallaag wordt geplanariseerd om een patroon van metalen bedradings-leidingen te vormen binnen de isolerende laag overeenkomstig het patroon van verlagingen. Een etsstoplaag wordt aangebracht op oppervlakken van de isolerende laag en de metaallaag en een diëlektrische 35 laag wordt aangebracht over de etsstoplaag. Een doorgang wordt geëtst door de diëlektrische laag voor het blootleggen van de etsstoplaag en de etsstoplaag wordt verwijderd binnen de doorgang om tenminste een deel van de metaallaag bloot te leggen. Een metalen contactpen wordt ‘100591 1 4 gevormd binnen de doorgang.Yet another aspect of the present invention forms a semiconductor device bond by providing an insulating layer over a semiconductor substrate and then forming a pattern of depressions in the insulating layer. The metal layer is planarized to form a pattern of metal wiring leads within the insulating layer in accordance with the pattern of depressions. An etch stop layer is applied to surfaces of the insulating layer and the metal layer and a dielectric layer is applied over the etch stop layer. A passage is etched through the dielectric layer to expose the etch stop layer and the etch stop layer is removed within the passage to expose at least a portion of the metal layer. A metal contact pin is "100591 1 4 formed within the passage.
Figuren 1-3 illustreren een conventionele verbinding met een eerste-niveau-bedradingsleiding, samen met een werkwijze voor het maken van de structuur.Figures 1-3 illustrate a conventional connection to a first level wiring conduit, along with a method of making the structure.
5 Figuur 4 illustreert een moeilijkheid die zich voordoet wanneer gebruik wordt gemaakt van een wolfraam-contactpen-technologie met een niet-gelande doorgangsstructuur.Figure 4 illustrates a difficulty that arises when using a tungsten contact pin technology with an unlanded passage structure.
Figuren 5“H illustreren stappen in de vorming van multilaags bedradingsstructuren overeenkomstig de onderhavige uitvinding.Figures 5H illustrate steps in the formation of multilayer wiring structures according to the present invention.
10 De onderhavige uitvinding verschaft een werkwijze voor het vormen van verbindingen tussen verschillende-niveau-bedradingsleidingen. Voorkeursuitvoeringsvormen van de uitvinding vinden een specifieke toepassing in het contact maken met een lagere-niveau-bedradingslei-ding via een niet-gelande doorgang, dat wil zeggen, een doorgang die 15 slechts gedeeltelijk over de eerste-niveau-bedradingsleiding ligt. Dergelijke niet-gelande doorgangen kunnen worden gevormd door ontwerp of kunnen onbedoeld zijn gevormd, in het bijzonder in gereduceerde-geometrie-inrichtingen. Het overetsen van niet-gelande doorgangen vormt tussenruimten langs metalen bedradingsleidingen, wat de weer-20 stand van contacten die door de doorgangen zijn gemaakt op een onvoorspelbare wijze kan verhogen. De onderhavige uitvinding reduceert de mogelijkheid dat tussenruimten die zijn gevormd door het overetsen van niet-gelande doorgangen de soortelijke weerstand van de contacten beïnvloedt die zijn gemaakt door deze doorgangen. Bovendien kunnen 25 voorkeursuitvoeringsvormen van de onderhavige uitvinding in het bijzonder worden toegepast wanneer een wolfraam-contactpen-technologie of een soortgelijke technologie wordt gebruikt om doorgangen te vullen. Zoals hieronder in meer detail uiteen wordt gezet, kan het gebruik van chemische dampdepositie voor het vormen van contactpennen, en meer in 30 het bijzonder voor het vormen van wolfraam contactpennen, binnen niet-gelande doorgangen, geneigd zijn verontreinigde doorgangen te vormen die hoge of onvoorspelbare weerstanden hebben. Gebruik van voorkeursuitvoeringsvormen van de onderhavige uitvinding vergemakkelijkt de betrouwbaardere vorming van wolfraam contactpennen binnen niet-gelande 35 doorgangen.The present invention provides a method of forming connections between different level wiring conduits. Preferred embodiments of the invention find specific application in contacting a lower level wiring conduit through an unlanded passageway, that is, a passageway only partially over the first level wiring conduit. Such non-landed passages may be formed by design or may be inadvertently formed, especially in reduced geometry devices. Over-etching of un landed passages creates gaps along metal wiring leads, which can increase the resistance of contacts made through the passages in an unpredictable manner. The present invention reduces the possibility that gaps formed by over-etching non-landed passages affect the resistivity of the contacts made by these passages. In addition, preferred embodiments of the present invention can be particularly used when a tungsten contact pen technology or a similar technology is used to fill passages. As explained in more detail below, the use of chemical vapor deposition to form contact pins, and more particularly to form tungsten contact pins, within unlanded passages, may tend to form contaminated passages that are high or unpredictable have resistances. Use of preferred embodiments of the present invention facilitates more reliable formation of tungsten contact pins within non-landed passages.
In het kort verschaffen voorkeursuitvoeringsvormen van de onderhavige uitvinding een etsstoplaag over een eerste-niveau-bedradings-leiding en over een aangrenzende eerste isolerende laag. Een tweedeBriefly, preferred embodiments of the present invention provide an etch stop layer over a first level wiring lead and over an adjacent first insulating layer. A second
"''n 5911 I5911 I
5 isolerende laag wordt kenmerkend aangebracht op de etsstoplaag boven de eerste-niveau-bedradingsleiding en de eerste isolerende laag. Contact met de eerste-niveau-bedradingsleiding wordt gemaakt door het etsen van een doorgang door de tweede isolerende laag heen, met ge-5 bruikmaking van de etsstoplaag voor het begrenzen van de verticale omvang van het doorgangs-etsproces. De etsstoplaag wordt verwijderd binnen de doorgang, een zich verticaal uitstrekkende verbinding of contactpen wordt gevormd binnen de doorgang, en een tweede-niveau-bedradingsleiding wordt gevormd in contact met de verbindingscontact-10 pen.Insulating layer is typically applied to the etch stop layer above the first level wiring conduit and the first insulating layer. Contact with the first level wiring lead is made by etching a passage through the second insulating layer using the etch stop layer to limit the vertical extent of the through etch process. The etch stop layer is removed within the passage, a vertically extending connection or contact pin is formed within the passage, and a second level wiring lead is formed in contact with the connection contact pin.
In een gedetailleerdere uitvoeringsvorm vormt de onderhavige uitvinding een multiniveau-verbindingsstructuur op een eerste isolerende laag over een halfgeleidersubstraat door het vormen van verlagingen op het oppervlak van de eerste isolerende laag. Overtollige 15 gedeelten van de metaallaag worden verwijderd van het oppervlak van de eerste isolerende laag door chemisch mechanisch polijsten, planarise-ren van het oppervlak van de metaallaag met de eerste isolerende laag, en daarbij vormen van een patroon van eerste-niveau-bedradingsleidin-gen. Een etsstoplaag van een materiaal, bij voorkeur verschillend van 20 de eerste isolerende laag, wordt aangebracht op de eerste-niveau-bedradingsleidingen en over de eerste isolerende laag. Een tweede isolerende laag, bij voorkeur van een materiaal dat verschillend is van de laag van etsstopmateriaal, wordt aangebracht over de etsstoplaag. Een doorgang wordt gevormd door de tweede isolerende laag en de 25 etsstoplaag wordt verwijderd van binnen de doorgang. Wanneer de doorgang niet geland is, zal verwijdering van de etsstoplaag binnen de doorgang zowel een deel van een eerste-niveau- bedradingsleiding als een deel van de eerste isolerende laag blootleggen. Omdat een etsstoplaag wordt gebruikt in voorkeursuitvoeringsvormen van de uitvinding 30 kan het voorkeurs-doorgangsetsproces een doorgang vormen zonder een tussenruimte langs de bedradingsleidingen te vormen. Zoals verder hieronder wordt beschreven, heeft dit aspect van de uitvinding bijzondere voordelen in een aantal uitvoeringsvormen van de uitvinding. Nadat de doorgang is geopend, wordt een lijm- of hechtlaag binnen de 35 doorgang aangebracht, wordt een contactpen van wolfraam of een andere geleider gevormd binnen de doorgang, en wordt dan een tweede-niveau-bedradingsleiding gevormd in contact met de wolfraam contactpen.In a more detailed embodiment, the present invention forms a multilevel bond structure on a first insulating layer over a semiconductor substrate by forming depressions on the surface of the first insulating layer. Excess portions of the metal layer are removed from the surface of the first insulating layer by chemical mechanical polishing, planarizing the surface of the metal layer with the first insulating layer, thereby forming a pattern of first level wiring leads . An etch stop layer of a material, preferably different from the first insulating layer, is applied to the first level wiring leads and over the first insulating layer. A second insulating layer, preferably of a material different from the layer of etch stop material, is applied over the etch stop layer. A passage is formed by the second insulating layer and the etching stop layer is removed from within the passage. When the passage has not landed, removal of the etch stop layer within the passage will expose both part of a first level wiring conduit and part of the first insulating layer. Because an etch stop layer is used in preferred embodiments of the invention, the preferred passage etching process can form a passage without forming a gap along the wiring leads. As described further below, this aspect of the invention has particular advantages in a number of embodiments of the invention. After the passage is opened, an adhesive or adhesive layer is applied within the passage, a tungsten contact pin or other conductor is formed within the passage, and a second level wiring lead is formed in contact with the tungsten contact pin.
Aspecten van de onderhavige uitvinding, waarvan sommige zijn 6 geïllustreerd in deze gedetailleerdere uitvoeringsvorm, vermijden tenminste een aantal doorgangverontreinigingsmechanismen, waarbij verbindingen worden gevormd die op betrouwbaardere wijze lage weerstandsniveaus hebben. Één van de doorgangsverontreinigingsmechanismen 5 die wordt aangesproken door aspecten van de onderhavige uitvinding is geïllustreerd in figuur 4. Figuur 4 toont een eerste-niveau-bedradingsleiding 14 die wordt gevormd op een isolerende laag 12 die een halfgeleidersubstraat 10 bedekt. Een niet-gelande doorgang wordt gevormd door de isolerende laag 16 in een etsproces zoals dat hierbo-10 ven is beschreven met verwijzing naar figuur 2, wat leidt tot de vorming van de niet-gelande doorgang die is getoond, samen met een holte 20 die grenst aan de metalen bedradingsleiding 14. Om de hechting van een wolfraam contactpen met de doorgang te vergemakkelijken wordt een hecht- of lijmlaag 22 kenmerkend gevormd binnen de doorgang. Een 15 wolfraam contactpen 24 wordt dan gevormd binnen de doorgang door middel van selectieve chemische dampdepositie met gebruikmaking van een brongas zoals WF6.Aspects of the present invention, some of which are illustrated in this more detailed embodiment, avoid at least a number of passageway contamination mechanisms, forming connections that more reliably have low resistance levels. One of the through-contamination mechanisms 5 addressed by aspects of the present invention is illustrated in Figure 4. Figure 4 shows a first level wiring lead 14 formed on an insulating layer 12 covering a semiconductor substrate 10. An unlanded passageway is formed by the insulating layer 16 in an etching process as described above with reference to Figure 2, leading to the formation of the unlanded passageway shown together with a cavity 20 which adjacent to the metal wiring conduit 14. To facilitate the bonding of a tungsten contact pin to the passage, an adhesive or adhesive layer 22 is typically formed within the passage. A tungsten contact pin 24 is then formed within the passageway by selective chemical vapor deposition using a source gas such as WF6.
Verscheidende problemen doen zich voor met een structuur zoals die is geïllustreerd in figuur 4. Ten eerste is het kenmerkend om een 20 plasma-etsmiddel te gebruiken dat is afgeleid van een gas dat koolstof en fluor omvat zoals CF/, of 02Ρ^ bij het etsen van de doorgang, zodat het doorgangetsproces kenmerkend zal leiden tot de vorming of aanbrenging van polymeren als een bijprodukt van de etsreacties. Vaak zijn deze polymeren gevangen in de holte 20 die grenzend aan de metalen 25 bedradingsleiding is gevormd, en blijven zij binnen de holte 20, zelfs na schoonmaken met een oplosmiddel zoals ACT 935 (gefabriceerd door Ashland Chemicals). Het polymeer residu binnen de holte 20 is een bron van besmetting voor elk van de navolgende verwerkingsstappen voor de vorming van de verbinding. Bijvoorbeeld, aanbrenging van de lijmlaag, 30 die kan bestaan uit de fysische dampdepositie (bijvoorbeeld, door sputteren) van titaan of titaannitride, heeft een slechte stapbedek-king over de verontreinigde holte 20. Derhalve omvat het kenmerkende resultaat van het aanbrengen van een lijmlaag 22 binnen een niet-gelande doorgang de vorming van een gedeeltelijk gesloten holte waarbin-35 nen contaminanten zoals polymeren gevangen zitten. De navolgende chemische dampdepositie van wolfraam van een WF6 brongas blijkt te reageren met het polymeer residu dat is gevangen binnen de holte 20, wat mogelijk leidt tot de vorming van een wolfraam contactpen die een 1005911 7 grensvlak van slechte kwaliteit heeft met· de onderliggende eerste-niveau-bedradingsleiding 14. Deze resten kunnen ook interfereren met de vorming van goede contacten tussen de wolfraam contactpen en de erover liggende tweede-niveau-bedradingsleiding.Several problems arise with a structure such as that illustrated in Figure 4. First, it is typical to use a plasma etchant derived from a gas comprising carbon and fluorine such as CF / or O 2 in the etching. of the passage so that the passage etching process will typically result in the formation or application of polymers as a by-product of the etching reactions. Often these polymers are trapped in the cavity 20 formed adjacent to the metal wiring conduit and remain within the cavity 20 even after cleaning with a solvent such as ACT 935 (manufactured by Ashland Chemicals). The polymer residue within the cavity 20 is a source of contamination for each of the following processing steps to form the compound. For example, application of the adhesive layer, which may consist of the physical vapor deposition (for example, by sputtering) of titanium or titanium nitride, has poor step coverage over the contaminated cavity 20. Therefore, the typical result of applying an adhesive layer is 22. within a non-landed passageway, the formation of a partially closed cavity within which contaminants such as polymers are trapped. The subsequent chemical vapor deposition of tungsten from a WF6 source gas has been found to react with the polymer residue trapped within the cavity 20, possibly leading to the formation of a tungsten contact pin having a poor quality 1005911 7 interface with the underlying first- level wiring lead 14. These residues may also interfere with the formation of good contacts between the tungsten contact pin and the overlying second level wiring lead.
5 De onderhavige uitvinding pakt deze moeilijkheden in wezen aan door het vermijden van de vorming van een holte 20 gedurende een niet-gelande doorgangetsing naar een eerste-niveau-bedradingsleiding. Voorkeursuitvoeringsvormen van de onderhavige uitvinding worden nu beschreven met verwijzing naar de figuren 5“H· Deze figuren illustreren 10 stappen voor de vorming van een specifieke configuratie van een ver-bindingsstructuur. Terwijl deze uitvoeringsvormen bijzondere voorkeursuitvoeringsvormen van de uitvinding illustreren, vinden aspecten van de onderhavige uitvinding toepassing in andere configuraties van verbindingen of gebruikmakend van andere samenstellende materialen. 15 Bovendien, terwijl de volgende beschrijving eerste- en tweede-niveau-bedradingsleidingen identificeert, zal het duidelijk zijn dat dit alleen labels zijn en dat de onderhavige uitvinding kan worden toegepast op hogere-niveau-bedradingsleidingen of voor het vormen van verbindingen tussen niet-aangrenzende (bijvoorbeeld eerste en derde of 20 andere) niveaus van bedradingsleidingen.The present invention essentially addresses these difficulties by avoiding the formation of a cavity 20 during an un landed passage etching to a first level wiring conduit. Preferred embodiments of the present invention are now described with reference to Figures 5H. These Figures illustrate 10 steps for forming a specific configuration of a connection structure. While these embodiments illustrate particularly preferred embodiments of the invention, aspects of the present invention find application in other compound configurations or using other constituent materials. In addition, while the following description identifies first and second level wiring leads, it will be understood that these are only labels and that the present invention may be applied to higher level wiring leads or to form connections between non-adjacent (e.g. first and third or 20 other) levels of wiring leads.
De onderhavige uitvinding kan worden opgenomen in een verscheidenheid aan verschillende werkwijzen voor het vormen van bedradings-en verbindingsstructuren. Eén werkwijze voor het vormen van een patroon van geschikte eerste-niveau-bedradingsleidingen verschaft een 25 metaallaag over een halfgeleiderinrichting en maakt van de metaallaag een patroon van bedradingsleidingen met gebruikmaking van conventionele lithografie. Een laag van isolerend materiaal wordt dan aangebracht over het patroon van metalen bedradingsleidingen en dan wordt chemische mechanische polijsting of een terugetsproces uitgevoerd om delen 30 van de isolerende laag boven de eerste-niveau-bedradingsleidingen te verwijderen. Het polijst- of etsproces verschaft een patroon van metalen bedradingsleidingen waarbij isolerende gebieden de metalen bedradingsleidingen scheiden, waarbij de oppervlakken van de bedradingsleidingen althans nagenoeg coplanair zijn met het oppervlak van de isole-35 rende gebieden. De stappen die in de figuren 7-11 zijn geïllustreerd kunnen dan op de hieronder beschreven wijze worden uitgevoerd.The present invention can be incorporated into a variety of different methods of forming wiring and connection structures. One method of patterning suitable first-level wiring leads provides a metal layer over a semiconductor device and turns the metal layer into a pattern of wiring leads using conventional lithography. A layer of insulating material is then applied over the pattern of metal wiring leads, and then chemical mechanical polishing or a back-etching process is performed to remove parts of the insulating layer above the first level wiring leads. The polishing or etching process provides a pattern of metal wiring lines in which insulating areas separate the metal wiring lines, the surfaces of the wiring lines being at least substantially coplanar with the surface of the insulating areas. The steps illustrated in Figures 7-11 can then be performed as described below.
Een andere, en tegenwoordig meer de voorkeur verdienende werkwijze voor het vormen van bedradingsleidingen overeenkomstig de onderha- 100591 1 8 vige uitvinding maakt gebruik van een damasceringsproces. Figuur 5 toont een substraat 10 dat bij voorkeur een veelheid halfgeleider-inrichtingen heeft die daarin zijn gevormd (niet getoond). Kenmerkend is een laag van passiverend of isolerend materiaal 12 aanwezig op het 5 oppervlak van de geïntegreerde schakelingsinrichting, hoewel het mogelijk is dat de eerste-niveau-bedradingsleidingen zich in direct contact bevinden met tenminste gedeelten van het substraat of met tenminste delen van halfgeleiderinrichtingen in het substraat. Een laag 30 van diëlektrisch materiaal, zoals een laag van siliciumoxide, wordt 10 aangebracht door bijvoorbeeld plasma-verrijk'te chemische dampdepositie (plasma enhanced chemical vapor deposition = PECVD). Gebruikelijke fotolithografie wordt uitgevoerd voor het vormen van een fotolakmasker of een hard masker dat de diëlektrische laag 30 boven gebieden die overeenkomen met het patroon van te vormen bedradingsleidingen bloot-15 legt. Anisotrope etsing wordt uitgevoerd voor het vormen van geulen of verlagingen tot een diepte van tussen circa 2.000-10.000 A in de diëlektrische laag 30. In sommige gevallen kan de etsdiepte zich door de diëlektrische laag 30 uitstrekken, met gebruikmaking van de onderliggende passiverende of isolerende laag 12 als een stop voor het 20 etsen van de geulen. In andere gevallen kan het etsproces zich slechts gedeeltelijk door de diëlektrische laag 30 uitstrekken, met gebruikmaking van de tijdsduur van de etsing om de diepte van de geulen binnen de dikkere diëlektrische laag 30 te bepalen.Another, and currently more preferred, method of forming wiring leads in accordance with the present invention utilizes a damascene process. Figure 5 shows a substrate 10 which preferably has a plurality of semiconductor devices formed therein (not shown). Typically, a layer of passivating or insulating material 12 is present on the surface of the integrated circuit device, although the first level wiring leads may be in direct contact with at least portions of the substrate or with at least portions of semiconductor devices in the circuit. substrate. A layer 30 of dielectric material, such as a layer of silicon oxide, is applied, for example, by plasma-enriched chemical vapor deposition (PECVD). Conventional photolithography is performed to form a photoresist mask or a hard mask exposing the dielectric layer 30 over areas corresponding to the pattern of wiring leads to be formed. Anisotropic etching is performed to form trenches or depressions to a depth of between about 2,000-10,000 Å in the dielectric layer 30. In some cases, the etching depth may extend through the dielectric layer 30 using the underlying passivating or insulating layer 12 as a stopper for etching the channels. In other cases, the etching process can extend only partially through the dielectric layer 30, using the etching time to determine the depth of the trenches within the thicker dielectric layer 30.
Metaal wordt dan aangebracht over het oppervlak van de inrich-25 ting, waarbij de geulen of verlagingen in de diëlektrische laag 30 worden gevuld en andere gedeelten van het oppervlak van de diëlektrische laag 30 worden bedekt. Het aangebrachte metaal kan wolfraam zijn dat is aangebracht door middel van chemische dampdepositie (CVD) technieken of ’’heet” aluminium dat is aangebracht met gebruikmaking van 30 fysische dampdepositie (PVD) technieken. De eerste-niveau-bedradings-leidingen kunnen gelaagde of andere samengestelde structuren omvatten die verschillende typen metalen omvatten, of kunnen zowel metalen als andere materialen omvatten. Nadat de metaallaag is aangebracht, wordt overtollig metaal verwijderd van het oppervlak van de diëlektrische 35 laag 30 door etsen of, meer bij voorkeur, door chemisch mechanisch polijsten om metalen bedradingsleidingen 32 te verschaffen die bovenoppervlakken hebben die althans nagenoeg coplanair zijn met het oppervlak van de diëlektrische laag 30, zoals is getoond in figuur 6. De 100591 1 9 geuletsing, metaalaanbrenging en chemische mechanische polijsting van het voorkeurs-bedradingsleidingsvormingsproces verschaft op betrouwbaardere wijze een patroon van smalle eerste metalen bedradingsleidin-gen dan andere metaalaanbrengings- en fotolithografieprocessen.Metal is then applied over the surface of the device, filling the trenches or depressions in the dielectric layer 30 and covering other parts of the surface of the dielectric layer 30. The metal applied can be tungsten applied by chemical vapor deposition (CVD) techniques or "hot" aluminum applied using physical vapor deposition (PVD) techniques. The first level wiring leads may include layered or other composite structures that include different types of metals, or may include both metals and other materials. After the metal layer is applied, excess metal is removed from the surface of the dielectric layer 30 by etching or, more preferably, by chemical mechanical polishing to provide metal wiring leads 32 having at least substantially coplanar surface with the surface of the dielectric layer 30, as shown in Figure 6. The 100591-19 trench etching, metal application and chemical mechanical polishing of the preferred wiring line forming process more reliably provides a pattern of narrow first metal wiring lines than other metal applying and photolithography processes.
5 Vervolgens wordt een etsstoplaag 3^ (figuur 7) gevormd over het oppervlak van de inrichting, waarbij het oppervlak van de eerste-niveau-metaalbedradingsleiding 32 en blootgelegde gebieden op het oppervlak van de diëlektrische laag 30 worden bedekt. Bij voorkeur wordt de etsstoplaag 3^ gevormd uit een isolerend materiaal dat ver-10 schillend is van het diëlektrische materiaal in de laag 30. Het meest bij voorkeur wordt de etsstoplaag 3** gevormd van een materiaal dat ook verschillend is van de laag 36 van isolerend materiaal dat op de etsstoplaag is aangebracht. Het gebruik van verschillende materialen maakt het mogelijk dat etsprocessen door de multilaags isolerende 15 structuur aan elk grensvlak worden gestopt. Kenmerkend wordt de diëlektrische laag 30 gevormd van siliciumoxide, en de laag 36 van isolerend materiaal die wordt aangebracht op het oppervlak van de etsstoplaag 3^ is ook siliciumoxide. Een geschikt materiaal voor de etsstoplaag kan daarom siliciumnitride zijn. Etsprocessen kunnen zeer 20 selectief zijn tussen siliciumoxide en siliciumnitride, in het bijzonder wanneer een hoge-dichtheids-plasma-etsproces wordt gebruikt zoals inductief gekoppeld plasma of "helicon wave plasma".Next, an etch stop layer 3 (FIG. 7) is formed over the surface of the device, covering the surface of the first level metal wiring conduit 32 and exposed areas on the surface of the dielectric layer 30. Preferably, the etching stop layer 3 ^ is formed of an insulating material different from the dielectric material in the layer 30. Most preferably, the etch stop layer 3 ** is formed of a material which is also different from the layer 36 of insulating material applied to the etching stop layer. The use of different materials allows etching processes to be stopped at each interface by the multi-layer insulating structure. Typically, the dielectric layer 30 is formed of silicon oxide, and the insulating material layer 36 applied to the surface of the etch stop layer 3 ^ is also silicon oxide. A suitable material for the etching stop layer can therefore be silicon nitride. Etching processes can be highly selective between silicon oxide and silicon nitride, especially when using a high density plasma etching process such as inductively coupled plasma or "helicon wave plasma".
De siliciumnitride-etsstoplaag 3^ kan worden aangebracht door middel van CVD tot een dikte van tussen circa 200-1000 A. Bij voorkeur 25 is de laag 3^ voldoende dik om betrouwbaar te fungeren als een ets-stop. De noodzakelijke dikte kan zo weinig zijn als 100 A, afhankelijk van de dikte van de diëlektrische laag 36 waar doorheen de doorgang is gevormd en afhankelijk van de planariteit van de oppervlakken van de diëlektrische laag 30 en de metalen bedradingsleiding 32. Als het 30 polijstingsproces, dat de voorkeur heeft voor het vormen van de structuur van figuur 6, leidt tot een significante stap tussen de oppervlakken van de diëlektrische laag 30 en de metalen bedradingsleiding 32, dan kan een dikkere laag van siliciumnitride noodzakelijk zijn om de de voorkeur verdienende complete stapbedekking te waarborgen. Nadat 35 de etsstoplaag is gevormd, wordt een intermetalen diëlektrische laag 36 gevormd door, bijvoorbeeld, PECVD van siliciumoxide.The silicon nitride etch stop layer 3 ^ can be applied by CVD to a thickness of between about 200-1000 A. Preferably, the layer 3 ^ is thick enough to function reliably as an etch stop. The necessary thickness can be as little as 100 Å, depending on the thickness of the dielectric layer 36 through which the passage is formed and depending on the planarity of the surfaces of the dielectric layer 30 and the metal wiring conduit 32. As the polishing process, which is preferred to form the structure of Figure 6, leads to a significant step between the surfaces of the dielectric layer 30 and the metal wiring conduit 32, then a thicker layer of silicon nitride may be necessary to achieve the preferred complete step coating safeguards. After the etching stop layer is formed, an intermetal dielectric layer 36 is formed by, for example, PECVD of silicon oxide.
Een doorgang wordt dan gevormd door de intermetalen diëlektrische laag 36. Een doorgang-etsmasker wordt gevormd op het oppervlak van de -i ' /> 10 intermetalen diëlektrische laag door middel van conventionele fotolithografie of equivalente middelen. Een doorgang 38 wordt dan geëtst, bij voorkeur met gebruikmaking van een anisotroop proces in een hoge-dichtheids-plasma-etsmachine met een plasma dat is afgeleid van een 5 mengsel van brongassen waaronder CF/,, C2F6 en C02. Deze etsstap stopt bij voorkeur op de etsstoplaag 34. De etsstoplaag wordt dan geëtst binnen de doorgang 38, met gebruikmaking van bijvoorbeeld een anisotroop etsproces met een plasma dat is afgeleid vein CHF3 dat stopt op het oppervlak van de diëlektrische (siliciumoxide) laag 30. Het door-10 gang-etsmasker wordt ofwel op dit moment ofwel vóór het verwijderen van de etsstoplaag verwijderd.A passage is then formed by the intermetal dielectric layer 36. A passage etching mask is formed on the surface of the intermetal dielectric layer by conventional photolithography or equivalent means. A passage 38 is then etched, preferably using an anisotropic process in a high-density plasma etching machine with a plasma derived from a mixture of source gases including CF / C 2 F 6 and CO2. This etching step preferably stops on the etch stop layer 34. The etch stop layer is then etched within the passage 38, using, for example, an anisotropic etching process with a plasma derived from CHF 3 that stops on the surface of the dielectric (silicon oxide) layer 30. door-10 etch mask is removed either at this time or before removing the etch stop layer.
Met verwijzing naar figuur 9 is een hecht- of lijmlaag 40 bij voorkeur aeingebracht over het oppervlak van de intermetalen diëlektrische laag 36 en binnen de doorgang 38. Gebruik van een dergelijke 15 lijmlaag heeft de voorkeur voor het verbeteren van de hechting tussen de geleidende contactpen en de eerste-niveau-bedradingsleiding, waarbij de mogelijkheid van lostrekking wordt gereduceerd. De lijmlaag 40 kan titaan, titaannitride, titaanwolfraam, tantaal, tantaalnitride, of andere geschikte materialen zijn, ofwel alleen ofwel in combinatie, 20 die kenmerkend zijn afingebracht tot een dikte van een paar honderd Angström door een fysisch dampdepositieproces.With reference to Figure 9, an adhesive or adhesive layer 40 is preferably applied over the surface of the intermetal dielectric layer 36 and within the passage 38. Use of such an adhesive layer is preferred for improving the bond between the conductive contact pin and the first level wiring conduit, reducing the possibility of disconnection. The adhesive layer 40 may be titanium, titanium nitride, titanium tungsten, tantalum, tantalum nitride, or other suitable materials, either alone or in combination, which have typically been stripped to a thickness of a few hundred angstroms by a physical vapor deposition process.
Bij voorkeur wordt een metalen contactpen 42 dan gevormd binnen de doorgang in contact met de lijmlaag, zoals getoond in figuur 10. Een wolfraam contactpen kan bijvoorbeeld worden gevormd door middel 25 van CVD van wolfraam met gebruikmaking van een WF^ brongas. Onder bepaalde omstandigheden kan het geschikt zijn om andere materialen te gebruiken voor het vormen van de contactpen 42, waaronder bijvoorbeeld aluminium. Het thans de voorkeur verdienende wolfraam CVD-proces brengt wolfraam over de gehele lijmlaag aan. Derhalve verdient het, 30 voor inrichtingen waarin de lijmlaag een deel van de intermetalen diëlektrische laag 36 bedekt, de voorkeur dat een CMP of terugetspro-ces wordt gebruikt voor het verwijderen van het aangebrachte wolfraam van het oppervlak van de diëlektrische laag 36 buiten de doorgang, en voor het planariseren van de wolfraam contactpen met het bovenopper-35 vlak van de diëlektrische laag 36. waardoor een contactpen 42 wordt gevormd zoals geïllustreerd. In het de voorkeur verdienende polijst-proces wordt de lijmlaag 40 verwijderd van het oppervlak van de diëlektrische laag 36. Derhalve is het gewenst om een tweede lijmlaag 1005911 11 44 aan te brengen, soortgelijk qua samenstelling en qua depositiepro-ces als de eerste lijmlaag 40, over de diëlektrische laag 36 en over de contactpen 42. De resulterende structuur is getoond in figuur 11.Preferably, a metal contact pin 42 is then formed within the passageway in contact with the adhesive layer, as shown in Figure 10. For example, a tungsten contact pin can be formed by tungsten CVD using a WF 4 source gas. Under certain circumstances, it may be appropriate to use other materials to form the contact pin 42, including, for example, aluminum. The presently preferred tungsten CVD process applies tungsten to the entire adhesive layer. Therefore, for devices in which the adhesive layer covers part of the intermetal dielectric layer 36, it is preferred that a CMP or reset process be used to remove the applied tungsten from the surface of the dielectric layer 36 outside the passage, and for planarizing the tungsten contact pin with the top surface of the dielectric layer 36, thereby forming a contact pin 42 as illustrated. In the preferred polishing process, the adhesive layer 40 is removed from the surface of the dielectric layer 36. Therefore, it is desirable to apply a second adhesive layer 1005911 11 44, similar in composition and deposition process as the first adhesive layer 40 , over the dielectric layer 36 and over the contact pin 42. The resulting structure is shown in Figure 11.
Het verwerken gaat verder voor het vormen van een tweede niveau 5 van bedradingsleidingen, inclusief een tweede-niveau-bedradingsleiding 46 in contact met de tweede-niveau-lijmlaag 44, zoals geïllustreerd door figuur 11. Het hier beschreven proces is compatibel met een reeks van verschillende materialen voor de tweede-niveau-bedradingsleidin-gen, inclusief wolfraam en aluminium, gevormd door een verscheidenheid 10 van verschillende processen. Terwijl de onderhavige uitvinding is beschreven in termen van het vormen van een verbinding tussen eerste en tweede bedradingslagen, zal het duidelijk zijn dat dit algemeen verwijst naar een verbinding die is gevormd tussen geleiders of geleidende gebieden op verschillende niveaus. De werkwijze vereist niet dat 15 de geleiders bedradingsleidingen zijn of dat de geleiders op aangrenzende niveaus zijn gevormd, hoewel zekere aspecten van de onderhavige uitvinding hun het meest de voorkeur verdienende toepassing in dergelijke structuren zullen vinden.Processing continues to form a second level 5 of wiring leads, including a second level wiring lead 46 in contact with the second level adhesive layer 44, as illustrated by Figure 11. The process described here is compatible with a range of various materials for the second level wiring leads, including tungsten and aluminum, formed by a variety of different processes. While the present invention has been described in terms of forming a connection between first and second wiring layers, it will be understood that this generally refers to a connection formed between conductors or conductive regions at different levels. The method does not require the conductors to be wiring conduits or that the conductors are formed at adjacent levels, although certain aspects of the present invention will find their most preferred application in such structures.
Terwijl de onderhavige uitvinding is beschreven in termen van 20 bepaalde voorkeursuitvoeringsvormen, zal het de vakman met gebruikelijke vakkennis duidelijk zijn dat verscheidene modificaties en wijzigingen aan de uitvoeringsvormen kunnen worden uitgevoerd zonder de basisfunctie van de onderhavige uitvinding te wijzigen. Derhalve is de reikwijdte van de onderhavige uitvinding niet begrensd tot de speci-25 fieke uitvoeringsvormen die hier zijn beschreven; veeleer wordt de reikwijdte van de onderhavige uitvinding bepaald door de volgende conclusies.While the present invention has been described in terms of certain preferred embodiments, one of ordinary skill in the art will appreciate that various modifications and changes to the embodiments can be made without altering the basic function of the present invention. Therefore, the scope of the present invention is not limited to the specific embodiments described here; rather, the scope of the present invention is defined by the following claims.
100591 1100591 1
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL1005911A NL1005911C2 (en) | 1997-04-25 | 1997-04-25 | Formation of interconnects in semiconductor device between different level wiring lines |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL1005911 | 1997-04-25 | ||
| NL1005911A NL1005911C2 (en) | 1997-04-25 | 1997-04-25 | Formation of interconnects in semiconductor device between different level wiring lines |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL1005911C2 true NL1005911C2 (en) | 1998-10-27 |
Family
ID=19764862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL1005911A NL1005911C2 (en) | 1997-04-25 | 1997-04-25 | Formation of interconnects in semiconductor device between different level wiring lines |
Country Status (1)
| Country | Link |
|---|---|
| NL (1) | NL1005911C2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0326293A1 (en) * | 1988-01-27 | 1989-08-02 | Advanced Micro Devices, Inc. | Method for forming interconnects |
| GB2268329A (en) * | 1992-06-29 | 1994-01-05 | Intel Corp | Methods of forming an interconnect on a semiconductor substrate |
| DE4319070A1 (en) * | 1992-06-24 | 1994-01-05 | Mitsubishi Electric Corp | Semiconductor device with multilevel interconnect structure - comprises etch preventing film between inter level insulation layers of poly:phenyl silsequioxane with openings, and interconnect layers, avoiding recess formation |
-
1997
- 1997-04-25 NL NL1005911A patent/NL1005911C2/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0326293A1 (en) * | 1988-01-27 | 1989-08-02 | Advanced Micro Devices, Inc. | Method for forming interconnects |
| DE4319070A1 (en) * | 1992-06-24 | 1994-01-05 | Mitsubishi Electric Corp | Semiconductor device with multilevel interconnect structure - comprises etch preventing film between inter level insulation layers of poly:phenyl silsequioxane with openings, and interconnect layers, avoiding recess formation |
| GB2268329A (en) * | 1992-06-29 | 1994-01-05 | Intel Corp | Methods of forming an interconnect on a semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291331B1 (en) | Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue | |
| US5693568A (en) | Reverse damascene via structures | |
| US5736457A (en) | Method of making a damascene metallization | |
| US6312874B1 (en) | Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials | |
| US6268283B1 (en) | Method for forming dual damascene structure | |
| US20050191851A1 (en) | Barrier metal cap structure on copper lines and vias | |
| US5899738A (en) | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps | |
| US5982035A (en) | High integrity borderless vias with protective sidewall spacer | |
| US5852328A (en) | Semiconductor device and method of manufacturing the same | |
| JP2004179659A (en) | Formation of via hole for damascene metal conductor in integrated circuit | |
| US6472308B1 (en) | Borderless vias on bottom metal | |
| KR100460771B1 (en) | Method of fabricating multi-level interconnects by dual damascene process | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US6350695B1 (en) | Pillar process for copper interconnect scheme | |
| US6869879B1 (en) | Method for forming conductive interconnects | |
| US5981395A (en) | Method of fabricating an unlanded metal via of multi-level interconnection | |
| US6194307B1 (en) | Elimination of copper line damages for damascene process | |
| NL1005911C2 (en) | Formation of interconnects in semiconductor device between different level wiring lines | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| CN1055788C (en) | Method for making internal connecting wires within semiconductor device | |
| KR100289672B1 (en) | Metallization of Self-arranged Unlanded Vias | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| EP0834920A1 (en) | Improvements in or relating to semiconductor device metallization and interconnects | |
| KR20030058523A (en) | Method for forming multi metal layer by dual damascene process | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD2B | A search report has been drawn up | ||
| VD1 | Lapsed due to non-payment of the annual fee |
Effective date: 20091101 |