MXPA98009145A - Sistema de radio comunicacion digital adaptable - Google Patents

Abstract

La presente invención se refiere a una arquitectura de radio comunicaciones digital, la cual se pued reconfigurar por reprogramación de al menos un dispositivo programable y por lo tanto usa de manera más eficiente el ancho de banda disponible de un canal de radio frecuencia con variación de tiempo y/o proporciona un sistema flexible de comunicaciones digital adaptable. En ciertas modalidades, el dispositivo programable usa un Dispositivo Lógico Programable (PLD) para desempeñar las funciones de procesamiento de comunicaciones digitales del transmisor o el receptor de un sistema de radio comunicaciones. En este contexto, PLD es un término general que representa una familia de dispositivos lógicos programables;ejemplos de esta familia son un Arreglo Lógico Programable (PAL), un PLD complejo (CPLD), y un Arreglo de Compuerta de Campo Programable (FPGA). La arquitectura se considera reconfigurable en el sentido que cualquier o todos los algoritmos de procesamiento de comunicaciones digitales se pueden modificar al reprogramar el PLD. La arquitectura del sistema de comunicaciones digitales se caracteriza por los siguientes parámetros. Elíndice de símbolo de canal, el ancho de banda ocupado, la técnica de modulación y la técnica de acceso múltiple. Una reconfiguración es la modificación de la arquitectura del sistema de comunicaciones digitales y ocurre al reprogramar el PLD a través de un control externo, por ejemplo en el evento de una estación base de radio comunicaciones que desea cambiar la arquitectura de radio que usa una pieza en particular de espectro de radio. Una reconfiguración también ocurre, por ejemplo, al reprogramar dinámicamente el sistema de comunicaciones digital que depende de las condiciones del canal de radio con variación de tiempo, tal como el efecto del número de usuarios del canal, la carga ofrecida, la calidad de la medición del servicio o las características de la(s) aplicación(es) deseada(s) que incluyen voz, datos, vídeo y/o pistas. Los métodos para medir las condiciones del radio canal con variación de tiempo son revelados y ayuda a como estas mediciones impactan en una reconfiguración. Esta invención revela como la arquitectura para un sistema de radio comunicaciones digitales se puede reprogramar en base a las condiciones actuales del canal y/o a través de un control externo.

Description

SISTEMA DE RADIO COMUNICACIÓN DIGITAL ADAPTABLE CAMPO DE LA INVENCIÓN La presente invención se refiere a los sistemas de comunicación inalámbricas y, en particular, a los sistemas de comunicación inalámbricas que usan técnicas de comunicación reconfigurable adaptable. ANTECEDENTE DE LA INVENCIÓN Los sistemas de comunicación remotos son usados por una variedad de aplicaciones, tales como identificación, pistas, radares, comunicaciones de datos, comunicaciones de voz y comunicaciones de video. En sistemas digitales de radio frecuencias (RF) , una unidad terminal se comunica con otra unidad terminal usando señales de radio moduladas. La unidad terminal incluye receptores digitales el cual demodula la radio frecuencia portadora entrante digitalmente modulada para reproducir el mensaje de datos que se transmite. Un software para un sistema receptor de radio es una arquitectura e implementación del receptor de banda base en el cual todas las funciones del receptor de banda base se realizan de manera digital, usa típicamente un procesador de señal digital o un procesador de propósito general, en el cual el procesador ejecuta instrucciones de REF.: 28529 programa para realizar funciones de proceso de banda base.

Como tal, el software de radio toma la señal de radio recibida después que demodula a una frecuencia intermedia (Fl) y recupera los símbolos de bits del canal. El software actual de tecnología de radio se limita en términos del índice de símbolos del canal que se demodulan digitalmente. Un procesador de señal digital o un procesador de propósito general es básicamente un dispositivo de computadora serial, por lo tanto se limita a la velocidad del procesador de la computadora. La tecnología de ancho de banda, tal como los sistemas de acceso múltiple para la división del código (AMDC) con símbolos que promedian cerca o exceden un megasímbolo por segundo no pueden ser implementados en la actualidad en un software de radio tradicional. En suma las técnicas de software de radio están limitadas debido a las capacidades de procesamiento; ellas pueden soportar la tecnología de banda angosta o deben ser acopladas con otras técnicas en orden para soportar la tecnología de banda angosta. La tecnología actual también soporta terminales de modo múltiple. Por ejemplo, la telefonía celular soporta unidades terminales en modo doble o triple, donde cada modo se comunica en una frecuencia diferente y utiliza un modo de protocolo diferente. Como un ejemplo, un teléfono celular no soporta el sistema de teléfono móvil análogo avanzado (TMAA) con una interfaz estándar de aire de ancho de banda de 30 kHz, pero puede soportar una interfaz estándar de aire basada en acceso múltiple para la división del tiempo (AMDT) hasta tener múltiple espacios de tiempo dentro del mismo canal de 30 kHz. Sin embargo, en la tecnología usada para construir sistemas de radio comunicación en modo dual, el modo del protocolo está determinado en la configuración del tiempo de llamada y los restos fijos para la duración de esa llamada. Aunque algún hardware puede ser reusado entre estos modos, un teléfono celular de modo dual utiliza típicamente hardware duplicado o redundante, tal como los filtros de las frecuencias de radio y las frecuencias intermedias, con el software de receptor digital se implementa la banda base o funciones de procesamiento de frecuencia intermedia a banda base. Como se discutió arriba, el software de radio están delimitados al procesamiento de modulación de banda angosta (típicamente menos de 100 ksamples/seg) , con hardware adicional se necesita para desempeñar el procesamiento de modulación de banda ancha (típicamente mayor de 100 ksamples/seg) . Más allá de las limitaciones actuales del software de radio tecnología, hay muchos daños en el canal de radio frecuencia, tal como "sombreo" debido al tipo de terreno, desvanecimiento Rayleigh debido a la adición constructiva y destructiva de señales multirutas y a la interferencia de otros radios la cual interrumpe la transferencia de datos satisfactoria entre las unidades terminal y para reducir el desalojo de la información que es transferida. Adicionalmente, estos daños de radio frecuencia son variaciones en el tiempo. Para vencer estos daños de radio frecuencia, se han desarrollado dispositivos y esquemas de receptores y transmisores complejos, tales como codificadores circonvolucionales y arreglos de antena adaptable. Estos esquemas complejos son diseñados basados sobre los peores casos de daños en radio frecuencia del canal de radio frecuencia para ejecutar con calidad correcta las medidas del servicio las cuales se pueden medir por varios parámetros, tal como índice de error del bit (BER, por sus siglas en inglés) , índice de error empaquetado y latencia o retraso en la información que se entrega previamente corrompida. Estos esquemas reducen la capacidad de información del sistema de comunicación para ir en contra de los daños de radio frecuencia estimados. Sin embargo, si un canal de radio frecuencia está en un estado relativamente sin corromper y no sufre de algún daño, los esquemas actuales no tomarán ventaja de la capacidad de información total del ancho de banda disponible porque el ancho de banda es pasivo al ser usado para ir en contra de los daños de radio frecuencia. SUMARIO DE LA INVENCIÓN. La presente invención implica una arquitectura de radio comunicaciones digital adaptable la cual puede ser reconfigurada por reprogramación de un pequeño dispositivo programable, y por lo tanto usa más eficientemente el ancho de banda disponible de un canal de radio frecuencia con variación de tiempo y/o para proveer un sistema de comunicación digital más flexible y adaptable. De hecho, el dispositivo programable usa un dispositivo lógico programable (PLD, por sus siglas en inglés) para desempeñar las funciones de procesamiento de las comunicaciones digitales de transmisor o el receptor de un sistema de radio comunicación. En este contexto PLD es un término general que representa a una familia de dispositivos lógicos programables; ejemplos de esta familia son: arreglo lógico programable (PAL, por sus siglas en inglés) , dispositivo lógico programable complejo (CPLD, por sus siglas en inglés) y arreglo de compuerta de campo programable (FPGA, por sus siglas en inglés) . La arquitectura es reconfigurable en el sentido de que cualquiera o todos los algoritmos de procesamiento de comunicación digital pueden ser modificados al reprogramar el PLD. La arquitectura de los sistemas de comunicación digital se caracteriza por los siguientes parámetros; el índice de símbolos del canal, el ancho de banda ocupado, la técnica de modulación y la técnica de acceso múltiple. Una reconfiguración es la modificación de la arquitectura de los sistemas de comunicación digital y puede ocurrir al reprogramar el PLD por un control externo, por ejemplo una estación base de radio comunicaciones desea cambiar la arquitectura de radio que usa para una pieza en particular de espectro de radio. Una reconfiguración puede ocurrir también, por reprogramación dinámica de los sistemas de comunicaciones digitales dependiendo dé las condiciones de la variación de tiempo de un radio canal, tal como el efecto del número de usuarios del canal, la carga ofrecida, la medida de la calidad del servicio, o las características de la(s) aplicación (es) deseada (s), incluyendo voz, datos, video y/o pistas. Los métodos para medir la variación de tiempo de las condiciones de un radio canal son reveladas y como estas otras medidas pueden impactar una reconfiguración. Esta invención revela cómo la arquitectura para los sistemas de comunicación digital pueden ser reprogramados dinámicamente basado en las condiciones actuales del canal y/o del control externo. BREVE DESCRIPCIÓN DE LAS IMÁGENES Otros aspectos y ventajas de la presente invención pueden ser aparentes al leer la siguiente descripción detallada y la referencia de los dibujos en la cual: FIG. 1 muestra un diagrama de bloque de un sistema de comunicaciones digitales; FIG. 2 muestra un diagrama de bloque de dos unidades terminales que se comunican sobre un canal que usa el sistema de comunicación digital de la FIG. 1; FIG. 3 muestra un diagrama de bloque de una modalidad de un sistema de comunicación digital adaptable; FIG. 4 muestra un diagrama de bloque de un sistema de comunicación digital que usa múltiples dispositivos FPGA conectados por un dispositivo Circuito Integrado de Interconexión; FIG. 5 muestra un subsistema de radio análogo ilustrativo de un sistema de comunicación digital; FIG. 6 es una representación gráfica de una reconfiguración espacial de varios parámetros los cuales los sistemas de comunicación digital adaptable pueden monitorear para reconfigurar los sistemas de comunicación digital adaptable; y la FIG. 7 muestra un diagrama de bloque de una modalidad de una unidad que reconfigura y compara para calcular el índice de error de símbolo del canal .

DESCRIPCIÓN DETALLADA Una modalidad ilustrativa de los sistemas de radio comunicación digital adaptable de acuerdo a los principios de la presente invención están descritos abajo. Aquí revelamos cómo la arquitectura de los sistema de radio comunicación digital adaptable pueden ser reconfigurados dinámicamente para proporcionar un incremento en la flexibilidad y el desempeño. Una reconfiguración de la arquitectura radio digital envuelve la reprogramación de las funciones de procesamiento de las comunicaciones digitales del sistema de radio comunicación. Una reconfiguración puede ocurrir sobre un control externo, por ejemplo si una estación base desea cambiar la arquitectura de radio que usa para una pieza de espectro particular. Una reconfiguración puede también ocurrir sobre las condiciones actuales del canal, las cuales incluyen el efecto del número de usuarios del canal, la carga ofrecida, la medición de la calidad de la señal y/o las características de la aplicación deseada que incluye voz, datos, video o pistas. Como tal, la arquitectura de radio puede ser modificada dinámicamente. Cada reconfiguración produce una arquitectura de radio particular, que consiste en la combinación de los siguientes parámetros; el índice de símbolo del canal, el ancho de banda ocupado, la técnica de modulación y la técnica de acceso múltiple. El índice de símbolo del canal es el índice de la transmisión de la información de símbolos codificados. El ancho de banda ocupado es el ancho de banda necesario para contener los símbolos de información. La técnica de modulación es el método usado para modular los símbolos de información sobre una portadora. La técnica de acceso múltiple es el protocolo usado para un punto final particular para controlar el acceso a un "canal" particular, donde canal puede ser un bloque de espectro, un período de tiempo, un código disperso, etc. En una modalidad de esta invención, las funciones de procesamiento de las comunicaciones digitales del sistema radio digital son implementadas, en su totalidad o en partes en al menos un dispositivo lógico programable (PLD) . En este contexto, PLD es un término general que representa a una familia de dispositivos lógicos programables; se incluyen en esta familia el arreglo lógico programable (PAL) , el dispositivo lógico programable complejo (CPLD), y el arreglo de compuerta de campo programable (FPGA) . En otra modalidad, el sistema de radio usa la tecnología FPGA. Un FPGA, como dispositivo paralelo inherente, tiene la capacidad de implementar todas las funciones de procesamiento de comunicaciones digitales desde muchas de las funciones procesadas en paralelo. Para adaptar los cambios en las condiciones de operación, la arquitectura de comunicaciones digitales provee un incremento en el desempeño y la flexibilidad del conjunto de las condiciones de operación. FIG. 1 muestra los elementos de bloque básicos de un sistema de comunicación digital. El objetivo del Sistema de Comunicación Digital 100 es entregar el contenido de la información de la Fuente de Información 101 al Descenso de Información 109 a través de un medio el canal 105. En ciertas modalidades, la información se encuentra en forma de señales digitales las cuales se pueden originar de cualquier tipo de fuente de información que incluye voz, datos, video, pistas o números aleatorios. La fuente de información es mostrada en la FIG. 1 como la Fuente de Información 101. La Fuente de Información 101 envía su información a la Cadena de Transmisión 128. Con la Cadena de Transmisión 128, un Decodificador Fuente 102 obtiene las señales de información y genera los bits de información actual para que se transmitan. Un Decodificador de Canal 103 traduce los bits de información en símbolos del canal o bits decodificados del canal. El Decodificador de Canal 103 provee redundancia para propósitos de corrección de errores. Un Modulador Digital 104 traduce los símbolos del canal o bits decodificados de canal en una señal modulada digital. El Modulador Digital 104 puede usar una variedad de esquemas de modulación, tal como amplitud, frecuencia o fase de modulación de cualquier complejidad; o una combinación híbrida de amplitud, frecuencia, y/o fase de modulación. La Señal Modulada Digital 120 es entonces transmitida sobre el Canal 105. En esta modalidad, el Canal 105 consiste en un canal de radio comunicaciones. El Canal 105 incluye circuitería para modular la Señal Modulada Digital 120 sobre una portadora de radio frecuencia, y para transmitir la portadora de radio frecuencia modulada resultante sobre el canal de radio comunicación. El radio canal corromperá la Señal Modulada Digital 120; esto se discute más adelante. El canal medio puede ser alternativamente un cable de fibra óptica, un cable de cobre o un enlace infrarrojo remoto. El Canal 105 da salida a la señal demodulada recibida sobre el radio canal. En una modalidad, esta demodulación es desempeñada al usar la detección de Heterodyne en una Frecuencia Intermedia (IF), y la señal de salida consiste en dos componentes de la señal demodulada, la señal En-Fase (E) y los elementos Cuadraturos (C) mostrados como E&C 121. En esta modalidad las señales de salida E&C 121 del Canal 105 son entradas a la Cadena Receptora 124. Dentro déla Cadena Receptora 124, el Demodulador Digital 106 tiene como entrada a E&C 121 y como salida los símbolos del canal recibido. El Decodificador de Canal 107 tiene como entrada los símbolos del canal y decodifica los símbolos del canal para producir los bits de información. El Decodificador Fuente 108 recibe los bits de información y los decodifica en las señales de información. En teoría, las señales de información que son transmitidas del Decodificador Fuente 108 al Descenso de información 109 es los mismos símbolos transmitidos de la Fuente de Información 101 al Decodificador Fuente 102; de cualquier modo se produce la corrupción mencionada debido al radio canal, distintas técnicas son implementadas en los codificadores y decodificadores fuente y del canal. Estas técnicas de codificación incluyen codificación y decodificación convolucional y de bloque, las cuales proveen información redundante al permitir que los datos corruptos se corrijan. En ciertas modalidades, un bloque de Optimización y Medición del Desempeño del Sistema 110 (SPM&O) es localizado con la Cadena Receptora 124. La Optimización y Medición del desempeño del sistema 110 monitorea el desempeño del Canal 105, del Demodulador Digital 106, del Decodificador de Canal 107 y del Decodificador Fuente 108, y determina cuales si hay, deben ser dinámicamente reprogramados de los bloques 102 al 104 en la Cadena de Transmisión 128 y los bloques 106 al 108 en la Cadena Receptora 124. Si fuera necesaria una reprogramación, la Optimización y Medición del Desempeño del Sistema 110 da instrucciones a la Programación Lógica 202 para reprogramar el (os) dispositivo (s) programable (s) . Las Unidades Terminales 112 y 114 se consideran como dos puntos finales de un sistema de radio comunicación. En una modalidad, la Terminal 112 puede ser una estación base y la Unidad Terminal 114 puede ser una unidad móvil en un sistema de comunicaciones Celulares. La Figura 2 muestra las relaciones entre las Unidades Terminales 112 y 114, el Canal 105, el Sistema de Comunicación 100, la Cadena de Transmisión 128 y la Cadena Receptora 124. Nótese que en la FIG. 2, la Unidad Terminal 112 y la 114 contienen ambas a la Cadena de Transmisión 128 y a la Cadena Receptora 124. Esta configuración debe ser real en un sistema de radio comunicación bi-direccional. En una modalidad, la Optimización y Medición del Desempeño del Sistema 110 determina, basada en las entradas mostradas en la FIG. 1, que el sistema de radio comunicación debe configurarse para mejorar el desempeño del sistema en las Unidades Terminales 112 y 114. Con la referencia de las FIGs. 1 y 2, la Optimización y Medición del Desempeño del Sistema 110 proporciona un Mensaje 111 a la Cadena de Transmisión de la Unidad Terminal 112, la cual se transmite de la Unidad Terminal 114 a la Cadena Receptora 124. Sobre la entrega de la Unidad Terminal al Descenso de Información 109, el Mensaje 111 se vuelve el Mensaje de Reprogramación 112, este instruye a la Programación Lógica 202 para reconfigurar los bloques relevantes del 102 al 104 y del 106 al 108 (en el evento en que la Cadena de Transmisión 128 y la Cadena Receptora 124 estén presentes con la Unidad Terminal 114) . Por lo tanto la Unidad Terminal 112, Optimización y Medición del Desempeño del Sistema 110 da instrucciones a la Programación Lógica para reconfigurar los bloques relevantes del 102 al 104 y del 106 al 108 (en el evento en que la Cadena de Transmisión 128 y la Cadena Receptora 124 estén presentes con la Unidad Terminal 112) . Como resultado de los pasos anteriores, la Unidad Terminal 112 y la Unidad Terminal 114 se reconfiguran en una manera que se mejore el desempeño del sistema de radio comunicación. Nótese que el Mensaje 111 puede ser transmitido sobre el Canal 105, sobre un diferente canal, o sobre la interfaz de Control Externo 130. Tal como el Sistema de Comunicación Digital 100 conforme a los principios de esta invención habilita los pares de las Unidades Terminales 112 y 114 para adaptar dinámicamente algunos de los bloques o todos del 102 al 104 y del 106 al 108 (ver FIG. 1) para obtener una configuración de operación deseada. En algunas situaciones, esto permite que la información se incremente para un estado de canal dado. En ciertas modalidades, el Control Externo 130 puede instruir a la Programación Lógica 202 para reconfigurar algunos de los bloques o todos del 102 al 104 y del 106 al 108 (ver FIG. 1) para obtener una configuración de operación deseada. Un ejemplo de esta situación es si la Unidad Terminal 112 tuvo una estación celular base y una reconfiguración fue deseada para soportar un nuevo protocolo de radio comunicaciones. Los dos protocolos de radio comunicaciones pueden ser muy parecidos en características técnicas o pueden ser totalmente diferentes con diferentes índices de símbolo de canal, anchos de banda y técnicas de modulación. Un ejemplo de un cambio radical en los protocolos de radio comunicaciones puede involucrar una reconfiguración en el protocolo de Acceso Múltiple de División del Tiempo y del protocolo de Acceso Múltiple de División del Código. Una reconfiguración del protocolo de radio comunicaciones significa que las características técnicas o configuración del Sistema de Comunicaciones Digitales (FIG. 1) han sido cambiadas o reconfiguradas . Como resultado de una configuración se pueden modificar algunos o todos de los siguientes parámetros: el índice de símbolo del canal, el ancho de banda ocupado, la técnica de modulación y la técnica de acceso múltiple. En ciertas modalidades, reconfigurar la Cadena de Transmisión 128 y la Cadena Receptora 124 para cambiar el protocolo de radio comunicaciones se implementa únicamente por reprogramación de todos o partes del dispositivo programable usado para implementar estas cadenas. La cantidad de degradación de la señal entre el Modulador Digital 104 y el Demodulador Digital 106 depende de muchas variaciones en las condiciones del canal, por ejemplo, multiruta, desvanecimiento de la señal, distancia entre las Unidades Terminales 112 y 114, el número de señales del canal adyacente/co-canal, etc. La degradación de la señal se limita al radio de ruido a la señal (SNR, por sus siglas en inglés) en el Demodulador Digital el cual determina el índice de Error del Bit para una modulación digital dada y el índice del bit de información disponible del sistema de comunicaciones digitales. Un método para mejorar el desempeño del índice de Error del Bit es usar una técnica de modulación digital eficiente con menor ancho de banda la cual requiere menor Radio de Ruido a la Señal por bit de información; y tal como mover la modulación en el Tecleo de Cambio en la Fase de Cuadratura Diferencial (DQPSK, por sus siglas en inglés) a el Tecleo de Cambio en la fase Binaria Diferencial (DBPSK, por sus siglas en inglés) . Esto se realiza por instrucciones de la Programación Lógica 202 para i-eprogramar el Modulador Digital 104 y el Demodulador Digital 106. En general, para disminuir el índice de Error del Bit del sistema de comunicaciones digitales para una modulación dada, la redundancia es añadida al torrente de bit decodificado fuente por el Decodificador de Canal 103. La información redundante puede detectar y corregir algunos de los errores de salida del bit del Demodulador Digital 106 por el Decodificador de Canal 107. De tal modo, para un índice de símbolo del canal fijo, el índice de bit de información del Decodificador Fuente 102 debe ser disminuido en orden para incluir los bits redundantes del Decodificador de Canal 103. Si el estado del Decodificador de Canal 103 contiene bits que no son necesarios, entonces la información de salida se sacrifica. Controversialmente, si la cantidad de decodificación de canal no es suficiente para superar un estado de canal no deseado entonces la información de salida se daña. La FIG. 3 muestra una modalidad para implementar un transceptor totalmente programable de radio comunicación digital adaptable que usa la tecnología FPGA. En esta modalidad particular, el sistema consta de tres chips de circuitos integrados; los cuales pueden ser conectados sobre una Tarjeta de Circuito Impreso 200. En esta modalidad particular, el FPGA 203 implementa un transceptor que incluye los elementos 102-104 descritos para la Cadena de Transmisión 128 de la FIG. 1 y los bloques 106-108 descritos para la Cadena Receptora 124 de la FIG. 1. Adicionalmente en esta misma modalidad, el FPGA 203 puede también implementar todas las porciones del SPM&O 110 (FIG. 1) de la Cadena Receptora 124 (FIG. 1) . El Dispositivo de Programación 206 con el de Programación Lógica son usados para reprogramar el FPGA 203. El ADC y el DAC 204, junto con el Radio Análogo 400 son partes lógicas pero no en su totalidad del Canal 105 (FIG. 3) . En esta modalidad particular, una computadora personal (PC) 201 u otro dispositivo de procesamiento almacena el firmware - el código que es cargado en el FPGA - para los bloques 106-108 de la Cadena Receptora 124 (FIG. 1) y los bloques 102-104 para la Cadena de Transmisión 124 (FIG. 1) . La PC 201 se comunica con el FPGA 203 que pasa por el Dispositivo de Programación 206 localizado con el de Programación Lógica 202. El Dispositivo de Programación 206 en esta modalidad contiene la circuitería necesaria y los puertos de E/S para comunicarse con la PC 201 a través de una interfaz de Bus o colector ISA 205, y proporciona la circuitería de la interfaz para reprogramar el FPGA 203 con un nuevo firmware. En una modalidad alternativa, el Dispositivo de Programación 206 es un microcontrolador. En otra alternativa, un dispositivo de almacenamiento digital (ROM, RAM) que contiene el bloque de firmware está directamente conectado al FPGA 203. Otras modalidades con diferentes configuraciones de hardware son posibles para reprogramar el FPGA 203 sin desviarse de esta invención. Como se muestra en la FIG. 4, múltiples dispositivos FPGA 203 pueden ser usados para implementar todas las funciones necesarias de comunicaciones digitales si un solo FPGA 203 (FIG. 2) no tiene el número de compuertas necesarias para implementar el sistema de comunicaciones digital adaptable. Los múltiples dispositivos FPGA 203 pueden ser cableado por pistas sobre la Tarjeta de Circuito Impresa 200 o aún más flexible, por uno o más de Circuito de Interconexión Integrada (IIC) . El IIC 300 es un dispositivo de circuito integrado donde la ruta entre los pines de entrada y los de salida se determinan por la descarga del firmware. Al usar el IIC 300 para interconectar múltiples dispositivos FPGA 203 permite la partición de la funcionalidad de un sistema de comunicaciones digital entre los dispositivos FPGA mientras mantienen la flexibilidad de la arquitectura de un sistema de comunicaciones digitales. Por lo tanto, la complejidad del sistema no está limitada por el tamaño de los dispositivos FPGA disponibles. Con la referencia particular a las FIGs. 3 y 4, el FPGA 203 se comunica con un Radio Análogo 400 a través del Convertidor Análogo-Digital (ADC) y del Convertidor Digital-Análogo (DAC) 204. En esta modalidad el ADC/DAC 204 contiene dos circuitos integrados separados, uno ADC y uno DAC, Ambos contienen convertidores de canal E&C duales. Otras modalidades pueden combinar todas las funciones del ADC/DAC en un solo circuito integrado o reeemplazar la Unidad ADC/DAC con dispositivos de duras limitaciones. En la modalidad de dura limitación, la salida del hardware del transmisor digital con el ADC/DAC, que usan voltajes lógicos digitales para lógico 1 y lógico 0, estos niveles de voltaje son cambiados y conectados al Mezclador de Modulación (FIG. 5) para modular la portadora de radio frecuencia. En esta modalidad, el Radio Análogo 400 de la FIG. 5 incluye una Antena 401, Amplificador de Bajo Ruido (LNA) 402, Mezclador de Desenlace 403, un Oscilador Local 404, un Amplificador de Filtro de Paso Bajo (LPFA) 405, un Mezclador de Enlace 406, un Amplificador de Potencia 407 y un Switch Circulador/RF 408. Un circuito Integrado de Radio Frecuencia se contiene al menos en una de las funciones de la FIG. 4. Debe ser notado que el Radio Análogo 400 no se limita a la implementación de un Sistema de Comunicaciones Digitales en la FIG. 1. Los amplificadores y mezcladores de radio frecuencias determinan la(s) banda (s) de comunicaciones de radio frecuencia de interés; por ejemplo el ISM de 2.4 GHz contra la banda de teléfono inalámbrico de 46/49 MHz, pero no se dispone de un ancho de canal disponible o una técnica de acceso al canal como puede ser TDMA o CDMA. El LPFA 405 y la unidad ADC/DAC 204 determinan la máxima frecuencia intermedia. La filtración necesaria y los algoritmos de conversión digital los desempeña el FPGA 203. La FIG. 6 muestra una ilustración de una programación viable de el Espacio de Referencia 500 para un Sistema de Comunicaciones Digitales 100 (FIG. 1) sobre un medio compartido. Si el número de usuarios incrementa o la seguridad de un canal decrementa el índice de información disponible hará que la unidad terminal decremente también. Por lo tanto, los tres parámetros combinados - el número de usuarios, la seguridad del canal y el índice de información de datos - determinan las características de la calidad de la señal de comunicación disponibles para la unidad terminal. Por lo tanto, la FIG. 6 representa una imagen tridimensional junto con los tres parámetros arriba mencionados se designan como coordenadas x, y, z respectivamente; y el Espacio de Referencia 500 es un volumen tridimensional que muestra las condiciones de operación viables. Por lo tanto, la forma y el tamaño del Espacio de Referencia 500 cambiará al depender de cada bloque en la configuración del Sistema de Comunicaciones Digitales 100 en la FIG. 1. En la Cadena Receptora 124 (FIG. 1), la SPM&O 110 (FIG. 1) mide el desempeño del Canal 105, del Demodulador Digital 106, del Decodificador de Canal 107 y el Decodificador Fuente 108 y calcula cuál, si hay algunos, entre los bloques 102-104 y los bloques 106-108 deben ser reconfigurados en orden para incrementar la salida de información entre las Unidades Terminales 112 y 114 (FIG. 2) . En esta modalidad, si un cambio es necesario, la SPM&O 110 alerta a la PC 201 (FIGs. 3 y 4), a través de la Programación Lógica 202 (FIGs. 3 y 4) para reprogramar el FPGA 203 (FIGs. 3 y 4) con la apropiada configuración del sistema de comunicaciones digitales. Alternativamente, la SPM&O 110 puede proporcionar la información de la medición a la PC 201 y esta puede determinar si es necesaria una reprogramación y la configuración apropiada de comunicaciones digitales. En adición, un Mensaje 111 (FIG. 1) es enviado a la Cadena de Transmisión 128 que se comunica con la Cadena Receptora 124, con la nueva información de la configuración. El hecho que una reprogramación y la nueva información pueda ser enviada a través de la PC 201. Los bloques 102-104 y 106-108 de la Cadena de Transmisión 128 se comunican con la Cadena Receptora 124 (FIG. 1) para que se programe conjuntamente.

Esta reconfiguración se puede ejecutar sobre una base dinámica. Por dinámica entendemos lo siguiente. La tecnología actual permite la reconfiguración de un dispositivo FPGA 203 completo en cerca de 100 ms . En un protocolo de radio comunicaciones, los espacios de tiempo en el orden de los milisegundos se agrupan juntos para formar marcos o tramas de los diez milisegundos, los cuales se agrupan en turnos para formar super tramas que se ordenan en fracciones de segundo. Esto es viable para las reconfiguraciones que toman lugar en la escala de tiempo de super tramas. O, en otro contexto, una sesión de transmisión consiste en un grupo de paquetes, los cuales requieren fracciones de segundo o más, Dependiendo el nivel de granularidad sobre el cual las reconfiguraciones tienen lugar. En esta manera, tales reconfiguraciones toman lugar sobre una base dinámica que da los resultados de la medición tomada en la unidad SPM&O 110. En esta modalidad particular, la SPM&O 110 (FIG. 1) efectúa las siguientes mediciones: • El promedio del radio de ruido a la señal (SNR) en la entrada del Demodulador Digital 106. • El índice de error de símbolo del canal (Ps) en la salida del Decodificador de Canal 107. • El BER en la salida del Decodificador Fuente 108.

El instantáneo SNR (Ec. 1) se aproxima a la SPM&O 110. Esta medición se realiza al medir la cantidad de entrada de ruido de fondo al Demodulador Digital 106 (FIG. 1) cuando no hay señales que existan sobre el canal n~ (t) , como se compara en el poder de la señal de la señal deseada, s~ (t) (Ec. 1). La SPM&O 110 mide también el ruido de fondo en otras frecuencias portadoras, n- (t ) ; esta medición se desaloja por procesamiento y filtración digital de la salida del Canal 105. La Cadena Receptora 124 usa algoritmos de procesamiento digital para canalizar la banda de frecuencia y el desempeño de la selección portadora. El SNR es un promedio pesado del instantáneo SNR y el valor previo de SNR (Ec. 2) . SNR=S-' (t) /rf (t) =?i S2 (i ) / ?1n2 (i ) i=0, . . . N-l (1 ) SNR= a * SNR + SNR 0 < a < 1 (2) El índice de error de símbolo de canal PS se determina por el número de bits de símbolo del canal en el error de salida del Decodificador de Canal 107 (FIG. 1) sobre un número predeterminado de bits del canal. En acuerdo con un aspecto de algunas modalidades de esta invención, la FIG. 7 muestra una modalidad de un Circuito Re-Codificado Comparado 600 para determinar el índice de error de símbolo del canal. El Circuito Re-Codificado Comparado 600 es parte de la SPM&O 110 (FIG. 1) en esta modalidad. La salida del Demodulador Digital es proporcionada al Decodificador de Canal 107 y al registro de la Demora de K-bit 601, donde K es la demora del bit a través del Decodificador de Canal 107 y del Codificador de Canal 103a. Los bits de salida del Codificador de Canal 103a y el registro de la demora de bit 601 se compara por una compuerta o exclusiva (XOR) 602 y se acumulan por el acumulador 603 sobre un número de bits M, por eso se genera un índice de error de símbolo del canal estimado Ps. El BER se estima del Estimado P3 604 y el chequeo de error de CRC se desempeña por el Decodificador Fuente 108. En esta modalidad, el error de bit de información (PE) se calcula al contar el número de chequeos de mensaje CRC erróneos (PM) para un número de paquetes (W) y dividir por el número de bits por paquete (N) PE = PM / NW (3) y el BER se calcula al tomar el índice máximo de error del bit de información y el índice de error del bit de símbolo multiplicado por el número de bits por símbolo (M) . BER = Max [PE,M . Ps] (4) Otras, mediciones más complejas del Canal 105 se desempeñan en la SPM&O 110, como demoras extensas en multiruta y la atenuación de potencia por desvanecimiento de canal, al agregar algoritmos de medición adicionales. En un ejemplo del Sistema de Comunicaciones Digitales de la FIG. 1, la Cadena de Transmisión 128 se comunica con la Cadena Receptora 124 al usar modulación de amplitud de cuadratura de nivel 8 (QAM) con codificación de canal circonvolucional con índice X> con un índice de bit de información de 1 Mb/s. La SPM&O 110 para la Cadena Receptora 124 mide el SNR a 9 dB, el índice de error de símbolo del canal PS = 2*10"2, y un BER=10"3. La SPM&O también mide otras portadoras en la banda y no encuentra un canal que incremente el desempeño del SNR entre la Cadena de Transmisión 128 y la Cadena Receptora 124. La Cadena Receptora 124 notifica a la Cadena de Transmisión 124 para cambiar su arquitectura de comunicaciones digitales para ser Espectro Extendido de Secuencia Directa (DSSS) , las modulaciones DQPSK que no tienen codificación de canal y 10 chips por bit, 32 bits, el largo máximo del código de extensión de Ruido Pseudo-aleatorio (PN) , con un índice de bit de información de 1 Mb/s. La Cadena Receptora 124 notifica entonces a la Programación Lógica 202 (FIGs. 3 y 4) para reprogramar la arquitectura del sistema de comunicaciones digital con los parámetros arriba mencionados. La Programación Lógica 202 (FIGs. 3 y 4) notifica a la PC 201 (FIGs. 3 y 4), la cual recupera y/o determina el firmware para los parámetros del sistema que arriba se mencionan, y reprograma el FPGA 203 (FIGs. 3 y 4). Después de reprogramar el FPGA 203 (FIGs. 3 y 4), la Cadena de Transmisión 128 y la Cadena Receptora 124 continúen sus comunicaciones al usar la nueva arquitectura del sistema de comunicaciones digitales hasta que la SPM&O 110 o el Control Externo 130 decida una nueva arquitectura si necesita transferir información. En este ejemplo, la opción de la modulación del DSSS fue hecha por el SPM&O que se localiza con la Cadena Receptora 124 desde las portadoras que no están libres, las cuales pueden incrementar el desempeño del SNR cuando sea disponible. La Unidad Terminal 114 asume a otros usuarios cuando las portadoras estén ocupadas. La reconfiguracíón de la arquitectura de un control de procesamiento de 10 chips por bit, la modulación DQPSK y la no codificación de canal proporciona un SNR de 10 dB. Sin embargo, para DQPSK, como configuración proporciona un BER de información =2*10"4 con el índice de bit de información equivalente a la configuración previa del sistema entre la Unidad terminal 114 y la Unidad Terminal 112. Reconfigurar el sistema de comunicaciones digitales al usar otras medidas o parámetros del sistema para incrementar la utilización del canal son posibles sin salimos de esta invención. En adición a las modalidades descritas arriba las configuraciones alternativas del sistema de comunicaciones digital adaptable en acuerdo con los principios de esta invención los cuales son posibles al omitir y/o agregar componentes y/o usar variaciones o porciones del sistema descrito. Por ejemplo, el SPM&O 110 ha sido descrito en conexión con la Cadena Receptora 124, pero todo o partes de una SPM&O 110 pueden estar en una locación separada, tal como un centro de control o un control externo. El SPM&O 110 puede recibir la medición de datos o los parámetros del sistema de la(s) unidad(es), determina la configuración apropiada para la(s) unidad (es) y proporciona la información de la reconfiguración respectiva de la(s) unidad(es), por eso se pueden reprogramar la(s) unidad(es). Ahora mencionamos cómo un canal de comunicaciones puede ser asimétrico desde un punto de vista de la arquitectura del Sistema de Comunicaciones Digital 100 implementada en cada dirección. En una modalidad, la Unidad Terminal 112 se comunica con la Unidad Terminal 114 (FIG. 2) a través del Canal 105. La Unidad Terminal 112 recibe el Mensaje de Reprogramación 112, por medio del SPM&O 110, del Control Externo 103 o de la Unidad Terminal 114 por la vía de Descenso de Información 109 (FIG. 1) . En esta modalidad, la Unidad Terminal 112 solo reprograma su Cadena Receptora 124 y no su Cadena de Transmisión 128; por lo tanto, la Unidad Terminal 112 y la Unidad Terminal 114 continúan su sesión de comunicación pero usan arquitecturas de sistema de comunicación digital diferentes. Por ejemplo, las comunicaciones de la Unidad Terminal 112 a la Unidad Terminal 114 usa la modulación digital QPSK y las comunicaciones de la Unidad Terminal 114 a la Unidad Terminal 112 son por modulación FSK. El uso de Cadenas Receptoras y de Transmisión asimétricas (124 y 128 respectivamente) se usan en muchas aplicaciones como pistas de carga y para las condiciones no recíprocas del Canal 105 (como una obstrucción cierra solo una de las Unidades Terminales 112 y 114) . Al dar una aplicación específica o el estado del Canal 105, cualquiera o ambas de las Cadenas Receptoras y de Transmisión (124 y 128 respectivamente) pueden configurarse independientemente para la mejor optimización del Sistema de Comunicaciones Digital 100.

Para las comunicaciones de una Cadena de Transmisión 128 de un primer transceptor a una Cadena Receptora 124 de un segundo transceptor, si la reconfiguración de la Cadena Receptora 124 del segundo transceptor toma efecto, entonces la Cadena de Transmisión 124 es informada de esta reconfiguración para que las comunicaciones se lleven a cabo. Se estima que los mensajes serán transmitidos al usar protocolos de comunicación existentes entre el primer y el segundo transceptor para coordinar la reconfiguración de la Cadena Receptora 124 y la Cadena de Transmisión 128 para ambos, o todos los transceptores. Lo que se ha descrito es meramente ilustrativo de la aplicación de los principios de esta invención. Otros arreglos y métodos se pueden implementar por estas habilidades en el arte sin salir del espíritu y el ámbito de la presente invención.

Se hace constar que con relación a ésta fecha, el mejor método conocido por el solicitante para llevar a la práctica la citada invención, es el que resulta claro a partir de la presente descripción de la invención. Habiéndose descrito la invención como antecede se reclama como propiedad lo contenido en las siguientes.

Claims (14)

REIVINDICACIONES:

1. Un método de recepción de señales de radio comunicación, dicho método se CARACTERIZA POR los pasos de : La recepción de una señal de radio comunicación que usa un receptor y tiene una arquitectura en particular implementada en al menos un dispositivo programable; y el cambio en dicha arquitectura del receptor mencionado, donde ese cambio en la arquitectura modifica al menos dos de las siguientes, el índice de símbolo del canal, el ancho de banda ocupado, la técnica de modulación o la técnica de acceso múltiple de dicha señal de radio comunicación y donde dicho cambio en la arquitectura se implementa por reprogramación de todas o partes de al menos un dispositivo programable.

2. El método de la reivindicación 1, caracterizado porque dicha reprogramación del dispositivo programable mencionado se implementa de una manera dinámica.

3. El método de la reivindicación 1, caracterizado POR los pasos de: la medición de la calidad de la señal de radio comunicación mencionada y donde los cambios en la arquitectura del receptor mencionado se basa en los resultados de la medición de la calidad de la señal mencionada.

4. El método de la reivindicación 3, caracterizado EN QUE la medición de la calidad de la señal mencionada consiste al menos de una medición del índice de error del bit.

5. El método de la reivindicación 3, caracterizado EN QUE la medición de la calidad de la señal mencionada consiste al menos de una medición del radio de ruido a la señal .

6. El método de la reivindicación 3, caracterizado EN QUE la medición de la calidad de la señal mencionada consiste al menos de una medición del índice de error de símbolo de canal.

7. El método de la reivindicación 3, caracterizado EN QUE la medición de la calidad de la señal mencionada consiste al menos de un dispositivo programable en un Dispositivo Lógico Programable.

3. El método de la reivindicación 1, caracterizado POR los pasos de: la recepción de la información de configuración de otra fuente que la señal de comunicaciones mencionada; Y el cambio en dicha arquitectura del receptor mencionado que se basa en la información de configuración mencionada .

9. Un método de recepción de señales de radio comunicación, dicho método se CARACTERIZA POR los pasos de : la recepción de una señal de radio comunicaciones que usa un receptor que tiene una arquitectura particular implementada en al menos un dispositivo lógico programable; y el cambio de la arquitectura del receptor mencionado, donde el cambio en la arquitectura modifica al menos uno de los siguientes, el índice de símbolo del canal, el ancho de banda ocupado, la técnica de modulación o la técnica de acceso múltiple de dicha señal de comunicación y donde el cambio en la arquitectura se implementa por reprogramación de todo o parte de al menos un dispositivo lógico programable.

10 . El método de l a reivindicación 9 , caracterizado porque reprogramación de un dispositivo lógico programable se implementa de una manera dinámica.

11. El método de 1 a rei v i nd icac ion 9. caracterizado POR el paso de: la medición de la calidad de la señal de dicha comunicación, donde el cambio en la arquitectura del receptor mencionado que se basa en los resultados en la medición de la calidad de la señal descrita.

12. El método de 1 a rei v i ndicac ion 9, caracterizado EN QUE al menos uno de los dispositivos lógicos programables mencionados es un Arreglo de Compuerta Programable .

13. Un método de transmisión de señales de radio comunicación, dicho método se CARACTERIZA POR los pasos de: la transmisión de una señal de radio comunicaciones que usa un transmisor que tiene una arquitectura particular implementada en al menos un dispositivo programable; el cambio en la arquitectura de dicho transmisor, donde el cambio de arquitectura modifica al menos dos de los siguientes, el índice de datos, el ancho de banda ocupado, la técnica de modulación o la técnica de acceso múltiple de la señal de comunicaciones dada y donde el cambio en la arquitectura se implementa por reprogramación de todo o parte de al menos un dispositivo programable mencionado.

14. Un método de transmisión de señales de radio comunicación, dicho método se CARACTERIZA POR los pasos de: la transmisión de una señal de radio comunicaciones que usa un transmisor que tiene una arquitectura particular implementada en al menos un dispositivo lógico programable; el cambio de arquitectura de dicho transmisor, donde el cambio en la arquitectura modifica al menos dos de los siguientes, el índice de datos, el ancho de banda ocupado, la técnica de modulación o la técnica de acceso múltiple de la señal de comunicaciones dada y donde el cambio en la arquitectura se implementa por reprogramación de todo o parte de al menos un dispositivo lógico programable mencionado. RESUMEN DE LA INVENCIÓN La presente invención envuelve una arquitectura de radio comunicaciones digital la cual se puede reconfigurar por reprogramación de al menos un dispositivo programable y por lo tanto usa de manera más eficiente el ancho de banda disponible de un canal de radio frecuencia con variación de tiempo y/o proporciona un sistema flexible de comunicaciones digital adaptable. En ciertas modalidades, el dispositivo programable usa un Dispositivo Lógico Programable (PLD) para desempeñar las funciones de procesamiento de comunicaciones digitales del transmisor o el receptor de un sistema de radio comunicaciones. En este contexto, PLD es un término general que representa una familia de dispositivos lógicos programables; ejemplos de esta familia son un Arreglo Lógico Programable (PAL) , un PLD complejo (CPLD) , y un Arreglo de Compuerta de Campo Programable (FPGA) . La arquitectura se considera reconfigurable en el sentido que cualquier o todos los algoritmos de procesamiento de comunicaciones digitales se pueden modificar al reprogramar el PLD. La arquitectura del sistema de comunicaciones digitales se caracteriza por los siguientes parámetros; el índice de símbolo de canal el ancho de banda ocupado, la técnica de modulación y la técnica de acceso múltiple. Una reconfiguración es la modificación de la arquitectura del sistema de comunicaciones digitales y ocurre al reprogramar el PLD a través de un control externo, por ejemplo en el evento de una estación base de radio comunicaciones que desea cambiar la arquitectura de radio que usa para una pieza en particular de espectro de radio. Una reconfiguración también ocurre, por ejemplo, al reprogramar dinámicamente el sistema de comunicaciones digital que depende de las condiciones del canal de radio con variación de tiempo, tal como el efecto del número de usuarios del canal, la carga ofrecida, la calidad de la medición del servicio o las características de la(s) aplicación (es) deseada (s) que incluyen voz, datos, video y/o pistas. Los métodos para medir las condiciones del radio canal con variación de tiempo son revelados y ayuda a como estas mediciones impactan en una reconfiguración. Esta invención revela como la arquitectura para un sistema de radio comunicaciones digitales se puede reprogramar en base a las condiciones actuales del canal y/o a través de un control externo.