MXPA97003022A - Formatos de multiples codigos en un abridor depuerta sencilla para estacionamiento, que incluyecuando menos un formato de codigo fijo y al menosun formato de codigo cambiante - Google Patents

Abstract

La presente invención se refiere a un método para programar un receptor de accionamiento de movimiento de barrera para responder a códigos de acceso fijos o cambiantes que deben corresponder a códigos de acceso almacenados para accionar el movimiento de barrera, que comprende:capacitar a un programador ubicado dentro del receptor de accionamiento de movimiento de barrera para aprender un tipo de código de acceso;recibir un primer código de acceso;identificar si el primer código de acceso recibido es un código de acceso del tipo fijo o un código de acceso del tipo cambiante;capacitar el programador ubicado dentro del receptor de accionamiento de movimiento de barrera para aprender códigos de acceso del tipo identificado;fijar un controlador, el controlador tiene una rutina de código de acceso fijo para aprender de y responder a códigos de acceso del tipo fijo y una rutina del código de acceso cambiante para aprender de y responder a códigos de acceso del tipo cambiante, para ejecutar sola la rutina del código de acceso que corresponda al tipo de código de acceso identificado;ejecutar la rutina del código de acceso para aprender el primer código de acceso recibido;en donde después de aprender de un primer código de acceso, todos los códigos de acceso aprendidos subsecuentes deben ser del mismo tipo hasta que se repita la etapa de capacitar el tipo de código de acceso;y en donde después de aprender de un primer código de acceso, se programa el receptor de accionamiento para aceptar solo códigos de acceso del tipo idenficado para corresponder con códigos de acceso aprendidos para accionar el movimiento de barrera.

Description

FORMATOS DE MÚLTIPLES CÓDIGOS EH DN ABRIDOR DE PUERTA SENCILLA PARA ESTACIONAMIENTO, QUE INCLUYE CUANDO MENOS UN FORMATO DE CÓDIGO FIJO Y AL MENOS UN FORMATO DE CÓDIGO CAMBIANTE DESCRIPCIÓN DE LA INVENCIÓN La presente invención se relaciona a operadores de movimiento de barrera y más particularmente a operadores que responden tanto a códigos de acceso cambiantes como códigos de acceso fijo. los abridores de puerta de estacionamiento automáticos comprenden una unidad de movimiento de barrera o puerta, tal como un motor controlado y dispositivos de seguridad y de activación inteligentes. La unidad de movimiento de barrera típicamente se activa en respuesta a un código de acceso que se envía desde un transmisor remoto. señalización RF es el medio más común para transmitir los códigos de acceso. Es importante «que el formato de código de acceso transmitido por el transmisor remoto sea del mismo formato que aquel esperado por el receptor del equipo de accionamiento. Un código de acceso standard por ejemplo puede comprende 20 dígitos que quedan sin cambio, hasta que se reprograma el equipo para abrir puertas. Existe un problema de seguridad posible con códigos fijos, ya que un ladrón potencial puede interceptar y grabar un código de acceso tipo estándar. Posteriormente, el ladrón puede regresar con un transistor para producir un duplicado idéntico del código registrado y abrir la barrera sin permiso.

Algunos sistemas para abertura de puertas de estacionamiento, han empezado a utilizar códigos para activar el sistema y cambian después de cada transmisión. Estos códigos variantes denominados códigos cambiantes se crean por el transmisor y actúan por el receptor, ambos de los cuales operan de acuerdo con el mismo método para pronosticar un siguiente código de acceso que se envía y recibe. Los códigos cambiantes proporcionan una mejora en la seguridad de equipos de operación de puerta de estacionamiento, sin embargo son más costosos que los sistemas de código fijo y la mayoría del equipo existente no es de la variedad de código cambiante. Adicionalmente, ya que el transmisor y el receptor cada uno independientemente identifica (pronostica) el siguiente código con base en el último código, es posible que el transmisor y el receptor salgan de sincronía entre si, requiriendo una reprogramación del receptor. Quienes compran nuevo equipo pueden no creer su necesidad por la seguridad incrementada de un sistema de código de acceso cambiante y pueden poseer transmisores de código de acceso fijo viejos que quisieran usar con el nuevo equipo. Una decisión por adquirir sistemas de código fijo puede también ser temperada por la preocupación respecto a la re-programación periódica posible que puede requerirse con los sistemas de código de acceso cambiante. De esta manera, los consumidores pueden desear el adquirir un sistema de código de acceso fijo. Conforme pasa el tiempo, la seguridad mejorada de un sistema de código cambiante puede agradarles. La única avenida de cambio disponible a ellos es la adquisición de un nuevo equipo de código de acceso cambiante. Existe una necesidad para un montaje operador de puerta de estacionamiento, que es capaz de responder a cualquiera de códigos de acceso fijo o cambiante al control de propietario. Cuando ese montaje está disponible, el propietario simplemente reprogra ará el receptor de su sistema y probablemente proporcione nuevos transmisores de código para lograr la seguridad de los códigos de acceso cambiante. Se cumple esta necesidad y se logra un avance técnico con la presente invención. Un receptor activante de puerta de estacionamiento incluye una rutina para responder a los códigos de acceso cambiante y una rutina para responder a códigos de acceso fijo. Cada rutina al código de acceso, cuando se emplea con otras rutinas y aparatos del sistema, es capaz de aprender adecuadamente y responder a los códigos de acceso recibidos de su tipo asociado. Un dispositivo de aprendizaje de código de acceso del receptor permite un modo de operación de aprendizaje tipo código de acceso, en donde el tipo del primer código de acceso recibido identifica cual de lae dos rutinas de código de acceso se ejecuta hasta la siguiente activación del modo de aprendizaje de código de acceso. Por ejemplo, cuando el aprendizaje tipo código de acceso se activa y un código fijo primero se recibe y aprende, la rutina de código de acceso fijo se ejecuta para controlar el abridor y aprender nuevos códigos de acceso fijos. Cuando el modo de aprendizaje tipo código de acceso de nuevo se accesa y un código de acceso cambiante primero se recibe y aprende, se ejecuta la rutina de acceso cambiante para controlar el abridor y aprender nuevos códigos de acceso cambiantes. De esta manera, el receptor puede operar ya sea como un receptor de código de acceso o un receptor de código de acceso fijo, al proporcionar el modo de aprendizaje de tipo código de acceso y transmitir un tipo apropiado de código de acceso al receptor. BREVE DESCRIPCIÓN DE LOS DIBUJOS La FIGURA 1 es una vista en perspectiva de un estacionamiento que tiene montado un operador de puerta de estacionamiento que incorpora la presente invención; La FIGURA 2 es un diagrama de bloques de un controlador montado dentro de la unidad de cabeza del operador de puerta de estacionamiento empleado en el operador de puerta de estacionamiento ilustrado en la FIGURA 1; La FIGURA 3 es un diagrama esquemático del controlador ilustrado en formato de bloques en la FIGURA 2; La FIGURA 4 muestra un suministro de energía para utilizar con el aparato; y La FIGURA 5 es una descripción de circuito detallada del radio receptor empleado en el aparato; La FIGURA 6 es un diagrama de circuito de un conmutador de pared empleado en la modalidad; La FIGURA 7 es un diagrama de circuito de un transmisor de código cambiante; La FIGURA 8 es una representación de los códigos transmitidos por el transmisor de código cambiante de la FIGURA 7; Las FIGURAS 9A-9C son diagramas de flujo de la operación de transmisor de código cambiante de la FIGURA 7; La FIGURA 10 es un diagrama de circuito de un transmisor de botonera; La FIGURA 11 es una representación de los códigos enviados por el transmisor de código de botonera de la FIGURA 10? La FIGURA 12 es un diagrama de circuito de un transmisor de código fijo; La FIGURA 13 es una representación de los códigos transmitidos por el transmisor de código fijo de la FIGURA 12; La FIGURA 14 es un diagrama de flujo de la interrogación del conmutador de pared de la FIGURA 6; La FIGURA 15 es un diagrama de flujo de una sub-rutina de liberación de radio realizada por el controlador de la modalidad; La FIGURA 16 es un diagrama de flujo de una sub-rutina de umbrales de número fijo; Las FIGURAS 17A-17B son diagramas de flujo del inicio de recepción de código de radio por el controlador; Las FIGURAS 18A-18D son diagramas de flujo de la recepción de los octetos de código que comprenden palabras de código completas; Las FIGURAS 19A-19D son diagramas de flujo de un modo de aprendizaje del sistema; Las FIGURAS 20A-20C son diagramas de flujo respecto a la interpretación de códigos recibidos; Las FIGURAS 21A-21C y 22 son diagramas de flujo de la interpretación de códigos transmitidos de los transmisores de tipo botonera; Las FIGURAS 23A y 23B son diagramas de flujo de una sub-rutina de código de radio de prueba empleada en el sistema de la FIGURA 3; La FIGURA 24 es un diagrama de flujo de una sub-rutina de contador de código cambiante de prueba; La FIGURA 25 es un diagrama de flujo de una sub-rutina de borrar memoria de radio; Las FIGURAS 26A-26B son diagramas de flujo de una subrutina de interrupción de sincronizador; La FIGURA 27 es un diagrama de flujo de una rutina de protestor de pulso recibido; La FIGURA 28 es un diagrama de flujo de rutinas realizadas periódicamente en el bucle programado principal; y La FIGURA 29 es un diagrama de flujo de porciones de una rutina de avance descendente.

Ahora con referencia a los dibujos y especialmente a la FIGURA 1, más específicamente, un operador de puerta barrera móvil u operador de puerta de estacionamiento generalmente se ilustra y se refiere con el número 10, incluye una unidad de cabeza 12 montada dentro de un estacionamiento 14. Más específicamente, la unidad de cabeza 12 se monta al techo del estacionamiento 14 e incluye un riel 18 que se extiende de ahí con un trole liberable 20 conectado, que tiene un brazo 22 que se extiende a una puerta de estacionamiento con paneles múltiples 24 colocada para movimiento sobre un par de rieles de puerta 26 y 28. El sistema incluye una unidad transmisora portátil 30, adaptada para enviar señales a una antena 32 colocada en la unidad de cabeza 12 y acoplada a un receptor como aparecerá a continuación. Un cojín de control externo 34 se coloca en el exterior del estacionamiento que tiene una pluralidad de botones y comunica por transmisión de radio frecuencia con una antena 32 de la unidad de cabeza 12. Un módulo de conmutador 39 se monta en una pared del estacionamiento. El módulo de conmutador 29 se conecta a la unidad de cabeza por un par de alambres 39A. El módulo conmutador 39 incluye un conmutador de 1U2 39B, un conmutador de enclavamiento 39C y un conmutador de comando 39B. Un emisor óptico 42 se conecta mediante una línea de señal y energía 44 a la unidad de cabeza. Un detector óptico 46 se conecta mediante un alambre 48 a la unidad de cabeza 12.

Como se ilustra en la FIGURA 2, el operador de puerta de estacionamiento 10, que incluye la unidad de cabeza 12 tiene un controlador 70 que incluye la antena 32. El controlador 70 incluye un suministro de energía (FIGURA 4) que recibe corriente alterna desde una fuente de corriente alterna, tal como 110 volts CA, y convierte la corriente alterna a los niveles requeridos de voltaje CD. El controlador 70 incluye un receptor super regenerativo 80 (FIGURA 5) acoplado mediante una línea 82 a las señales digitales desmoduladas de suministro a un microcontrolador 84. El receptor 80 se energiza por el suministro de energía 72. El microcontrolador también se acopla por un ducto 86 a memoria no volátil 88, esta memoria no volátil almacena códigos de usuario y otros datoe digitales relacionados a la operación de la unidad de control. Un detector de obstáculos 90, que comprende el emisor 42 y detector de infrarrojo 46, se acopla mediante un ducto detector de obstáculos 92 al microcontrolador. El ducto detector de obstáculos 92 incluye líneas 44 y 48. El conmutador de pared 39 (FIGURA 6) se conecta mediante los alambres de conexión 39A al microcontrolador 84. El microcontrolador 84, en respuesta a cierres de conmutación y códigos recibidos, enviará señales sobre una línea lógica de relé 102 a un módulo lógico de relé 104 conectado a un motor de corriente alterna 106, que tiene una flecha retirar energía 108 acoplada al transmisor 18 del operador de puerta de estacionamiento. Un tacómetro 110 se acopla a la flecha 108 y proporciona una señal RPM en una línea de tacómetro 112 al microcontrolador 84; la señal de tacómetro es indicativa de la velocidad de rotación del motor. El aparato también incluye conmutadores de límite superior 93A y conmutadores de limite inferior 93B que detectan respectivamente cuando la puerta 24 se abre completamente o cierra completamente. Los conmutadores de limite se ilustran en la FIGURA 2, como un cajón funcional 93 conectado al microcontrolador 84 por terminales 95. La FIGURA 4 muestra el suministro de energía 72 para energizar el aparato energizado CD de la FIGURA 2. Un transformador 130 recibe corriente alterna en las terminales 132 y 134 desde una fuente externa de corriente alterna. El transformador reduce escalonadamente el voltaje a 24 volts y la corriente alterna de alimentación reducida se rectifica por una pluralidad de diodos 133. La corriente directa resultante se conecta con un par de capacitores 138 y 140 que proporcionan una función de filtrado. Un potencial CD filtrado de 28 volts se suministra a una línea 76. El potencial CD se alimenta a través de un resistor 142 a través de un par de capacitores de filtro 144 y 146, que se conectan a un regulador de voltaje de 5 volts 150 que suministran voltaje de salida de 5 volts regulado a través de un capacitor 152 y un diodo Zener 154 a una línea 74. El controlador 70 es capaz de recibir y responder a una pluralidad de tipos de transmisor de código tales como el transmisor de código cambiante de múltiples botones 30, el transmisor de código fijo de un botón sencillo 31 y transmisor de voltaje de bastidor de puertas tipo botonera 34 (denominado sin teclas) . Ahora con referencia a la FIGURA 7, el transmisor 30 se ilustra ahí e incluye una bateria 170 conectada a tres conmutadores de botón de presión 675, 676 y 677. Cuando uno de los conmutadores de botón de presión se oprime, un suministro de energía en 674 se activa que energiza los circuitos restantes para la transmisión de códigos de seguridad. El control primario del transmisor 30 se realiza por un micro controlador 676, que se conecta por un ducto serial 676 a una memoria no volátil 680. Un ducto de salida 681 conecta el microcontrolador a un oscilador de radio frecuencia 682. El microcontrolador 678 produce señales codificadas cuando un botón 675, 676 o 677 se empuja provocando la salida del oscilador RF 682 que se ha modulado en amplitud, para suministrar una señal de radio frecuencia en una antena 683 conectada. Cuando se cierra el conmutador 675, la energía se suministra a través de un diodo 600 a un capacitor 602 para suministrar un voltaje de 7.1 volts en una terminal 603 conectada. Un diodo emisor de luz 604 indica que un botón transmisor se ha oprimido y proporciona un voltaje a una terminal 605 conectada. El voltaje en el conductor 605 se aplica mediante un conductor 675 al micro controlador de energía 678 que es Zilog 125C0113 de 8 bits en esta modalidad. La señal del conmutador 675 también se envía mediante un resistor 610 a través de una terminal 611 a una aguja P32 del micro controlador 678. Igualmente, cuando se cierra un conmutador 676, la corriente se alimenta a través de un diodo 614 a la terminal 603, también provocando que el cristal 608 se energice, energizando el micro controlador al mismo tiempo que la aguja P33 del microcontrolador se retira. Similarmente, cuando se cierra un conmutador 677, la energía se alimenta a través de un diodo 619 al cristal 608 así como el voltaje de actuación se proporciona a través de un resistor 620 a la aguja P31. El microcontrolador 678 se acopla mediante el ducto serial 679 a un puerto de selección de microcircuito, un puerto de sincronizador y un puerto de y al cual y del cual pueden escribirse y leerse datos seriales y al cual pueden aplicarse direcciones. Como se verá a continuación en la operación del microcontrolador, el microcontrolador 678 produce señales de salida en la terminal 681, que se suministran a un resistor 625 que se acopla a un resistor divisor de voltaje 626 que alimenta señales a la terminal 627. Un inductor de 30-nanohenries 628 se acopla a un transistor NPN 629 en su base 620. El transistor 629 tiene un colector 631 y un emisor 632. El colector 631 se conecta a la antena 683 que en este caso, comprende un tablero de circuito impreso, antena de bucle que tiene una inductancia de 25-nanohenries, comprende una porción del circuito tanque con un capacitor 633, un capacitor variable 634 para sintonización, un capacitor 635 y un capacitor 636. Un inductor de 30-nanohenries 638 se acopla mediante un capacitor 639 a tierra. El capacitor tiene un resistor 640 conectado en paralelo con él a tierra. Cuando la salida de la terminal 681 se dirige a un valor alto por el microcontrolador, el capacitor Ql se conmuta a encendido provocando que el circuito tanque envíe de salida una señal en la antena 683. Cuando el capacitor se conmuta a desconexión, la salida para desplazar el circuito tanque se extingue provocando que la señal de radio frecuencia en la antena 683 también se extinga. El microcontrolador 678 lee un valor contador de la memoria no volátil 680 y genera de ahi un código cambiante de 20 bits (trinario). El código cambiante de 20 bits se intercala con un código fijo de 20 bits almacenado en la memoria no volátil 680 para formar un código de 40 bits (trinario) como se ilustra en la FIGURA 8. La porción de código "fijo" incluye tres bits 651, 652 y 653 (FIGURA 8) que identifican el tipo de transmisor que envía el código y un bit de función 654. Ya que el bit 654 es un bit trinario, se emplea para identificar cual de los tres conmutadores 675, 676 o 677 se oprimió. Ahora con referencia a las FIGURAS 9A a 9C, el diagrama de flujo establecido ahí describe la operación del transmisor 30. Un código cambiante para memoria no volátil se incrementa por 3 en una etapa 500, seguido por el código cambiante que se almacena para el siguiente envío desde el transmisor, cuando se oprime un botón transmisor. El orden de los dígitos binarios en el código cambiante se invierte o forma en espejo en una etapa 504, después de los cual en una etapa 506, el dígito más significante se convierte a cero truncando efectivamente el código cambiante binario. El código cambiante luego se cambia a un código trinario que tiene valores 0, 1 y 2 el código cambiante trinario inicial se ajusta a 0. Puede apreciarse que es código trinario el que se emplea actualmente para modificar la señal de oscilador de radio frecuencia y el código trinario se ve mejor en la FIGURA 8. Puede notarse que la sincronización de bits en la FIGURA 8 para un 0 es 1.5 milisegundos de tiempo no operativo y 0.5 milisegundos de tiempo operativo y para 1 1 milisegundo no operativo y 1 milisegundo operativo y para 2, 0.5 milisegundo no operativo y 1.5 milisegundos operativos. El tiempo operativo de hecho es el tiempo activo cuando la portadora se genera. El tiempo no operativo es inactivo cuando la portadora se interrumpe. Los códigos se ensamblan en dos cuadros, cada uno de 20 bits trinarios, con el primer cuadro que se identifica por 1 bit de sincronización de 0.1 milisegundo y el segundo cuadro se identifica por 1 bit sinc de 1.5 milisegundos. En la etapa 510, la siguiente energía más alta de 3 se sustrae del código cambiante y se realiza una prueba en una etapa 512 para determinar si el resultado es igual a 0. De ser, el dígito más significante siguiente del código cambiante binario se incrementa en una etapa 514, después de lo cual el flujo se regresa a la etapa 510. Si el resultado no es mayor a 0, la siguiente potencia más alta de 3 se agrega al código cambiante en la etapa 516. En la etapa 518, otra potencia más alta del 3 se incrementa y en una etapa 520, se determina una prueba si se completa el código cambiante. De no ser así, el control se transfiere de regreso a la etapa 510. De serlo, el control se transfiere a la etapa 522 para liberar el contador de bits. En una etapa 524, el sincronizador de blanco, se prueba para determinar si está activo o no. De no estar activo, se realiza una prueba en una etapa 526 para determinar si el tiempo de blanco ha expirado. Si el tiempo de blanco no ha expirado, el control se transfiera a una etapa 528 en la que se incrementa el contador de bits, después de lo cual el control se trasfiere de regreso a la etapa de edición 524. Si ha expirado el tiempo de blanco como se mide en la etapa de edición 526, el sincronizador de blanco se detiene en una etapa 530 y el contador de bits se incrementa en una etapa 532. El contador de bits luego se prueba para par o non en una etapa 534. Si el contador de bits no es par, el control se transfiere a una etapa 536, en donde el bit del contador de bits de código fijo divido por dos se envía de salida. Si el contador de bits es par, el contador de bits de código cambiante dividido por dos se envía de salida en una etapa 538. Por la operación de 534, 536 y 538 los bits de código cambiante y los bits de código fijo se transmiten alternativamente. El contador de bits se prueba para determinar si se ajusta igual a 80 en una etapa 540. De ser así, el sincronizador de blanco se inicia en una etapa 542. De no serlo, el contador de bits se prueba si es igual a 40 en una etapa 544. De ser así, el sincronizador de blanco se prueba y se inicia en una etapa 544. Si el contador de bits no es igual a 40, el control se transfiere de regreso a la etapa 522. La FIGURA 10 muestra un transmisor de código cambiante de tipo botonera 34, que en ocasiones se refiere como un transmisor sin botones debido a que reemplaza una entrada de estilo antiguo en donde se empleaba una tecla física. El transmisor 34 incluye un microprocesador 715 y memoria no volátil 717 energizada por una batería conmutada 719. También se incluyen 13 teclas 710 al 713 conectadas en formato de columnas e hileras. La bateria 719 normalmente no suministra energía al transmisor. Cuando un botón por ejemplo 701, se oprime, circula corriente a través de los resistores conectados en serie 714 y 716 y a través del conmutador presionado a tierra. La adición de voltaje por los resistores 714 y 716 provoca que el suministro de energía 720 se conmute a encendido, suministrando energía desde la batería 719 al microprocesador 715, memoria 717 y una etapa de transmisor RF 721. Inicialmente, el microproceeador 715 activa un circuito de encendido 723 para provocar que un transistor 724 conduzca, de esta manera manteniendo el suministro de energía 720 activo. El microprocesador 715 incluye un sincronizador que desactiva el circuito de encendido 723 un periodo de tiempo pre-determinado, por ejemplo 10 segundos, después de que se oprime la última tecla 701 a 713, para conservar la duración de la batería. Los conductores de hilera y columna se detectan repetidamente en las terminales de alimentación LO-L7 del microprocesador 715, de manera tal que un microprocesador 715 puede leer cada tecla oprimida y almacenar una representación de la misma. Un operador humano oprime un número, por ejemplo de 4 teclas. Al oprimir la tecla retorno 712, la tecla * 711 o la tecla # 713. Cuando una de las teclas 711 o 713 se suprimen, el microprocesador 715 genera un código de 40 bits (trinario) que se envía por los conductores 122 a la etapa de transmisor 721 para transmisión. El código se forma por el microprocesador 715 desde una posición de código fijo y una posición de código cambiante en la forma previamente descrita, con respecto al transmisor 30. La posición de código fijo comprende, sin embargo un número serial asociado con el transmisor 34 y una porción de opresión de tecla que identifica las cuatro teclas oprimidas y cual de las tres teclas 711 a 713 inicia la transmisión. La FIGURA 11 representa el código transmitido por el transmisor de botonera 34. Como con la transmisión de código cambiante previa, el código consiste de bits de código cambiante y fijo alternos (trinario). Los bits 730 a 749 son los bits de código fijo. Los bits 730 a 739 representan las teclas oprimidas y los bits 740 a 748 representan el número serial de la unidad en la cual los bits 746 a 748 representan el tipo de transmisor. En algunos transmisores 34, no hay presentes teclas * y #. En esta situación, las teclas * y # se simulan respectivamente al oprimir simultáneamente la tecla 9 y la tecla retorno o la tecla 0 y la tecla retorno. La FIGURA 12 es una descripción de circuito de un transmisor de código fijo 31 que incluye un controlador 155, un par de conmutadores 113 y 115, una bateria 114 y una etapa de transmisor RF 161 del tipo discutido anteriormente. El controlador 155 es un dispositivo relativamente simple y puede ser un circuito de lógica de combinación. El controlador 155 almacena permanentemente 19 bits (trinario) del código fijo de 20 bits (FIGURA 13) a transmitirse. Cuando un conmutador por ejemplo 113, se oprime la corriente de la batería 114 se aplica mediante el conmutador 113 y un diodo 117 a una fuente de 7.1 volts 116, que energiza la etapa de transmisor RF 161. La fuente de 7.1 volts también se conecta a tierra mediante un LED 120 y diodo Zener 121 que producen una fuente de 5.1 volts regulada 118. La fuente de 5.1 volts se conecta para energizar el controlador 155. Al cerrar conmutador 113 también aplica voltaje de batería a los resistores conectados en serie 123 y 127, de manera tal que al cerrar el conmutador 113, un voltaje en un conductor 122 asciende desde substancialmente tierra a una cantidad que representa un lógico "1". Al energizar, el controlador 155 lee lógico 1 en el conductor 122 y genera un código de 20 bits (trinario) desde los 19 bits permanentemente almacenados integrales con el controlador y el estado del conmutador 113. El controlador 155 luego transmite el código de 20 bits a la etapa RF 161 mediante un resistor 159 y conductor 157. El código de esta manera se transmite al receptor 80. El controlador 155 incluye un oscilador interno regulado por un circuito RC 124, para controlar la sincronización de las operaciones de controlador. La FIGURA 13 representa el código transmitido desde un transmisor de código fijo tal como el transmisor 30. El código comprende 20 bits en dos palabras de 10 bits, con un período de blanco entre las palabras. Cada palabra eetá precedida por un bit de sincronización que permite sincronización de receptor y que identifica el tipo de código enviado. El bit de sincronización (sinc) para la primer palabra de código, se activa por aproximadamente l.O milisegundo y el bit sinc de la segunda palabra se activa por aproximadamente 3 milisegundos. El conmutador de pared 39 se ilustra en detalle en la FIGURA 6 junto con una porción del microcontrolador 85 y los circuitos de detección/interrogación que interconectan los dos. El conmutador de pared 39 comprende tres conmutadores 39B-39D. El conmutador 39D es el conmutador de comando que se conecta directamente entre los conductores 39A. El conmutador 39B, el conmutador de lámpara se conecta entre los conductores 39A mediante un capacitor de un microfarad 386. El conmutador 39C, el conmutador de enclavamiento o de vacación, se conecta entre los conductores 39A por un capacitor de 22 micro arads 384. El conmutador de pared 39 también incluye un resistor 380 y diodo 392 conectados en serie entre los conductores 39A. El microcontrolador 85 interroga el conmutador de pared 39 aproximadamente una vez cada 10 milisegundos para determinar si se oprime un botón 39B-D. La FIGURA 14 es un diagrama de flujo de la interrogación. Al inicio (etapa 802, FIGURA 14) de cada prueba, el microcontrolador 85 enciende el transistor 368B por una señal aplicada desde la aguja P35 a la base del transistor 368 y al mismo tiempo apaga un transistor 339 de la aguja P37. Las agujas P07 y P06 se conectan para leer el nivel de voltaje entre los conductores 39A por un conductor 385 y resistores respectivos 387 y 389. Si las agujas P07 y P06 están bajas (etapa 804) el conmutador de comando 39D se cierra (etapa 806) y para indicar esto, se marca un bit de estado en la RAM (etapa 830). En forma alterna, si las agujas P07 y P06 tienen valor alto, deben realizarse mayores pruebas (etapa 803). Primero, el microcontrolador 85 apaga el transistor 368 y el transistor 369 lo enciende. Luego, después de una breve pausa (etapa 810) para permitir capacitancia de retención se descargue, las agujas P07 y P06 de nuevo se detectan (etapa 812). Si P07 y P06 tienen valores bajos, no se han cerrado conmutadores (etapa 814) y su estado en la RAM así se ajusta (etapa 830). Sin embargo, si despuée de la breve pauea el nivel de conductor 385 es alto, el microcontrolador 85 espera aproximadamente 2 milisegundos (etapa 816) y de nuevo a prueba (etapa 818) el nivel de voltaje del conductor 385. Si el voltaje ahora es bajo, el conmutador de lámpara 396 se ha cerrado (etapa 820). Esta evaluación puede realizarse ya que dos milisegundos es tiempo adecuado para que el capacitor de un micro aparato 386 se descargue. Si la alimentación en las agujas P07 y P06 aún es alta en la prueba de dos milisegundos, el controlador vuelve a probar (etapa 824) después de un retardo adicional de 16 milisegundos (etapa 822). Si las agujas P07 y P06 tienen valores bajos después del retardo de 16 milisegundos, el conmutador de vacación 39C estaba cerrado (etapa 826) y alternativamente, si el voltaje en las agujas P07 y P06 es alto, no se cerraron conmutadores (etapa 828). Al terminar la prueba de conmutador de pared, los bits de estado de los tres conmutadores 39B, 39C y 39D se ajustan para reflejar su estado identificado (etapa 830). El receptor 80 se ilustra en detalle en la FIGURA 5. Las señales RF pueden recibirse por el controlador 70 en la antena 32 y alimentarse al receptor 80. El receptor 80 incluye un par de inductores 170 y 172 y un par de capacitores 174 y 176, que proporcionan ajuste de impedancia entre la antena 32 y otras porciones de receptor. Un transistor NPN 178 se conecta en configuración base común como un amplificador separador. La señal de salida RF se suministra en una línea 200, acoplada entre el colector del transistor 178 y un capacitor de acoplamiento 220. La señal de radiofrecuencia separada se alimenta mediante el capacitor de acoplamiento 222 a un circuito sintonizado 224, que comprende un inductor variable 226 conestado en paralelo con un capacitor 228. Las señales del circuito sintonizado 224 se alimentan en una linea 230 a un capasitor de acoplamiento 232 que se conecta a un transistor NPN 234 en su base. El colestor 240 del transistor 234 se sonesta a un sapacitor de realimentación 246 y un resistor de realimentación 248. El emisor también se acopla al capasitor de realimentasión 246 y a un sapacitor 250. Un inductor de choque 256 proporciona potencial a tierra a un par de resistores 258 y 260 asi somo a un sapasitor 262. El resistor 258 se sonesta a la base del transistor 234. El resistor 260 se sonesta mediante un industor 264 al emisor de transistor 234. La señal de salida desde el transistor se alimenta hacia afuera en una línea 212 a un capasitor elestrolítico 279. Como se ilustra en la FIGURA 5, el sapacitor 270 acopla la señal de radiofrecuencia desmodulada desde el transistor 234 a un amplificador de paso de banda 280 a un detector promedio 282. Una salida del amplificador de paso de banda 280 se acopla a la aguja P32 de un microsontrolador Z86233, 85. Similarraente, una salida de un detector promedio 282 se conesta a la aguja P33 del microsontrolador. El isrocontrolador se energiza por el suministro de energía 72 y también se controla por el conmutador de pared 39 asoplado al isrosontrolador por la terminal 3 A. La aguja P29 del microsontrolador 85 se sonesta a un sonmutador de programa de puesta a tierra 151 que se localiza en la unidad de extremo de sabeza 12. El misrosontrolador 85 periódisamente lee el sonmutador 151 para determinar si se ha oprimido. Como se dissute posteriormente aqui, el sonmutador 151 se oprime normalmente por un operador que desea entrar a un modo de aprendizaje o programasión, para agregar un nuevo transmisor a los transmisores aaeptados últimos almasenados en el reseptor. Cuando el operador oprime sontínuamente el sonmutador 151 por 6 segundos o más se sobressriben todos los ajustes de memoria y luego se requiere un reaprendizaje sompleto de los sódigoe de transmisor y el tipo de sódigos a resibirse. Al oprimir el sonmutador 151 por un tiempo momentáneo después de una opresión de 6+ segundos, assesa al aparato en un modo para aprender un nuevo tipo de transmisor que puede ser un tipo de sódigo sambiante o un tipo de sódigo fijo. Las agujas P30 y P03 del misrosontrolador 85 se conestan al detestor de obstásulos 90 mediante un sonductor 92. El detector de obstáculos 90 transmite un pulso en el condustor 92 sada 10 milisegundos suando el haz infrarrojo entre el transmisor 42 y el reseptor no se ha interrumpido por un obstásulo. Cuando se bloquea el haz infrarrojo, se saltarán uno o más pulsos por el detector de obstáculos 46. El microcontrolador explora la señal en el condustor 92 sada un milisegundo, para determinar si se ha resibido un pulso en los últimos 12 milisegundos. Cuando no se ha resibido un pulso, se considera un obstáculo y se puede tomar acsión apropiada somo se dissute a continuación. La aguja del microsontrolador P31 se sonecta al tacómetro 110 mediante el condustor 112. Cuando el motor 106 gira, los pulsos tienen una separasión de tiempo proporsional a la velosidad del motor se envían en el sondustor 112. Los pulso en el sondustor 112 se exploran repetidamente por el microcontrolador 85, para identificar si el motor 106 gira y de ser así, que tan rápido ocurre ese giro. El aparato incluye un conmutador de limite ascendente 93A, y sonmutador de límite dessendente 93B que detectan el recorrido ascendente máxima de la puerta 24, y el recorrido descendente máximo de la puerta. Los sonmutadores límite 93A y 93B pueden ser conestados a la estrustura del estasionamiento y detestar fisisamente el resorrido de la puerta o somo en la modalidad presente, pueden sonestarse a una artisulación mecánica dentro del extremo de cabeza 12, este montaje mueve un resalto (no mostrado) en proporción son el movimiento astual de puerta y los sonmutadores límite detestan la posisión del resalto movido. Los sonmutadores límite están normalmente abiertos. Cuando la puerta está en el recorrido ascendente máximo, se cierra el conmutador de límite superior 93A, este cierre se detecta en el puerto P20 del microsontrolador 85. Cuando la puerta está en su posisión inferior máxima, el conmutador de limite inferior 93B serrará, este sierre se detesta en el puerto P21 del misrosontrolador. El misrosontrolador 85 responde a señales resibidas del sonmutador de pared 39, los transmisores 30 y 34, los sonmutadores límite superior e inferior, el detestor de obstrussión y la señal RPM para sontrolar el motor 106 y la lámpara 81 mediante los relés de sontrol de lámpara y motor 104. El estado ensendido o apagado de la lámpara 81 se controla por un relé 105B, que se energiza por la aguja POl del misrosontrolador 85 y un transistor de exsitasión 105A. Los devanados assendentee del motor 106 se energizan por un relé 107B que responde a la aguja P00 del misrosontrolador 85 por el transistor de exsitasión 107A, y los devanados dessendentes se energizan por el relé 109 que responden a la aguja P02 del misrocontrolador 85 mediante un transistor de exsitasión 109A. Cada una de las agujas P00, POl, P02 se asosian son bit mapeado de memoria, tal somo un basculante que puede escribirse y leerse. La lámpara de esta manera puede encenderse al escribir un "1" lógico en el bit asociado con la aguja POl que excitará el transistor 105A en el relé de energización 105B, provocando que las lámparas se enciendan mediante los contastos del relé 105B que conecta una alimentación CA caliente 135 a la salida de lámpara 136. El estado de la lámpara 81 puede determinarse al leer el bit asociado con la aguja POl. Se emplean acsiones similares son respesto a las agujas P00 y P02, para sontrolar la rotasión assendente y descendente del motor 106. Deberá mencionarse sin embargo que el energizar el relé de lámpara 105B proporciona CA caliente a los relés de motor ascendente y dessendente 107B y 109B de manera tal que la lámpara deberá ser astivada sada vez que es deseado un movimiento de puerta. El misrosontrolador lógiso y dessodifisasión de radio 84 (FIGURA 2) de la presente modalidad puede responder a ambos sódigos sa biantes somo se ilustra en la FIGURA 8 y códigos fijos como se ilustra en la FIGURA 13; sin embargo, después de que ha aprendido un tipo de código, todos los códigos permisibles serán del mismo tipo hasta que la memoria del sistema se borra y el otro tipo de sódigo se suministra y responde en forma exclusiva. Cuando primero se energiza el aparato o después de que valores de control de memoria se han borrado en respuesta a más de una opresión de 6 segundos del botón de programa 151, el sistema no sabe si se entrenará para responer a códigos fijos o cambiantes. De acuerdo con esto, el sistema entra a un modo prueba para permitirle que reciba ambos tipos de códigos de acseso y determinar sual tipo de sódigo se recibe. En el modo de prueba, el aparato se reinicializa periódisamente para resibir uno de los códigos cambiantes o en forma alterna códigos fijos hasta que un código del tipo esperado se recibe. Una breve opresión del sonmutador 151 después de la opresión de 6+ segundos provoca que se acsese a un modo de aprendizaje. Cuando se resibe sorrestamente un sódigo en el modo de prueba, y el aparato está en el modo de aprendizaje, el tipo de código esperado se vuelve el tipo de código a recibir y el código fijo recibido o la porción de código fijo de un código cambiante recibido se almasena en memoria no volátil para utilizar en sorresponder son sódigos resibidos posteriormente. En el saso de un código cambiante recibido la porción de código cambiante también se almacena en asociasión son la porsión de sódigo fijo almasenada para utilizarse en sorresponder son sódigos sambiantes subsesuentemente resibidos. Después de que se ha aprendido un sódigo sambiante por el sistema, solo pueden aprenderse sódigos sambiantes adisionales hasta que osurre una reprogramasión. Similarmente, después de que se aprende un sódigo fijo, solo pueden resibirse y aprenderse sódigos fijos adisionales hasta que osurre reprogramasión. De tiempo en tiempo, mientras que se resiben los sódigos de ingreso, se determina que se resibe un sódigo no es adesuado y se solisita una sub-rutina liberar radio (figura 15) por el misrosontrolador 85. Primero ee realiza una etapa de desisión 50 para determinar si el aparato está en un modo de prueba o en un modo regular. Cuando no está en un modo de prueba, el flujo prosede a la etapa 62 para liberar sódigos de radio y el sinsronizador de blanso, después de lo sual se sale la sub-rutina. Cuando la etapa de desisión 50 identifisa el modo de prueba, las etapas 52 a 60 se realizan, para elegir arbritariamente el modo de sódigo fijo o código cambiante y sonfigurar valores nesesarios para bussar el modo selesto. En la etapa 52, el bit más bajo de un sinsronizador sontinuo se elige somo un aleatorizador. El valor del bit más bajo luego se analiza en una etapa de desisión 54. Cuando el bit más bajo es un "1", el modo de prueba fijo se elige en la etapa 56 y los umbrales numéricos requeridos para recibir los sódigos fijos se almasenan en una etapa 60 antes de liberar los sódigos de radio y salir en la etapa 62. Cuando la etapa desisión 54 determina que el bit más bajo es un "0", el modo de sódigo sambiante se elige en la etapa 58 seguido por el almasenamiento de los valores umbral numéricos de código cambiante en la etapa 60. El flujo procede a la etapa 62 suando los sódigos de radio se liberan y se sale de la sub-rutina de liberar radio. La sub-rutina ajustar umbrales numéricos (etapa 60 de la FIGURA 15) se ilustra con más detalle en la FIGURA 16. Inicialmente, se realiza una etapa 180 para identificar que modo se elige actualmente. Cuando se determina que el modo es un modo de código fijo, las etapas 182, 184 y 186 a continuasión se realizan para ajustar el umbral sinc a dos milisegundos, el número de bits por palabra a lo y el umbral de decisión a .768 milisegundo. En forma alterna, suando la etapa 180 determina que se elige el modo de sódigo sambiante, las etapas 192, 194 y 196 se realizan para ajustar el umbral sins a un milisegundo, el número de bits por palabra a 20 y el umbral de desisión a .450 milisegundo. Después de la realización de sualquier etapa 186 o 196, la sub-rutina regresa en la etapa 188. La rutina de análisis de sodigo resibido primario realizada por el microcontrolador 85, empieza en la FIGURA 17A en respuesta a una interrupción generada por un borde ascendente o descendente recibido desde el receptor 80 en las agujas P32 y P33. Dado el formato de ancho de pulso de las señal codificadas, el microsontrolador mantiene sinsronizadores activo o inactivo para medir la duración entre bordes ascendente y descendente de la señal de radio detectada. Inicialmente, una etapa 546 se realiza cuando se detecta una transición de señal de radio y una etapa 548 sigue para capturar el sincronizador inactivo y realizar la rutina de liberar radio. A continuación, se realiza una determinación en la etapa 550 de si la transición era un borde ascendente o descendente. Cuando se detecta un borde ascendente, la etapa 552 a continuasión se realiza en donde el sinsronizador capturado se almacena seguido por un retorno en la etapa 554. Cuando se detecta un borde descendente en la etapa 550, el valor de sincronizador capturado en la etapa 548 se almacena (etapa 556) en el sinsronizador activo. Una etapa de decisión 558 a sontinuasión se realiza para determinar si esta es la primer porsión de una nueva palabra. Cuando el sontrolador de bits iguala "0", esta es un primer porsión en la que se espera un pulso sino y el flujo prosede a la etapa 560 (figura 17B) .

En la etapa 560, el valor de sincronizador inastivo se mide para ver si exsede 20 milisegundos pero es menor que 100 milisegundos. Cuando el sinsronizador inactivo no está en la gama, la etapa 562 se realiza para liberar el contador de bits, el registro de código sambiante y el registro de sódigo fijo. Subsesuentemente, se realiza un retorno. Cuando el sinsronizador inactivo está dentro de la gama de la etapa 560, la etapa 566 se realiza para determinar si el sincronizador activo es menos que 4.5 milisegundos. Cuando el sincronizador activo es demasiado grande, los valores se liberan en la etapa 568 seguido por un retorno en la etapa 582. Cuando se encuentra que el sinsronizador activo es menor que 4.5 milisegundos en la etapa 566, un pulso sinc se ha encontrado, el contador de bits se incrementa en la etapa 570 y se realiza una etapa de decisión 572. En la etapa de decisión 572, el sincronizador activo se compara con el umbral sinc establecido en la subrutina de ajustar umbrales numéricos de la FIGURA 16. De acuerdo con esto, la etapa de decisión 572 utiliza un valor de 2 milisegundos cuando se espera un código fijo y un valor de 1 milisegundo cuando se espera un código cambiante. Cuando la etapa 572 determina que un sincronizador activo excede el umbral, una bandera de cuadro 2 se ajusta en la etapa 574 y una bandera de código sin tecla fijo se libera en la etapa 576. Posteriormente, se realiza un retorno a la etapa 582. Cuando se encuentra que el sincronizador activo en la etapa 572, es menos que el umbral sino, se realiza una etapa de desisión 578 para determinar si dos impulsos sins susesivos han sido de la misma longitud. De no ser asi, la bandera de código sin tecla se libera en la etapa 576 y se realiza un retorno en la etapa 582. En forma alterna, cuando dos puntos sinc sucesivos iguale se detectan en la etapa 578, la bandera de código sin tecla fijo se ajusta en la etapa 580 y se implementa un retorno a la etapa 582. Cuando el desempeño de la etapa 558 identifica que la cuenta de bits no es "0", indicando un bit no-sinc, el flujo prosede a la etapa 302 (FIGURA 18A) . En la frecuencia de etapas ilustrada en las FIGURAS 18A-18D, el micro controlador 85 identifica los bits de código individuales de una palabra de código recibido. En la etapa 302, la longitud del período de activo se compara con 5.16 milisegundos y suando el período astivo no es menor, los registros y sontadores se liberan y un retorno se realiza. Cuando la etapa 302 indisa que el período astivo es inferior a 5.16 milisegundos, se realiza una etapa 306 para determinar si el período inastivo es menor a 5.16 milísegundos. Si es menor, la etapa 304 se realiza para liberar valores y retornar. En forma alterna son la etapa 306 se responde en afirmativo, se ha resibido un bit y el contador de bits se incrementa en la etapa 308. En la etapa subsecuente 310 el valor de los sinsronizadores astivo e inastivo se suetrae y el resultado ee sompara en la etapa 312 son el somplemento del umbral de desisión para el tipo de código esperado. Cuando el resultado es menor que el complemento del umbral de decisión, un valor de bit de "0" es recibido y el flujo continua a través de la etapa 314 a la etapa 322 (FIGURA 18B) donde se determina si o no se espera una código sambiante. Cuando la etapa 312 determina que la diferensia en tiempo no es menor que el somplemento del umbral de desisión, el flujo prosede al bloque de decisión 316 (FIGURA 18B) en donde el resultado se sompara son el umbral de decisión. Cuando el resultado excede el umbral de decisión, un bit que tiene un valor 2 se ha recibido y el flujo procede por la etapa 318 a la etapa de decisión 322. Cuando la etapa de edición 316 determina que el resultado no escede el umbral de decisión, un bit que tiene un valor de 1 se ha recibido y el flujo continúa por la etapa 320 a la etapa de decisión 322. En la etapa 322, el microprocesador 85 identifica si se espera códigos cambiantes. De no ser asi, el flujo procede a la etapa 338 (FIGURA 18c) cuando el valor de bit se almacena como un bit de código fijo. Cuando los códigos cambiante se esperan, el flujo sontinua del bloque 322 a una etapa de edición 324, en donde la cuenta de bit se verifica para identificar si o un bit de sódigo fijo son un bit de sódigo cambiante se resibe. Cuando la etapa 324 identifisa un bit de sódigo sambiante, el flujo procede directamente a una etapa 340 (FIGURA 18C) para determinar si este ee el ultimo bit de una palabra. Cuando se detecta un bit fijo en la etapa 324, su valor se almasena en una etapa 326 y una etapa 328 se realiza para identificar si el bit actualmente recibido es un bit de ID. Si la cuenta de bit identifica un bit ID, una etapa 330 se realiza, para almacenar el bit ID y el flujo procede a la etapa de almacenamiento 338 (FIGURA 18C) . Cuando la etapa 328 determina que el bit actualmente recibido no es un bit ID, el flujo continua a la etapa 334 (FIGURA 18C) para determinar si el bit actualmente recibido es un bit de función. Si es un bit de función, su valor se almacena somo un indisador de funsión en la etapa 336 y el flujo sontinua a la etapa 338 para almasenamiento son un bit de sódigo fijo. Cuando la etapa 334 indisa que el bit actualmente resibido no es un bit de funsión, el flujo prosede direstamente a la etapa 338. Después de la etapa de almasenamiento 338, el flujo para la resepsión de bit fijo también prosede a la etapa 340 para determinar si se ha resibido una palabra sompleta. Esta determinasión se realiza al comparar el contador de bits son los valores umbral establesidos para el tipo de sódigo esperado. Cuando menos de una palabra se ha recibido, el flujo procede de la etapa 342 para esperar otro bit. Cuando se ha recibido la palabra completa, el flujo procede a la etapa 344 en donde se reajusta o reinisializa el sinsronizador de blanso. Posteriormente el flujo sontinua a la etapa de edisión 346 para determinar si dos palabras so pletas (un sódigo sompleto) se han resibidos. Cuando dos palabras sompletas no se han resibido, el flujo procede al bloque 348 para esperar los dígitos de una nueva palabra. Cuando dos palabras sompletas se detestan en la etapa 346, el flujo prosede de la etapa 350 (FIGURA 18D) para determinar si se esperan sódigos sambiantes. Cuando los códigos cambiantes no se esperan, el flujo continua a la etapa 358. Cuando se esperan códigos cambiantes, el flujo procede de la etapa 350 a través de restauración del código cambiante en una etapa 352 a una etapa de decisión 354 en donde si los bits ID indican un trans ieor de entrada e.g transmisor 34. Cuando se detecta un código transmisor de entrada sin tecla se ajusta una bandera en la etapa 356 el flujo procede a una etapa de decisión 362, discutida a continuasión. Cuando la etapa 354 indisa que el sódigo no es de un transmisor sin tesla, el flujo sontinúa a la etapa de edisión 358 para identifisar si se ajusta en memoria una bandera de vacasión. La bandera de vasasión se ajusta en respuesta a un sonmutador de vacación activada por humano y cuando la bandera de vacasión se ajusta, no se permiten sódigos de radio para astivar la puerta abierta mientras que los códigos de los transmisores de botonera (sin teclas) se permiten que activen al sistema. De asuerdo son esto si se detesta la bandera de vasasión en la etapa 358, el sódigo se rechaza y se realiza un retorno. Cuando no se ajusta una bandera de vacasión, el flujo prosede a una etapa 362 en donde se determina si se ajusta un modo de aprendizaje. Se pueden ajustar los modos de aprendizaje por varios tipos de interassión de la operador. El sonmutador de programas 151 puede oprimirse. También, al reprogamar, el misroprosesador 85 se instruye que interprete la opresión y mantenimiento de opresión de los botones de comando y de lámpara del control de pared 39, mientras que se energiza un transmisor de código. Adicionalmente, comandos de radio previos pueden colosar el sistema en un modo de aprendizaje. La deaisión en la etapa 362 no depende de somo se ajuste el modo de aprendizaje si no simplemente de si se solisita un modo de aprendizaje. En este punto, se sonsidera que un modo de aprendizaje se ha ajustado y el flujo sontinua a la etapa 750 (figura 19A) . En la etapa 750, se realiza una determinasión sonserniente al tipo de sódigo esperado. Cuando se espera un código fijo el flujo procede a la etapa 756, en donde el código fijo presente se compara con el sódigo fijo previo. Cuando la etapa 756 no detesta una sorrespondensia, el sódigo presente se almasena en un registro de sódigo pasado y se ejecuta un retorno. Cuando la etapa 750 identifica que se espera un código sambiante, una etapa 752 se realiza para determinar si el astual código cambiante corresponde con el pasado código cambiante. Si no se ensuentra correspondensia, el flujo procede a la etapa 754, en donde se almacena el código presente en un registro de código pasado y un retorno se ejecuta. Cuando la etapa 752 determina que corresponden los códigos cambiantes, la porsión fija del sódigo sambiante resibido se sompara son las porsiones fijas pasadas en la etapa 756. Cuando no se detesta sorrespondensia, el código se almacena en un registro de código pasado y se ejesuta un retorno. Cuando la etapa 756 detecta una correspondensia, el flujo prosede a la etapa 758 para identifisar si se solisita aprendizaje del sontrol de pared 39. De no ser así, el flujo prosede a la etapa 766 (FIGURA 19B) en donde la funsión del transmisor se ajusta somo un transmisor de tamaño standard. Cuando la etapa 758 determina que se inisia el modo de aprendizaje desde el sontrol de pared 39, el flujo prosede de la etapa 760 para determinar si se eeperan sódigos fijos o cambiantes. Cuando se esperan códigos fijos el flujo procede a la etapa 766 (FIGURA 19B) donde la función se ajusta para hacer aquella de un transmisor de comando standard. Cuando los códigos cambiantes se identifican en la etapa 760, el flujo procede a la etapa 762 (FIGURA 19B). En la etapa 762 se determina si los conmutadores de lámpara y de vacasión del sontrol de pared 39 se mantienen. De ser así, el transmisor se ajusta somo un sonmutador de lámpara solamente en la etapa 763 y el flujo prosede a la etapa 768. Cuando la etapa 762 se responde en forma negativa el flujo prosede a la etapa 764, para determinar si se mantienen los conmutadores de vacasión y somando. Si lo son, el flujo prosede a la etapa 756 para ajustar la funsión del transmisor como abierto/cerrado/parada y el flujo prosede a la etapa 768. Cuando la etapa 764 determina que los sonmutadores de vasasión y somando no se mantienen, el flujo procede a la etapa 766 en donde el transmisor se marca como un transmisor de somando standard.

Después de la etapa 766, una etapa 768 se realiza para identificar si el código recibido está en la memoria del código de radio. Si el código presente esta en la memoria del código de radio el flujo prosede a la etapa 794 (FIGURA 19C) . Si el sódigo resibido no esta en la memoria del sódigo de radio, el flujo prosede desde de la etapa 768 a 780, para determinar si el sistema esta en un modo permanente o de prueba. Cuando la etapa 780 determina que el sistema está en un modo de prueba, el modo de radio sorriente ya sea fijo o sambiante, se ajusta somo un modo permanente en la etapa 782 y el flujo procede a una etapa 784, para ajustar los umbrales corrientes al almacenar un puntero en el sitio de almacenamiento ROM en memoria permanente. Después de la etapa 784, el flujo procede a la etapa 786 (FIGURA 19C) para determinar si el código presente es del transmisor de botonera y especifisa un sódigo de alimentasión 0000. De ser asi, la etapa 787 se ejesuta en donde el sódigo resibido se reshaza y un retorno ejesuta mientras que permanese en el modo de aprendizaje. Cuando no esta presente el sódigo 0000, el flujo continua a la etapa 788 para encontrar si se oprimía una tecla no-enter (* o #). De ser asi el flujo procede la etapa 787. De no ser así el flujo continua a la etapa de edición 789 para identificar si se aprende un transmisor de abrir/cerrar/parar. Cuando el aprendizaje presente no involusra un transmisor de abrir/serrar/parar, el flujo prosede a la etapa 792 en donde el código se escribe en memoria no volátil. Cuando la etapa 789 determine que un transmieor de abrir/serrar/parar se aprende, el flujo prosede a la etapa 190 para determinar si se oprime una tesla diferente a la tesla abrir. De ser así, el flujo proseda a la etapa al bloque 789 y de no ser así el flujo procede la bloque 792 en donde el código fijo se almacena en memoria no volátil. Después de la etapa 792, a la etapa 794 se realiza para determinar si el código cambiante es el presente modo. De no ser asi, el flujo procede a la etapa 799, en donde la lámpara destellea para indicar la determinación de un aprendizaje y se ejecuta un retorno. Cuando la etapa 794 identifique el modo como el código cambiante, el flujo procede a la etapa 795 en donde el código sambiante resibido se essribe en memoria no volátil en asosiasión son el sódigo fijo essrito en la etapa 792. Después de la etapa 795 los ostetos de función de transmieor corrientes se leen en la etapa 796, modifisados en la etapa 797 y al asenados en la memoria no volátil. Después de este almasenamiento, la lámpara de operasión se destellea en la etapa 799 y se ejesuta un retorno. El desempeño de la etapa 799 sonsluye la funsión de aprendizaje que empezó suando la etapa 362 (FIGURA 18D) identifisa un modo de aprendizaje. Cuando la etapa 362 no identifisa un modo de aprendizaje, el flujo prosede de la etapa 362 a la etapa 402 (FIGURA 20A) . En la etapa 402, los bits ID del sódigo recibido se interpretan para identificar si el sódigo es de un transmisor de tipo botonera de sódigo sambiante, por ejemplo 34. De ser así, el flujo presede la etapa 450 (Figura 21A) . Cuando los bits ID le indisan una entrada de botonera de sódigo sambiante, el flujo prosede a una etapa 404 en donde se realiza una verifisasión para somprobar si existe una ventana de 8 segundos en donde un modo de aprendizaje puede ajustarse, que se accesará deede un transmisor de botanera de sódigo fijo. Cuando existe el modo de aprendizaje, el flujo prosede a la etapa 406, para determinar si el operador ha entrado a un sódigo espesial "0000". Sí se ha entrado al código espesial, el flujo prosede de la etapa 406 a la etapa 410 donde el modo de aprendizaje se ajusta y se realiza una salida. Cuando la etapa 406 no detesta el sódigo espesial "0000", el flujo prosede a una etapa 408, esta etapa también se assesa suando no se detesta modo de aprendizaje de 8 segundos en la etapa 404. En la etapa 408 el sódigo resibido se sompara son los sódigos previamente almasenados en la memoria no volátil 88. Cuando no se detesta sorrespondensia, el sódigo de radio se libera y se realiza una salida en la etapa 412. En forma alterna suando la etapa 408 detesta una sorrespondensia, el flujo prosede a la etapa 414 (FIGURA 20B) que identifisa cuando se esperan los códigos cambiantes. Cuando la etapa 414 determina que los sódigos sambiantes no se eeperan, el flujo prosede a la etapa 428 en donde se ejesuta un somando de radio y se realiza una salida. Cuando la etapa 414 determina que se espera un sódigo sambiante, el flujo procede a la etapa 416, para determinar si la porción cambiante del código recibido está dentro de la gama aseptada. Cuando la operasión sambiante está fuera de gama, la etapa 418 se realiza para reshazar el aódigo y salir. Cuando el sódigo sambiante está dentro de la gama, la etapa 420 se realiza para almasenar la porción de código sambiante recibida (contador de código cambiante) en memoria no volátil y el flujo procede a una etapa 422, que identifica si los bits de función del código recibido identifican una señal de control de lámpara. Cuando una señal de control de lámpara se identífisa, el flujo prosede a la etapa 424, en donde se sambia el estado de la lámpara, el radio se libera y se realiza una salida. Cuando el código actualmente recibido no se identifica en la etapa 422, como un control de lámpara, el flujo procede a la etapa 426 para identificar si el código presente es un comando abrir/cerrar/parada. Cuando la etapa 426 no identifisa un somando de abrir/serrar/parada, el flujo prosede a la etapa 428 donde un somando de radio se ajusta y se realiza una salida. Cuando la etapa 426 identifisa un somando abrir/serrar/parada, el flujo procede a la etapa 430 (FIGURA 20C) para interpretar el comando. La etapa 430 identifica de los bits de función del código recibido cuando los tres botones se oprimió. Cuando el botón abrir se oprime, el flujo procede a una etapa 432 para identificar sual es el estado presente de la puerta. Cuando se detiene la puerta o en el límite inferior, se assesa la etapa 434 en donde un comando subir se active y realiza una salida. Cuando la etapa 434 identifica que la puerta esta bajando, un comando de puerta invertir se expide y se realiza la salida de la etapa 436. En el tercer caso, cuando la etapa 432 detecta que la puerta está abierta, la etapa 440 se acsesa y no se expide somando. Cuando la etapa 430 identifisa que el retorno de transmisor serrar se oprimió, el flujo prosede a la etapa 438 para identifisar en que estado se ensuentra la puerta. Cuando la etapa 436 determina que la puerta está subiendo, o está en el límite inferior, la etapa 440 se realiza en donde no se expide somando y se realiza una salida. En forma alterna, suando la etapa 438 identifisa que la puerta está detenida en un límite diferente al límite inferior, un somando bajar se expide en una etapa 442. Cuando la etapa 430 determina que el botón de parada se oprime, el flujo prosede a la etapa 444 para identifisar el estado de la puerta. Cuando la puerta ya está detenida, el flujo prosede de la etapa 444 a la etapa 448, en donde no se expide somando y se realiza una salida. Cuando la puerta se identifisa en la etapa 444 al avanzar, se expide un somando parada en la etapa 446 y se realiza una salida. Se resordará que suando la etapa 402 (FIGURA 20A) identifisa que un código de botonera de código cambiante se recibe, el flujo procede a la etapa 450 (FIGURA 21A) . En la etapa 450, la porción de número de serie del código recibido se compara con los númeroe de serie de aquellos códigos almacenados en memoria no volátil. Cuando no se detecta correspondensia, el flujo prosede a la etapa 452 en donde el código se rechaza y se realiza una salida. Cuando la etapa 450 detecta una correspondencia, el flujo avanza a la etapa 454 para identificar si la porción de código cambiante está dentro de la ventana de envío. Cuando el código no está dentro de la ventana de envío, el flujo procede a la etapa 452, en donde se rechaza el código recibido y se realiza una salida. Cuando la porción de código cambiante recibido se encuentra dentro de la ventana de envío en la etapa 454, se realiza una etapa 456 en donde el código se emplea para actualizar el contador de código cambiante en memoria. Este almacenamiento mantiene el transmisor de código cambiante y el receptor de código en sincronía. Después de la etapa 456, una etapa 458 se accesa para identificar que código de modo de recepción se ha ajustado. Cuando se identifica la recepción de código normal en la etapa 458, una etapa 460 (FIGURA 21B) se realiza para identificar que la porción de alimentación de usuario del código recibido corresponde con una clave de usuario almacenada. Cuando se detecta correspondencia en la etapa 460, el flujo procede a la etapa 470 para identificar cual de las claves de alimentación de botonera *, #, o retorno se oprimió. Cuando la etapa 470 identifica la clave entrar, se realiza una etapa 472 en la que se expide un comando entrada sin teclas y se inisia una salida. Cuando la tesla * se detesta en la etapa 470, el flujo procede a la etapa 476 en donde la lámpara destellea y la bandera de clave temporal aprendida se ajusta para identificar el modo de clave temporal aprendido. Cuando la etapa 470 identifica que se oprimió la tecla #, el flujo procede a una etapa 474 para destellar la lámpara y para ajustar un modo de aprendizaje standard. Cuando el desempeño de la etapa 460 determina que la porción de alimentación de usuario recibida no corresponde con la almacenada en memoria, el flujo procede a la etapa 462 en donde la porción de alimentación recibida se compara con los códigos de alimentasión de usuario temporales. Cuando la etapa 462 no descubre una correspondensia, se realiza una etapa 464 para reshazar el sódigo y salir. Cuando la etapa 462 identifisa una sorrespondensia entre un sódigo de alimentación de usuario recibido y una clave temporal almacenada, el flujo procede a la etapa 466 para identificar si la puerta está en el límite inferior. De no ser así, el flujo procede a la etapa 472 para la expedición de un comando entrada de botonera. Cuando la etapa 466 identifica que la puerta está cerrada, se realiza una etapa 468 para identificar y el tiempo previamente ajustado o el número de usos para la clave temporal ha expirado. Cuando la etapa 468 identifica que expiró, la etapa 464 se realiza para rechazar el código y salir. Cuando no ha expirado la clave temporal, el flujo procede a la etapa 478 (FIGURA 21C) en donde el tipo de slave temporal de usuario, por ejemplo durasión o número de activaciones, se verifica. Cuando la etapa 478 identifica que la slave temporal resibida se limita a un número de astivasiones, una etapa 480 se ejesuta para disminuir las astivasiones restantes y una etapa 472 se ejesuta para expedir un somando de entrada. Cuando la etapa 478 identifisa que la slave de botonera recibida no se basa en el número de activasiones (sino por el sontrario en el paso del tiempo) el flujo prosede de la etapa 478 a la expedisión de un somando de entrada en la etapa 472. No se requiere astualización especial para claves temporalmente sincronizadas ya que el microsontrolador 85 astualiza sontinuamente el tiempo transsurrido. Se resordará que una etapa 458 (FIGURA 21A) se inisia para identifisar el modo de resepsión astualmente activado. Cuando se detecta el modo aprender clave temporal, el flujo procede de la etapa 458 a la etapa 482 (FIGURA 22). En la etapa 482, se realiza una interrogación para determinar que la clave de entrar fue empleada para transmitir el código recibido. Cuando la clave de entrar no se emplea, se realiza una etapa 484 para reshazar el sódigo y salir. Cuando la slave de entrar se emplea, y una etapa 486 se realiza para determinar si el sódigo de alimentasión de usuario resibido sorresponde con un código de usuario ya almacenado en memoria. De ser así, una etapa 488 se realiza para rechazar el código. Cuando la etapa 486 identifica que no hay correspondencia en códigos de alimentación de usuario, el nuevo código de alimentación de usuario se almacena como la slave temporal en la etapa 490, y el flujo prosede a la etapa 492 en donde la lámpara se destellea y la durasión del modo de aprender slave temporal se ajusta para usoe subsesuentes , Cuando la durasión del modo de aprender slave temporal se detesta posteriormente en la etapa 458, el flujo prosede a la etapa 481 en donde el sódigo suministrado por usuario se verifica para comprobar si excede 255. Este suminietro arbitrario ya sea a 255 astivasiones o 255 horas de asseso temporal. Cuando el sódigo suministrado por usuario exsede 255, se reshaza en la etapa 483. Cuando el sódigo suministrado por usuario es menos que 255, se realiza una etapa 485 para identifisar que tesla se empleó para transmitir el sódigo de botonera. Cuando la tesla * se emplea, el sódigo transmitido es para indisar una durasión de tiempo para la slave temporal, el modo de durasión de tiempo ee ajueta en la etapa 487 y se inisia un tiempo en la etapa 491, utilizando el código como el número de horas en la duración de código temporal . Cuando la etapa 485 determina que la tecla # se emplea para transmitir el código, se ajusta una bandera en la etapa 489 indicando que el modo temporal se basa en el número de activasiones y el número de astivasiones se registro en la etapa 491. Después de la etapa 491, la lámpara se destellea y se realiza una salida. Las Figuras 23A y 23B son diagramas de flujo de una sub-rutina de sorrespondencia del código de radio. El flujo empieza en la etapa 862, en donde se determina si se espera o no un código cambiante. Cuando no se espera un código cambiante, el flujo procede a una etapa 866 en donde un puntero identifica el primer código de radio almasenado en memoria no volátil. Cuando la etapa 866 determina que se espera un sódigo cambiante, todos los códigos de tipo transmieor ee buscan en una etapa 864 antee de empezar la etapa de puntero 866. Después de la etapa 866, una etapa de decisión 868 se realiza para determinar si se aprende un transmisor abrir/cerrar/parada. De ser asi una etapa 870 se realiza en donde el sódigo de memoria se substrae del sódigo resibido y el flujo prosede a una etapa 878 para evaluar el resultado. De la etapa 878, el flujo prosede a una etapa 878 para evaluar el resultado. De la etapa 878, el flujo prosede a una etapa 880 para regresar la diressión de la sorrespondensia, suando el resultado de la subetrassión es menor que o igual a dos. Cuando el resultado de la substrassión no es menor que o igual a dos, el flujo continúa de la etapa 878 a la etapa 882 para determinar si se compara la última ubicasión de memoria. Si se sompara la última ubisasión de memoria, etapa 884 se realiza para regresar un "no correspondensia" . Cuando la etapa 868 indica que el eietema no aprende un transmisor abrir/cerrar/parada, el flujo continúa a la etapa 872 para determinar si el código de memoria es un código de ab ir/cerrar/parada. De serlo, el flujo prosede a través de lae etapas a la etapa 874, en donde el sódigo resibido se substrae del código de memoria. Posteriormente, el flujo procede a través de la etapa 878 a cualquier etapa 880 u 882, como se describió anteriormente. Cuando la etapa 872 determina que el código de memoria sorriente no es un sódigo de abrir/serrar/parada, el flujo prosede a la etapa 876 (FIGURA 23B). En la etapa 876, el sódigo resibido se sompara son el sódigo de la memoria y si sorresponde la etapa 880 se realiza para regresar la diressión del código de correspondencia. Cuando la etapa 876 determina que los códigos comparados no corresponden, el flujo continúa a la etapa 882, para determinar si se ha acsesado la última ubisasión de memoria. Cuando no se assesa la última ubisasión de memoria, el puntero se ajusta para identifisar la siguiente ubisasión de memoria y el flujo regresa a la etapa 868 utilizando los sontenidos de la nueva ubisasión. El proseso sontinúa hasta que se ensuentre una sorrespondensia o se detesta la última ubisasión de memoria en la etapa 882. La FIGURA 24 es un diagrama de flujo de una sub-rutina de contador de código cambiante de prueba, que empieza en una etapa 888, en donde el contador de código cambiante almasenado se subetrae del sódigo sambiante resibido y el resultado se analiza en una etapa 890. Cuando la etapa 890 determina que el resultado de subetrassión es menor que "0", el flujo sontinúa a la etapa 892 en donde la sub-rutina regresa a un bloqueo de ventana hasia atrás. Cuando la etapa 890 determina que el resultado de subetrassión es mayor que 0 y menor que 1000, la sub-rutina regresa a una indisasión de ventana de avanse en la etapa 892. La FIGURA 25 es un diagrama de flujo de una rutina de borrar memoria de radio, que empieza en una etapa 686 de liberar todos los sódigos de radio incluyendo códigos temporales sin tesla. A sontinuación una etapa 688 se realiza para ajustar el modo de radio en memoria no volátil como prueba para códigos cambiantes o prueba para códigos fijos. La etapa 690 a continuasión se realiza en donde el modo de radio operativo se ajusta somo prueba de sódigo fijo y los umbrales de número de sódigo fijo se ajustan en una etapa 692. Una etapa de retorno 694 completa la sub-rutina. Las FIGURAS 26A y 26B muestran una sub-rutina de interrupsión de sinsronizador que empieza en una etapa 902 cuando todos los tiempos de soporte lógico se actualizan. A continuasión el flujo prosede a una etapa 904 para determinar si ha expirado un sinsronizador de 12 milisegundos. El sinsronizador de 12 milisegundos se emplea para asegurar que obstrussiones que bloquean el haz de luz en el protestor 90 y provoquen la ausensia de un pulso o de obstrucsión de 10 milisegundos, se detesten rápidamente. Cuando no ha expirado un sinsronizador de 12 milisegundos, el flujo prosede a una etapa 914 dissutida a sontinuasión. En forma alterna suando el sinsronizador expira, se realiza una etapa 906 para determinar si una bandera de interrupción, que se ajusta en el primer pulso perdido, se ajusta. Si no se ajusta, el flujo prosede a la etapa 910 en donde la bandera de interrupción ee ajusta. Si la bandera de interrupción se detecta en la etapa 906, el flujo continúa a la etapa 908 en donde una bandera de bloque IR, indicativa de una pluralidad de pulsos de obstrucción de 10 milisegundos perdidos se ajusta. El flujo luego procede a través de la etapa 910 a la etapa 912, en donde se reajusta el sinsronizador de 12 milisegundos. La etapa de desisión 914 que ee realiza después de la etapa 912, determina si han sido más de 500 milisegundos desde que se resibiera un sódigo de radio válido. Si han transsurrido más de 500 milisegundos, la etapa 916 se realiza para liberar un radio astualmente en la bandera de aire y se realiza una salida. Cuando la etapa 914 determina que no han expirado 500 milisegundos, el flujo prosede a la etapa de salida 918. La FIGURA 27 es un diagrama de flujo de una interrupsión resibida de pulso IR, que empieza suando un pulso de protessión se resibe por el misro sontrolador 85. Inisialmente, se realiza una etapa 920 en donde la bandera de interrupción IR se reajusta y el flujo procede a la etapa 922 en donde la bandera de bloque IR se reajusta. Esta rutina termina al reajustar el sincronizador de 12 milisegundoe en la etapa 924 y ealir en la etapa 926. La estructura de control de la presente modalidad incluye un bucle principal que substancialmente se ejecute en forma continua. La FIGURA 28 es un diagrama de flujo que muestra porciones del buque. Cada 15 segundos se realiza una etapa 928 en donde el modo de radio local se carga de memoria no volátil y los umbrales numéricos se ajustan en una etapa 930. Esta actividad termina con la etapa de retorno 946. Cada hora, una etapa 932 se realiza para determinar si está actualmente activo sincronizador temporal de botonera. De ser asi, el flujo procede a la etapa 914, en donde se decrementa el tiempo y se ejecuta un retorno en la etapa 946. Cada 1 milisegundo, una etapa 936 se realiza para determinar si la bandera de interrupción IR se ajusta y la bandera de bloque IR no se ajusta. Esta condisión es indisativa del primer pulso protestor perdido. Si la determinasión en la etapa 936 es negativa, se realiza un retorno. Si la etapa 936 solo detesta una bandera de interrupsión IR y no la bandera de bloqueo IR, se realiza una etapa 938 para identifisar si la puerta está en el límite superior. Cuando la puerta no está en el límite superior, se realiza un retorno. Cuando la etapa 938 detesta la puerta en el límite superior, se realiza una etapa 940 para identificar si la lámpara esta encendida. Si la lámpara esta encendida, se destellea un número determinado de veces en la etapa 942 y se ejecuta un retorno. Cuando la etapa 940 determina que la lámpara esta apagada, se realiza una etapa 944 para encender la lámpara y ajustar 4.5 minutos de mantener la luz en el sincronizador. Se ejecuta un retorno después de la etapa 944.

La FIGURA 29 es un diagrama de flujo que ilustra el uso del circuito de protecsión IR en el sontrol de puerta. En la etapa 948, se realiza una desisión si está en el aire un transmieor de tipo botonera correepondiente de memoria. De eer así, el flujo procede a la etapa 956 para determinar si el límite inferior del recorrido de la puerta ha ocurrido. Si se ha alcanzado el límite inferior, una etapa 958 se realiza para ajustar una parada en el estado del límite inferior de la puerta. Cuando la etapa 958 determina que no se ha alcanzado el limite inferior, una etapa 960 se realiza para continuar el recorrido descendente de la puerta. Cuando la etapa 948 se responde en forma negativa, se realiza una etapa 950 para determinar si el conmutador de comando se mantiene abajo. De ser así, el flujo procede a la etapa 956 y cualquier etapa 958 o 960 como se discutió anteriormente. Cuando la etapa 950 se responde en forma negativa, se realiza una etapa 952 en donde se verifica la bandera de interrupción IR. Si se ajusta la bandera de interrupsión, señalizando una obstrucsión, se realiza una etapa 954 para invertir la operasión de la puerta, ajustar el nuevo estado de la puerta y ajustar una bandera de obstrussión. Cuando la etapa 952 no detesta una bandera de interrupsión IR, el flujo prosede la etapa 956 somo se describió anteriormente. Habrá de mencionarse que las condisiones establecidas en las etapas 948 y 950 se pretende que permitan al operador superar el detector de obstrussión.

Mientras que se ha ilustrado y dessrito una modalidad partisular de la presente invensión, se apresiará que numerosos sambios y modifisasiones se les osurrirán a aquellos son destreza en la espesialidad y se pretende en las reivindisasiones anexas el subrir todos estos cambios y modificasiones que saen dentro del espíritu y alsanse real de la presente invensión. A manera de ejemplo, el tranemisor y reseptores de la modalidad dessrita se controlan por micro controladores programados. Los controladores pueden implementarse como cirsuitos integrados espesífisos de aplisasión dentro del alsance de la presente invención.

Claims (5)

1. REIVINDICACIONES 1. Un reseptor para aprender y responder a códigos de acceso tipo código fijo y códigos de acseso de tipo sódigo sambiante, que somprende: montajes de alimentasión que responden a interassión de operador, para permitir un modo de operasión de aprendizaje tipo asseso del reseptor; un sontrolador que incluye una rutina de código de acseso fijo para sontrolar el aprendizaje y respuesta a sódigos de asseso de tipo sódigo fijo y una rutina de sódigo de asseso sambiante para sontrolar el aprendizaje de y respuesta a los sódigos de asceso de tipo de código cambiante; un receptor para un código de acseso transmitido; montajes de identifisasión, operativos mientras que el modo de aprendizaje de tipo asseso se astiva, para identifisar si el sódigo de asseso tipo sódigo fijo o un sódigo de asseso de tipo código cambiante se recibe por el receptor? y montajes que responden a los montajes de identifisasión, para ajustar el controlador para que ejecute la rutina de código de acseso que sorresponde al tipo de sódigo de acceso identificado por los montajes de identifisasión hasta que de nuevo se astiva el modo de aprendizaje tipo asseso.
2. 2.- Reseptor de sonformidad son la reivindisasión 1, saracterizado porque los montajes de identifisasión somprenden un sonjunto de normas de transmisión de sódigo cambiante para la identificación de códigos de acceso tipo código cambiante y un conjunto de normas de transmisión de código fijo para identificar códigos de acseso tipo sódigo fijo.
3. 3.- Reseptor de sonformidad con la reivindicasión 2, sarasterizado porque los montajee evalúan sódigos resibidos por los montajes de resepsión en base al sonjunto de normas de sódigo sambiante y el sonjunto de normas de sódigo fijo para identifisar el sódigo resibido.
4. 4.- Reseptor de sonformidad son la reivindisasión 3, sarasterizado porque el sontrolador y los montajee de identificación ee implementan utilizando un microsontrolador programable.
5. 5.- Reseptor de sonformidad son la reivindisación 3, carasterizado porque somprende una ubisasión de almasenamiento tipo sódigo de asseso para almasenar una indisasión del tipo aprendido de sódigo de asseso y los montajes de alimentasión comprenden montajes para borrar el contenido de la ubicasión de memoria tipo sódigo de asseso.