MXPA96001882A - Convertidor de formato de exploracion de imagen adecuado para un sistema de television de alta definicion - Google Patents

Abstract

Un convertidor de formato de exploración adaptador en un codificador/transmisor de un sistema de procesamiento de señal de video tal como un sistema de televisión de alta definición (HDTV), como una función de que formato se desea para codificación y transmisión vía un canal de salida. Similarmente, en un receptor, un formato de exploración recibido es convertido automáticamente a un formato deseado para su exhibición como sea necesario. Por ejemplo, una señal entrelazada recibida (I) seráconvertida automáticamente a un formato progresivo (P) para ser compatible con un dispositivo de exhibición de exploración progresiva. Una señal progresiva recibida serápasada al dispositivo de exhibición sin conversión de formato. La conversión de exploración automáticamente es realizada sin costura de manera que, por ejemplo, la conversión entre el material de programa de televisión principal progresivo y el material comercial entrelazado es producido sin artefactos y es esencialmente invisible para un observador.

Description

Convertidor de Formato de Exploración de Imagen Adecuado para un Sistema de Televisión Je Alta Definición Campo de la Invención Esta invención se refiere al campo del procesamiento de señal 5 de imagen digital . En particular, esta invención se refiere a un sistema convertidor de exploración de l ínea adecuado para su uso con un procesamiento de señal de imagen de alta definición tal como el sistema de televisión de alta definición propuesto para su uso en 4¿^ los Estados Unidos de Norteamérica. 10 Antecedentes de la Invención Los recientes desarrollos en el campo del procesamiento de señal de vídeo han producido sistemas de transmisión y procesamiento de señal de televisión de alta definición digital (H DTV). Un sistema de transmisión terrestre de H DTV recientemente propuesto como el sistema de HDTV Grand Alliance en los Estados Unidos de Norteamérica emplea un formato de transmisión de banda lateral vestigial (VSB) para transmitir una corriente de datos en forma de paquetes. El sistema de H DTV Grand Alliance es un estándar de transmisión propuesto que está bajo consideración en los Estados Unidos de Norteamérica por la Comisión Federal de Comunicaciones (FCC) a través de su Comité Concejal de Servicio de Televisión Avanzada (ACATS). Una descripción del sistema de HDTV Grand Alliance como se presentó al Subgrupo Técnico del ACATS el 22 de febrero de 1994 (documento borrador) se encuentra en los documentos de la Asociación Nacional de Transmisores de 1994, Documentos de la 48va Conferencia Anual de Ingeniería de Transmisión , de 20 al 24 de marzo de 1994. El sistema de H DTV Grand Alliance soporta información de imagen en dos formatos de exploración de l ínea de trama. U n formato es uno entrelazado de línea 2 : 1 con un régimen de cuadro de 30 Hz. El otros es un formato no entrelazado, o progresivo 1 : 1 (secuencial de línea) con un régimen de cuadro de 60 Hz. La exhibición de imagen entrelazada muestra las siguientes características: 2200 pixeles x 1 125 líneas de imagen (total) 1920 pixeles x 1080 líneas de imagen (activo) La exhibición de imagen progresiva muestra las siguientes características: 1600 pixeles x 787.5 líneas de imagen (total) 1280 pixeles x 720 líneas de imagen (activo). El material de fuente a ser transmitido a un receptor de televisión puede exhibir cualquier formato. Por ejemplo, un programa de transmisión de televisión de una fuente puede estar en forma progresiva mientras uno o más comerciales u otro material participante de otras fuentes puede estar en forma entrelazada. Resumen de la Invención De conformidad con los principios de la presente invención, se reconoce en la presente como deseable proporcionar un convertidor de formato de exploración adaptador en un transmisor como una función de qué formato es deseado para codificar y transmitir vía un canal de salida. De igual manera , en un receptor, se reconoce como * deseable convertir automát,„a,„ ¿,,.= .¡ I OÍI? Ú IU i - exploración recibido a un formato deseado para exhibición por un dispositivo de exhibición de imagen asociada. En dicho caso, por ejemplo, una señal entrelazada recibida será convertida automáticamente a forma progresiva si es necesario para ser compatible con un dispositivo de exhibición de exploración progresiva, y una señal progresiva recibida pasará al dispositivo de exhibición sin conversión de formato. De conformidad con una característica de la invención, la conversión de exploración automática es realizada sin costura de manera que, por ejemplo, la conversión entre el material de programa principal progresivo y material comercial entrelazado, o viceversa, es producida sin artefactos y es esencialmente invisible para un observador. 15 Breve Descripción de los Dibujos En los dibujos: La Figura 1 , es un diagrama de bloques de un sistema de * televisión receptor y transmisor en la cual la invención puede ser empleada. 20 La Figura 2, muestra detalles de un sistema convertidor de formato de exploración de conformidad con los principios de la presente invención. Las Figuras 3A y 3B ilustran formas de onda de señal útiles en la comprensión de la operación del sistema mostrado en la Figura 2.

La Figura 4 muestra una porción del sistema de la Figura 2 con mayor detalle. Descripción Detallada de los Dibujos En la Figura 1 , una fuente 10 de la señal de vídeo entrelazada "I" y una fuente 12 de la señal de vídeo progresiva "P° en un transmisor/codificador de televisión de transmisión proporciona señales de vídeo de salida a entradas respectivas de un convertidor de formato de exploración automático 14, que opera de conformidad r^ con los principios de la presente invención. El convertidor de exploración 14, se mostrara y describirá con mayor detalle con respecto a la Figura 2. En este ejemplo el sistema de televisión es un sistema de H DTV del tipo propuesto por el Grand Alliance en los Estados Unidos de Norteamérica como se mencionó anteriormente. Las fuentes de vídeo 10 y 12 están sincronizadas mutuamente ("genlocked") . En este ejemplo, sólo una de estas fuentes está activa a la vez, aunque en algunos sistemas ambas pueden estar ß activas. En el caso en donde sólo una de las fuentes de señal está activa a la vez, el convertidor automáticamente selecciona el puerto de entrada con la señal de vídeo activa. Si el formato de exploración de la señal de vídeo activa es el mismo que el formato deseado para una señal de vídeo transmitida, el formato de exploración de la señal de vídeo de entrada no es alterado por el convertidor 14. Si el formato de entrada es diferente, el convertidor 14 convierte automáticamente el formato de la señal de vídeo de entrada a fin de ser compatible con el formato de señal de salida deseado. La señal de salida del convertidor de exploración 14 es comprimido en datos por un codificador MPEG 16, como se conoce, antes de ser aplicada a un procesador de transporte 18. El procesador 18 formatea datos comprimidos del codificador 16 en paquetes de datos, preasigna los paquetes de datos con información de encabezado que identifica el contenido de los paquetes respectivos, por ejemplo agrega información de sincronización y de * 10 otro tipo. Los paquetes de datos del procesador de transporte 18 son procesados para transmisión vía un canal de transmisión 25, por un procesador de transmisión 20. El procesador 20 incluye formateo de datos, codificación de errores, memoria intermedia, convertidor de digital a analógico y redes moduladoras de RF (radio frecuencia) para condicionar la señal de vídeo para transmisión vía el canal 25. En un descodificador/receptor, la señal del canal 25 es primero procesada por una unidad 30 incluyendo redes de filtrado y sintonización de RF, redes de I F (frecuencia intermedia), redes de procesamiento de error y desmodulación, y un convertidor de analógico a digital , por ejemplo. Una señal de salida de la unidad 30 es procesada por una unidad 32 que realiza la inversa de la operación de la unidad 18 en el transmisor. Específicamente, la unidad 32 evalúa la información de encabezado para identificar los componentes constituyentes del paquete de datos y separa estos componentes (por ejemplo, información de vídeo, audio y sincronización) para su procesamiento por circuitos respectivos. Los componentes de datos del por un descodificador MPEG 34, como se conoce. El descodificador M PEG 34 incluye un puerto de salida de señal de vídeo entrelazada en la cual aparecerá una señal de vídeo entrelazada de 1080 líneas transmitidas, y un puerto de salida de señal de vídeo progresiva en la cual aparecerá una señal de vídeo progresiva de 720 líneas transmitidas. El descodificador MPEG 34 también incluye provisiones para derivar información codificada de la corriente de datos recibida indicando si una señal de vídeo recibida exhibe forma entrelazada o progresiva. Un receptor de televisión incluye un dispositivo de exhibición asociado que puede ser de un tipo de exploración entrelazada o un tipo de exploración progresiva. Estas posibilidades son ilustradas mediante un dispositivo de exhibición entrelazada 38 y un dispositivo de exhibición progresiva 39. Un receptor práctico tendrá uno pero no ambos dispositivos de exhibición. El dispositivo de exhibición del receptor recibe una señal para ser exhibida desde un convertidor de formato 36 (después del procesamiento mediante circuitos apropiados de excitador de exhibición y acondicionamiento de señal no mostrados para simplificar el dibujo). El convertidor de formato 36 está programado con información (por ejemplo, por el fabricante del receptor o vía una señal de control generada localmente) para indicar el tipo de la exhibición asociada, es decir, entrelazada o progresiva, ya que en este ejemplo se supone que un dispositivo de exhibición asociado es * capaz de exhibir información de vídeo de exhibición en sólo un formato de exploración. Por consiguiente, el convertidor de formato 36 está configurado para proporcionar automáticamente una señal de salida en un formato compatible con el dispositivo de exhibición, independientemente de cual de los dos formatos de señal de vídeo es recibido y descodificado. Si el exhibidor es un dispositivo entrelazado tal como la unidad 38, el convertidor 36 desviará una señal de vídeo entrelazada recibida de la unidad 34 a la salida del 0 convertidor 36 sin modificar su formato de exploración. Si una señal de vídeo recibida es progresiva, el convertidor 36 detectará automáticamente esto detectando que el puerto de salida progresiva del descodificador MPEG 34 está activo, convierte dicha señal a forma entrelazada, y proporciona dicha señal en su salida de señal 5 entrelazada. De manera que, una señal de vídeo entrelazada siempre será provista a una exhibición entrelazada independientemente del formato de exploración de una señal de vídeo transmitida. Observaciones análogas pertenecen a un receptor con una exhibición progresiva asociada tal como el dispositivo 39. 0 La Figura 2, muestra detalles adicionales de un convertidor de formato de exploración tal como las unidades 14 y 36 en la Figura 1 . Para propósitos de la siguiente discusión se supone que el convertidor de la Figura 2 corresponde a la unidad 36 en el receptor de la Figura 1 . Una red de entrada 42 y una red de entrada 44, 5 respectivamente reciben señales de salida progresivas digital (P) e entrelazada digital (I) del descodificador MPEG 34. Cada una de las * redes de entrada incluyen ci, _ , el cor ,poncnU de vídeo y los componentes de sincronización . Los componentes de sincronización incluyen un componente de sincronización horizontal 5 (H) , un componente de sincronización vertical (V) , un pulso de referencia de cuadro (FRP) y un reloj de pixel CLK. La frecuencia del reloj de pixel se deriva del producto del número total de pixeles, el número total de líneas, y el número de campos/segundos. El ^^ pulso de referencia de cuadro FRP es una señal de referencia desarrollada por el descodificador MPEG 34. Aparece en una porción prescrita del intervalo de extinción vertical, y proporciona un punto de referencia desde el cual circuitos subsecuentes cuentan relojes del primer pixel de un campo entrelazado o un cuadro progresivo. 15 El convertidor 36 también incluye una entrada analógica para recibir componentes de vídeo de color analógicos R, G, B ( o Y, U , V) y componentes de sincronización asociados horizontal y vertical H , V. Estos componentes se pueden generar por una grabadora de vídeo cásete (VCR) o una cámara de vídeo por ejemplo, y son convertidos a forma digital por un convertidor de analógico a digital 48. Las salidas de vídeo de las unidades 42, 44 y 48 son aplicadas a entradas de señal respectivas de un multiplexor de entrada (MUX) 46. Una unidad de control de modo y sincronización 70, responde a los componentes de sincronización digitales H y V, a los pulsos de referencia de cuadro FRP, y a los relojes CLK para señales de fuente * progresiva y entrelazada, así ?mo a l^s componentes de sincronización H y V (H , V RGB) para la fuente de señal analógica después de la conversión a forma digital por el convertidor 48. U na entrada de control de la red 70 recibe una señal de Control de Formato de Salida para determinar las características de operación del convertidor de formato como una función de si se desea un formato entrelazado o progresivo para una señal de vídeo de salida. Esta señal puede ser producida por un ajuste de conmutador local, y determina si la señal de vídeo de salida será entrelazada o progresiva. Esta determinación la puede hacer un operador de transmisión en un transmisor, o un fabricante del receptor. Las señales de salida producidas por la red 70 incluyen un pulso de referencia de cuadro FRP(I) para señales entrelazadas, un pulso de referencia de cuadro FRP(P) para señales progresivas, un reloj de fs de elemento de imagen (pixel), un reloj de 3 fs de reloj de pixel de medio régimen, y una señal de Control. La señal de Control se aplica a un multiplexor de salida 60 para pasar ya sea señal de vídeo progresiva o entrelazada a una salida, como se discutirá más adelante. La red 70 puede incluir un cuadro de red de circuito de enganche de fase (PLL) y un circuito de enganche de campo de las señales FRP. El reloj de pixel fs para una señal de vídeo entrelazada es una señal de 74.25 MHz (2200 pixeles x 1 125 líneas totales x 30 Hz de régimen de campo). El reloj de pixel fs para una señal de vídeo progresiva es una señal de 75.6 MHz (1600 pixeles x 787.5 líneas totales x 60 Hz de régimen de cuadra) . Estes fi ac encias de -eloj de pixel están relacionadas por una relación divisora conveniente de 55/56 (por ejemplo, 75.6 x 55/56 = 74.25), y por lo tanto, son 5 fácilmente reproducibles. La información de vídeo es transferida al sistema convertidor vía la unidad A/D 48 y el multiplexor de entrada 46, y del sistema convertidor vía la unidad D/A 62, a régimen de pixel fs completo. Los subsistemas dentro del convertidor de formato ^ operan en respuesta al reloj de 34 fs. 10 La conversión de formato de progresivo a entrelazado (720 líneas a 540 líneas) es realizada mediante una Trayectoria de Conversión P-l incluyendo el multiplexor de entrada 46, un prefiltro horizontal y vertical 54 que realiza una proporción decimal 4:3, un multiplexor de salida 60 y un convertidor de digital a analógico 62.

La conversión de formato entrelazado a progresivo es realizada mediante una Trayectoria de Conversión l-P incluyendo el multiplexor 46, un des-entrelazador de doblado de línea 50, una red de postfiltro horizontal y vertical 52 que realiza una proporción decimal 3:2, multiplexor de salida 60 y el convertidor 62. Las técnicas para realizar la interpolación y la proporción decimal son bien conocidas. En un modo de desvío en donde el formato de exploración de una señal de entrada no es cambiada en la salida, la señal de vídeo es pasada vía una Trayectoria de Desvío incluyendo el multiplexor de entrada 46, el multiplexor de salida 60 y el convertidor de digital a analógico 62.

En la salida, los Pulsos de Referencia de cuadro FR P y la información de vídeo son convenidos respectivamente a componentes de sincronización analógica H , V y componentes de vídeo de color analógicos R, G y B mediante el convertidor 62. 5 Entonces, estos componentes son pasados a circuitos conocidos de procesamiento de señal de vídeo y sincronización y excitador de exhibición . El puerto de salida 64 es usado sólo en un codificador de formato codificador/transmisor, por ejemplo, la unidad 14 en la Figura 1 , para pasar información digital al codificador MPEG 16. El 0 convertidor de digital a analógico 62 incluye una Red Lógica Programable (como se conoce) con un contador para generar los componentes de sincronización de salida H y V. Para este propósito el FRP es aplicado a una entrada de reinicio del contador, y la Red Lógica Programable opera en respuesta al reloj fs y una señal de 5 selección de formato de salida (derivada de la señal de Control) para producir los componentes de sincronización de salida H y V después de la conversión a la forma analógica. En el caso de la conversión de vídeo entrelazada a progresiva, vía la trayectoria de conversión l-P, el multiplexor de entrada 46 0 recibe una señal de vídeo digital, por ejemplo, de las unidades 42 ó 48, al régimen de reloj de pixel. Entonces, el multiplexor 46 genera una señal de salida a una mitad del régimen de datos de entrada. Específicamente, los datos de pixel que llegan en una secuencia de tiempo A, B, C, D, ... son convertidos a una corriente de datos de 5 dos pixeles en paralelo, por ejemplo, A, B entonces C, D y así sucesivamente. Esta corriente de datos es proporcionada a una # entrada de unidad desentrelaza^o. a 50, c,ue idmbión reciue J ? componente de sincronización de FRP de la unidad 46. La unidad des-entrelazadora 50 opera como se conoce almacenando líneas de campo impares 1 , 3, 5, ... y líneas de campo pares 2, 4, 6, ... Se genera un cuadro de vídeo creando líneas adicionales en cada campo de manera que una señal de salida de la unidad 50 representa un cuadro de vídeo progresivo constituido por las líneas 1 , 2, 3, 4, 5, 6, ... y así sucesivamente. Esta operación de des-entrelazamiento podría ser tan simple como repetir líneas, o tan elaborada como estimar movimiento en cada campo para cada uno de los componentes de señal de color R, G, B, y usando los vectores derivados de movimiento para ajustar coeficientes en varias direcciones a fin de producir pixeles adicionales como se conoce.

En el último caso, la unidad 50 encuentra el mayor vector de movimiento de entre los tres componentes de color RG B. Este vector es usado por redes de interpolación para generar nuevos valores de # pixel de la línea derivada. De manera que, la unidad 50 genera una señal de salida con el doble de líneas que la señal de entrada, es decir, 1080 líneas derivadas de las 540 líneas en cada campo. El postfiltro horizontal y vertical 52 somete a la señal de vídeo de salida de la unidad 50 a proporción decimal 3:2 en la dirección horizontal para generar 1280 pixeles de salida de 1920 pixeles de entrada. En la dirección vertical, el filtro 52 proporciona decimalmente la señal de salida de la unidad 50 por 3:2 para generar 720 líneas de salida de 1080 l íneas de entrada. Esta señal # progresiva es ruteada vía el multiplexor 60 y el Convertidor de digital a analógico 62 a circuitos de exhibición y procesamiento de señal subsecuente. En el caso de conversión de progresiva a entrelazada vía la Trayectoria de Conversión P-l , una señal de salida del multiplexor 46 y el componente FR P son aplicados a un pre-filtro horizontal y vertical 54. El filtro 54 somete la señal de vídeo a interpolación 2:3 en la dirección horizontal para generar 1920 píxeles de salida de '10 1280 pixeles de entrada. En la dirección vertical, el filtro 54 somete a la señal de vídeo a proporción decimal 2:3 para generar 1080 líneas de salida de 720 líneas de entrada. La señal de salida entrelazada de la unidad 54 es ruteada vía el multiplexor 60 y el Convertidor de digital a analógico 62 a circuitos subsecuentes de procesamiento de señal y de exhibición. En el caso de ambos procesamientos de trayectoria P-l e l-P, el tiempo del FRP en las salidas de las unidades 52 y 54 permanece fijo. La red del convertidor de formato continuamente produce información de vídeo en el formato seleccionado independientemente del formato de señal de entrada. El multiplexor de salida 60 incluye una red de memoria de cuadro (retraso) en la Trayectoria de Desvío para compensar los retrasos de procesamiento de señal asociados con la trayectoria de conversión P-l y la trayectoria de conversión I- P. Este retraso de cuadro también facilita la conmutación sin costura entre señales de vídeo de formato diferente. La conmutación ocurre en las fronteras del cuadro. El retraso de cuadro permite que el vídeo de entrada conmute aleatoriamente entre los dos formatos y todavía proporcione una señal de salida en el formato deseado en una corriente continua sin tirar ningún cuadro. Si el convertidor de formato es configurado para proporcionar una salida de exploración progresiva, el formato de señal de entrada puede cambiar entre el formato progresivo y entrelazado sin interrumpir el flujo de datos de señal o perder información de vídeo en la señal de salida del convertidor de formato. Esta característica permite, por ejemplo, que un comercial de televisión esté en formato de exploración progresiva mientras que el material del programa principal de televisión este en formato de exploración entrelazada. Ambos tipos de información de vídeo, al ser fusionados en un formato de exploración similar usando la característica de conmutación sin costura del convertidor de formato, pueden ser transmitidos y recibidos en tiempo real como una corriente continua de información de vídeo. Esta característica será mostrada y discutida en relación con las Figuras 3 y 4. Considérese el caso cuando el formato de señal de vídeo de salida es seleccionado para ser entrelazado y la señal de vídeo de entrada inicialmente exhibe un formato progresivo. De manera que, inicialmente el convertidor de formato opera para convertir el formato progresivo de entrada al formato entrelazado de salida deseado. El prefiltro 54 en la Figura 2 exhibe un retraso de procesamiento de ligeramente más de una duración de cuadro para convertir de formato progresivo a entrelazado. La magnitud de este retraso no es • crítica, pero debe ser un reírlo Mjo y conocido. Supóngase que mientras la señal entrelazada convertida está siendo transferida al multiplexor de salida 60, el formato de la señal de entrada cambiada 5 de progresiva a entrelazada (que es el formato de salida deseado). Este cambio es detectado por la red de control de modo 70. Esto se puede lograr detectando una señal de control de modo de circuitos precedentes tal como el descodificador 34 en la Figura 2, o detectando actividad en el puerto de señal analógica (por ejemplo, en el caso del convertidor de formato 14 de la Figura 2). La señal de Control proporcionada por la red 70 al multiplexor de salida 60, indica que ha ocurrido este cambio de formato, haciendo que el multiplexor de salida 60 comience a almacenar la nueva señal de vídeo de entrada entrelazada que es pasada directamente de la salida al multiplexor de entrada 46 al multiplexor de salida 60 vía la Trayectoria de Desvío. El multiplexor 60 almacena esta señal entrelazada en una memoria de la memora intermedia de cuadro. El retraso de la memoria intermedia de cuadro permite que el multiplexor de salida 60 rutee la señal de vídeo progresiva procesada del filtro 54 en su totalidad a la unidad del convertidor de de digital a analógico de salida 62 para su exhibición, seguido por el vídeo entrelazado desviado de la memoria intermedia de cuadro. El proceso de conmutación sin costura arriba descrito es ilustrado por las formas de onda de la Figura 3A para el caso de proporcionar una señal de salida de vídeo entrelazada. La forma de onda A ilustra la posición del Pulso de Referencia de Cuadro FR P durante el intervalo de extinción vertical antes d i1 intervalo de exploración de línea de vídeo activa. El intervalo entre cada FRP es un cuadro de imagen en este ejemplo. En la forma de onda (B) , el 5 pin-0 y el pin- 1 representan cuadros de vídeo progresivo de entrada. Estos cuadros aparecen retrasados en la salida del pre-filtro 54 (Figura 2) como prefiltro horizontal y vertical 1 (hvpre-1 ) y prefiltro horizontal y vertical 0 (hvpre-0) de datos de forma de onda (C) .

-^ Después de la conversión a formato entrelazado, estos cuadros respectivamente aparecen como vídeo entrelazado de salida iout-0 y iout-1 mostrado en forma de onda (E). En este ejemplo, la información de vídeo de salida iout-0 corresponde al pin-0 de cuadro de entrada. La información de vídeo de salida iout-1 corresponde al pín- 1 de vídeo progresivo de entrada, y es el último cuadro convertido de progresivo-a-entrelazado en aparecer antes de que la señal de entrada cambie a formato entrelazado. En (1 ) en la Figura || 3A el multiplexor de salida 60 retrasa datos filtrados del HVPRE por unas cuantas líneas como se explicará en relación con la Figura 4.

En (2) en la Figura 3A el multiplexor de salida retrasa la información de vídeo en la trayectoria de Desvío por 2 cuadros, como también será discutido en relación con la Figura 4. La señal de vídeo de entrada cambia a formato entrelazado en un tiempo TO. Estos nuevos cuadros entrelazados están etiquetados como iin-0 e iin-1 en la forma de onda D. El vídeo entrelazado es sometido a un retraso de dos cuadros asociados con el multiplexor __ de salida 60 como se ind icó anteriormente, da n do como res u ltado ^^ respectivamente iout-2 como se m uestra en la forma de onda E. De manera q ue, el vídeo entrelazado desviado aparece en la salida en el tiempo T1 y así sucesivamente. En la salida de vídeo entrelazado 5 mostrada como forma de onda (E) , los datos entrelazados iout-2 , q ue aparecen justo después del tiempo T1 en una frontera de cuadro , son los primeros datos de salida de la nueva señal de vídeo de entrada entrelazada. Desde el tiempo T1 hacia adelante, es decir, desde la primera l ínea del siguiente cuadro de imagen , las l íneas de vídeo 1.0 continúan sin costura ininterrumpidamente. En la señal de salida entrelazada deseada (forma de onda E) , un formato entrelazado es producido sin costura desde los datos iout-0 a los datos iout-2 , etc. , conforme la entrada de vídeo cambia de formato progresivo a entrelazado. La conmutación de un formato progresivo (forma de onda B) al formato entrelazado (forma de onda D) no produce artefactos visibles y no es notado por un observador. La transición JÉ de formato ocurre en una cantidad de tiempo fijo predeterminado (retraso) después de la aparición del FR P para facilitar la transición sin costura y evitar una discontinuidad en una imagen exhibida. 20 La Figura 3B ¡lustra el proceso de conmutación sin costura en el caso de proporcionar un formato de señal de salida de vídeo progresivo. Esto se realiza de una manera análoga a la discutida con respecto a la Fig ura 3A para un formato de señal de salida entrelazada. En el caso de la Figura 3B se incluyen una forma de onda C asociada con la salida del des-entrelazador 50 en la Figura 2, y una forma de onda D asociada con la salida del Post filtro HV 52 en la trayectoria l-P en el sistema de la Figura 2. La forma de o >da D en la Figura 3B es análoga a la forma de onda C en la Figura 3A. Como en el caso de la Figura 3A, un retraso de unas cuantas líneas es indicada por (1 ) en la Figura 3B, y (2) indica que el vídeo progresivo de la trayectoria de Desvío es retrasado por dos cuadros por el multiplexor de salida 60. De igual manera, los datos progresivos convertidos aparecen en el intervalo T0-T1 , mientras que los nuevos datos progresivos comienzan en el tiempo T1 . 10 La Figura 4, muestra detalles del multiplexor de salida 60. Un multiplexor 80 recibe una señal de entrada de vídeo entrelazada de una primera memoria intermedia de FIFO 82, una señal de entrada de vídeo progresiva de una segunda memoria intermedia de FIFO 86, y una señal de vídeo progresiva o entrelazada de una memoria intermedia de cuadro 84. Las señales de vídeo entrelazadas son proporcionadas a la memoria 82 del prefiltro 54 (Figura 2) en la i trayectoria de conversión P-l , las señales de vídeo de entrada son proporcionadas directamente a la memoria intermedia de cuadro 84 del multiplexor de entrada 46 (Figura 2), y las señales de entrada de vídeo progresiva son proporcionadas a la memoria intermedia 86 del post filtro 52 (Figura 2) en la trayectoria de conversión l-P. El tamaño de las memorias intermedias 82 y 86 no es crítica, es decir, varias líneas de vídeo. Las memorias intermedias 82 y 86, son usadas para compensar los retrasos de señal diferentes asociados con tres fuentes de entrada diferentes.

La memoria intermedia de cuadro 84, recibe datos directamente del multiplexor de entrada 60 en la Figu. ? 2 La memoria .p cermedia 84 exhibe un retraso de dos cuadros en este ejemplo. Sin embargo, un retraso de un cuadro se puede usar de conformidad con los requerimientos de otros sistemas. Las señales de salida del multiplexor 80 son pasadas a un convertidor de digital a analógico 62 (Figura 2) vía el cerrojo 90. En la práctica, el multiplexor de salida 60 en la Figura 2 recibe tres Pulsos de Referencia de Cuadro (FRP) , uno de cada uno de los filtros 52 y 54 y otro del multiplexor de entrada 46. Estos pulsos pueden estar desalineados entre sí por unas cuantas líneas de imagen. El tiempo de reloj-a-datos también puede estar desalineado entre tres fuentes. Por lo tanto, se usan memorias intermedias de FI FO para "limpiar" cualquier retraso y desalineación de tiempo antes de la operación de conmutación sin costura asociada con el multiplexor 80 en la Figura 4. Para este propósito, las memorias intermedias 82 y 84 exhiben un pequeño retraso de unas cuantas líneas de imagen para colocar datos procesados cerca de una frontera de cuadro para facilitar la conmutación sin costura. La conmutación de formato sin costura por el multiplexor 80 es facilitada por la medición de tiempo de leer/escribir de las memorias intermedias 82, 84 y 86, y por la referencia de los pulsos FRP. Por ejemplo, cuando el convertidor de exploración está en el modo de conversión de progresivo a entrelazado, el reloj de escribir datos para anteceder la memoria intermedia 82 (FI FO 1 WR CLK) es alineado con el reloj de 34 fs para el filtro 54. El reloj de escribir para la memoria intermedia de cuadro 84 (FB WR CLK) está alineado con el reloj de 34 fs para el multiplexor de entrada 46. Los relojes de lectura de datos para las memorias intermedias 82 y 84 son los mismos (RD CLK) . El pulso FRP del multiplexor de salida ese referenciado del pulso FRP del multiplexor de entrada. Los datos de salida de la memoria intermedia 82 y de la memoria intermedia de cuadro 84 son referenciados al mismo borde de reloj. Observaciones análogas aplican a las memorias intermedias 84 y 86 cuando el convertidor está en el modo de conversión de entrelazado-a-progresivo. Una unidad 95 incluyendo una máquina de estado (por ejemplo, un microprocesador programado) y una red lógica desarrolla el reloj de lectura (RD CLK) y relojes de escritura para memorias intermedias 82, 86 y 84 (FI FO 1 WR CLK, FI FO 2. WR CLK, y FB WR CLK respectivamente) en respuesta a los pulsos de referencia de cuadro entrelazado y progresivo l , P FRP, relojes de pixel entrelazado y progresivo l , P 34 fs, y la señal de Control de la red de control 70 en la Figura 2. La unidad 95 también produce una señal MUXSEL que es aplicada a una entrada de control del multiplexor 80. En respuesta a esta señal, el multiplexor 80 selecciona como su entrada ya sea (a) la salida de la memoria intermedia 82 o bien, la salida de la memoria intermedia de cuadro 84, o (b) la salida de la memoria intermedia 86 o la salida de la memoria intermedia de cuadro 84. El multiplexor 80 selecciona entre las dos selecciones en (a) y las dos selecciones en (b) en respuesta a la señal de control M UXSEL de la máquina de estado 95 , cuya señal es a la vez desarrollada en respuesta a la señal de Control de la red 70 en la Figura 2. Estas señales de control indican cual de las conversiones P-l o l-P están 5 presentes, o desvía las condiciones l-l o P-P donde no se va a hacer ninguna conversión . Un FRP de salida de la unidad 95 es aplicado al convertidor de digital a analógico 62 en la Figura 2. En el caso de señales digitales de entrada, los pulsos de ^^ referencia de cuadro entrelazado y progresivo FRP(I) y FRP(P) son proporcionados de circuitos antecesores, por ejemplo, el descodificador 34 de la Figura 1 en el caso de un receptor, por ejemplo. En el caso de señales de entrada analógicas R, G, B y H ,V, la red 70 de la Figura 1 puede por ejemplo incluir un circuito de enganche de fase (P L) que responde al componente de sincronización H analógico de entrada para producir relojes de entrada y salida relacionados. El reloj de entrada puede ser j¿. aplicado a un contador, una entrada de reinicio de la cual recibe el componente de sincronización V. El contador produce señales de sincronización H y V así como señales FRP(I) y FRP(P) en tiempos determinados adecuados para su uso por los elementos del sistema de la Figura 2. Aunque la invención ha sido descrita en el contexto de un sistema de televisión de alta definición, los principios de la invención son aplicables a otros sistemas de procesamiento de señal de vídeo tales como sistemas de televisión de definición estándar.

Claims (4)

1. Reivindicaciones 1 . En un sistema para procesar señales de vídeo sujetas a exhibir ya sea un primer formato de exploración de línea de imagen (I) o, alternativamente un segundo formato de exploración de línea de imagen diferente (P) , un aparato de procesamiento de señal comprendiendo: una entrada para recibir una primera señal para ser pasada a una trayectoria de salida, exhibiendo dicha señal el mencionado primer formato; una entrada para recibir una segunda señal para ser pasada a una trayectoria de salida, con el mencionado segundo formato; un procesador de salida para proporcionar una señal de salida a tal trayectoria de salida, exhibiendo tal señal de salida un formato predeterminado de dichos primero o segundo formatos compatible con los requerimientos de tal trayectoria de salida; y un convertidor de formato de exploración automática que responde a dichas primera y segunda señales para proporcionar automáticamente una señal activa de tales primera y segunda señales con tal formato compatible predeterminado al procesador de salida, dicho convertidor (a) convirtiendo automáticamente el formato de una señal activa a tal formato predeterminado si la mencionada señal activa no exhibe el formato predeterminado; y (b) pasar la señal activa al procesador de salida si n conversión d e formato si la mencionada señal activa exhibe tal formato predeterminado , caracterizado porque tal convertidor comprende: una primera trayectoria de conversión entre una red de entrada y u na red de salida para convertir u na señal de formato prog resivo a una señal de formato entrelazado; una segunda trayectoria de conversión entre dicha red de entrada y la mencionada red de salida para convertir una señal de formato entrelazado a una señal de formato progresivo; y una trayectoria de desvío para pasar una señal sin conversión entre tales redes de entrada y salida.
2. 2. U n sistema de conform idad con la reivindicación 1 , caracterizado porque d icha primera trayectoria de conversión incluye una red de proporción decimal; dicha seg unda trayectoria de conversión incluye una red de des-entrelazamiento y una red de proporción decimal sigu iendo tal red de des-entrelazamiento; la mencionada red de entrada incluye un multiplexor de entrada; y tal red de salida incluye un multiplexor de salida para recibir señales de salida de las mencionadas primera y segunda trayectorias de conversión y de la trayectoria de desvío.
3. 3. U n sistema de conform idad con la reivindicación 2, caracterizado porque las mencionadas señales recibidas por el mencionado multiplexor de entrada son derivadas de señales digitales; y tal multiplexor de entrada adicionalmente recibe una señal de entrada derivada de una señal analógica (R,G , B, H ,V).
4. 4. En un sistema para procesar señales de vídeo sujetas a exhibir ya sea un primer formato de exploración de línea de imagen (I) o alternativamente un segundo formato de exploración de línea de imagen diferente (P), aparato de procesamiento de señal comprendiendo: una entrada para recibir una primera señal para ser pasada a una trayectoria de salida, dicha primera señal exhibiendo tal primer formato; una entrada para recibir una segunda señal para ser pasada a tal trayectoria de salida con el mencionado segundo formato; un procesador de salida para proporcionar una señal de salida a la mencionada trayectoria de salida, la señal de salida exhibiendo un formato predeterminado de los primero y segundo formatos compatible con los requerimientos de la trayectoria de salida; y un convertidor de formato de exploración automático que responde a dichas primera y segunda señales para proporcionar automáticamente una señal activa de las mencionadas primera y segunda señales con tal formato compatible predeterminado al procesador de salida; caracterizado porque dicho sistema es un sistema transmisor adicionalmente incluyendo un codificador y un procesador de transporte acoplado entre dicho convertidor de formato y el procesador de salida. • #