MXPA95005219A - Metodo y aparato para control automatico deganancia y cancelacion offset de conexion directaen un receptor decuadratura - Google Patents

Abstract

La presente invención se refiere a un aparato automático de control de ganancia caracterizado porque comprende un amplificador ajustable de ganancia, teniendo dicho amplificador ajustable de ganancia una puerta para recibir una señal de entrada, una puerta de control para recibir una señal de control de ganancia y una puerta de salida para entregar una señal de salida;y porque comprende:un convertidor descendente acoplado a dicha puerta, para convertir en descenso la frecuencia de dicha señal de salida a una frecuencia de banda base, de modo de producir una señal de banda base, siendo operante dicho convertidor descendente para transformar una frecuencia de portadora de dicha señal de salida a una frecuencia de banda base desplazada por un determinado margen respecto a la D.C.;un bucle supresor de D.C. pasante, dispuesto para recibir dicha señal de banda base, para suprimir las señales de D.C. pasante mediante dicho convertidor descendente de frecuencia y para entregar una señal de banda base compensada;medios para generar una señal de potencia recibida en base a la potencia de dicha señal de banda base compensada;y medios de integrador de saturación para comparar dicha señal de potencia recibida respecto a una señal de referencia y para generar una señal de error en respuesta a un resultado de la comparación, incluyendo dichos medios de integrador de saturación medios para entregar dicha señal de control de ganancia mediante la integración selectiva de dicha señal de error en base a valores de dicho error y señales de control de ganancia.

Description

MÉTODO Y APARATO PARA CONTROL AUTOMÁTICO DE GANANCIA Y CANCELACIÓN OFFSET DE CONEXIÓN DIRECTA EN DN RECEPTOR DE CUADRATURA Campo de la Invención El presente invento se refiere en general a receptores de RF que usan demodulación en cuadratura. De modo más particular, el presente invento se refiere a un método y aparato para proporcionar un control automático de ganancia, rechazo por fuera de banda y cancelación de desplazamiento de D.C. (corriente continua) dentro de un receptor digital. Antecedentes de la Invención En los receptores analógicos, como los que se usan en sistemas de comunicación celular de FM de banda angosta, los demoduladores de FM se emplean para extraer información codificada en fase con una onda incidente. Los demoduladores de FM que existen, muchas veces incluyen un discriminador de frecuencia analógico, precedido por un limitador analógico, sirviendo el limitador para constreñir la potencia de la señal de entrada a un nivel constante. De esta manera la razón máxima de señal a ruido es mantenida a la entrada del discriminador de frecuencia, por sobre la gama dinámica completa de la señal de entrada de FM. Sin embargo, una técnica de procesamiento de señal analógica como ésa, involucra generalmente un vasto filtrado de señales y frecuentemente se implementa mediante el uso de un gran número de componentes discretos. Por otra parte, se ha demostrado que se puede lograr una eficiencia mejorada al usar demodulación digical lineal de la onda en lugar de demodulación analógica. Por desgracia, las técnicas convencionales de demodulación muchas veces no son aplicables a receptores digitales, debido a que el recorte de la señal recibida daría lugar a que se vicien los datos así obtenidos . Un receptor digital, para la recepción de una señal de información modulada digitalmente, generalmente incluirá un amplificador de ganancia variable con una ganancia ajustada por una señal de control. El proceso de ajustar la ganancia de una señal recibida, usando una señal de control, se llama Control Automático de Ganancia (AGC) . Típicamente, en receptores digitales, el proceso de AGC implica la medición de la potencia de la señal de salida del amplificador de ganancia variable. El valor medido se compara con un valor que representa la potencia de señal prescrita y se genera una señal para el amplificador de ganancia variable. El valor del error se usa para controlar la ganancia del amplificador, de modo de ajustar la fuerza de la señal para que coincida con la potencia de señal prescrita. Para efectuar demodulación digital con una óptima razón de señal a ruido, se usa el control automático de ganancia para mantener la magnitud de las ondas de banda base próxima a la gama dinámica completa de los convertidores analógico-digitales de la banda base. Sin embargo ésto requiere generalmente, que el control automático de ganancia sea entregado sobre la gama dinámica completa de la potencia de señal recibida. En el entorno celular, un receptor digital puede recibir una señal que experimenta rápidas y amplias variaciones en la potencia de la señal . En receptores digitales como los que se usan en un teléfono celular móvil de acceso múltiple de división de código (CDMA.) y de Acceso Múltiple de División de Tiempo (TDMA) , es necesario controlar la potencia de la señal demodulada para un debido procesamiento de señales . Sin embargo, tanto en los receptores de CDMA como de TDMA compatibles y de FM compatibles convencionales, p.ej. receptores de FM/digitales modo dual, es necesario entregar control de potencia tanto para señales de banda ancha de CDMA (o TDMA) como para señales de FM de banda angosta. El proceso de control se complica debido a las gamas dinámicas que difieren unas de otras y que están asociadas con la potencia recibida de señal de FM y de CDMA. O sea, la magnitud de las señales de FM recibidas puede variar por encima de una gama dinámica superior a 100 dB, mientras que los sistemas de CDMA típicamente conducen a una gama dinámica más limitada, a ser, aproximadamente 80 dB. El proveer conjuntos de circuito AGC separados para cada modo, aumenta la complejidad del hardware y gastos en tales receptores. De acuerdo con ésto, sería conveniente ofrecer un conjunto de circuitos AGC capaz de operar tanto con señales de FM de gama dinámica amplia y banda angosta, como con señales de CDMA de banda ancha y una gama dinámica más limitada. También sería conveniente el entregar un AGC digital en receptores baratos, utilizando convertidores analógico-digitales (A/D) con gama dinámica limitada. Nuevamente, en vista de que las señales de FM dentro de un sistema celular pueden variar en más de 100 dB y los A/D relativamente baratos de 8-bit están limitados a una gama dinámica de aproximadamente 48 dB, una implementación de AGC efectiva en cuanto a costo, deberá ser capaz de controlar la ganancia de la parte del receptor que precede a los convertidores A/D, de modo de controlar la gama dinámica de las señales en el convertidor A/D. La alternativa consiste en el empleo de convertidores A/D costosos que tengan una gama dinámica mayor, con lo cual se incrementa el costo del receptor; o bien aumentar la gama de AGC de la parte analógica de la radio, lo cual es muy difícil y costoso.

Es por lo tanto un objetivo del presente invento el proporcionar un circuito de AGC novedoso y mejorado que incorpore las características deseables mencionadas arriba y que, como se describirá más adelante en esta presentación, ofrece también ciertas otras ventajas respecto a las técnicas convencionales de AGC. En los teléfonos celulares de FM tipo standard, la función del AGC la realiza un circuito llamado limitador. Si se usa un limitador el rechazo de la señal por fuera de banda sólo puede hacerse usando filtros de frecuencia intermedia (IF) . Aunque la capacidad de rechazo de señal requerida se puede lograr mediante el uso de filtros IF de cerámica, éstos tienden a ser relativamente grandes y caros. Filtros IF más pequeños y menos caros, generalmente son imposibles de confeccionar de manera que posean las características de rechazo de señal suficientes y por lo tanto generalmente no se emplean en receptores de telefonía celular de FM. Es bien sabido que avances recientes en la tecnología de los circuitos integrados (IC) han hecho posible la confección de filtros de banda base activos que son bastante pequeños y baratos en comparación con filtros de IF. De ello se deduce que sería conveniente emplear filtros activos de banda base de IF para conseguir una supresión efectiva de la señal fuera de banda, permitiendo con ello el uso de filtros de IF más pequeños y menos caros para proporcionar cualquier rechazo de señal que se requiera adicionalmente. En un filtro activo, cuanto más alta sea la ganancia - mejor será el rechazo que se puede de conseguir. Pero, cuanta más alta sea la ganancia tanto más susceptible será el sistema a desplazamientos perjudiciales de la D.C. La supresión de tales desplazamientos de la D.C. es conveniente, para maximizar la gama dinámica de señal disponible, minimizar la distorsión inducida por el desplazamiento en la señal de banda base demodulada y minimizar los errores en los cálculos de la fuerza de señal de la banda base inducidas por el desplazamiento. En los sistemas de comunicaciones digitales tipo standard, tales como "quadrature phase shift eying" (QPSK) , usado en sistemas de comunicaciones standard de CDMA (y en algunos sistemas de TDMA) , o "binary phase shif keying" (BPSK) , la información proveniente de la onda es recuperada por conversión descendente de la señal a frecuencia de banda base entrada sobre la D.C. En este caso los desplazamientos de la D.C. se pueden sacar fácilmente, ya que para QPSK o BPSK la portadora generalmente es suprimida de todos modos por el transmisor. Por lo tanto, en la banda base se puede usar una muesca para D.C.

Sin embargo, para modulaciones de amplitud constante tales como FM y FSK de fase continua (que se usan en los sistemas de telefonía celular de FM tales como AMPS) y "Gaussian Minimum Shift Keying" (GMSK) (usado en algunos sistemas de TDMA) , la portadora tiene que conservarse para demodular la señal recibida. El empleo de filtros IC activos de banda base lleva a la necesidad de proveer algún mecanismo para la supresión de desplazamientos perjudiciales de la D.C. La cadena de procesamiento de la IF de receptores de telefonía celular digital convencional, incluyen típicamente un oscilador local (L.O.) que tiene una frecuencia elegida de manera que la frecuencia de la portadora es covertida en descenso a D.C., y un simple filtro de muesca de D.C. es usado para sacar los desplazamientos perjudiciales de la D.C. Si una señal de FM, FSK o GMSK es procesada por una cadena de procesamiento de IF como ésa, entonces la supresión del desplazamiento de la D.C. no solamente sacará los componentes perjudiciales de la D.C. sino también sacará información indispensable de fase y amplitud que va en la frecuencia de la portadora. O sea que, en los sistemas de telefonía celular de FM, en la frecuencia de la portadora se halla presente importante información sobre amplitud y fase, por lo cual la eficiencia se verá afectada adversamente si tal información se destruye. Sin embargo, hay dos bandas angostas de frencuencias al medio entre la frecuencia de la portadora Fc y Fc + F? y entre Fc y Fc - F? (en ?Sae F? es la frecuencia más baja esperada en el espectro demodulado, típicamente F_ = 300 Hz para FM celular) que puede ser suprimida sin afectar adversamente la señal demodulada. Aunque un mínimo de información de voz es portada en los productos de intermodulación en frecuencias próximas a la frecuencia de la portadora, tales productos son poco comunes y de duración relativamente corta. De consiguiente, la supresión de solamente los productos de intermodulación de baja frecuencia después de la conversión descendente de la banda base, usualmente no produce una pérdida apreciable en la información de voz. De modo similar en sistemas FSK y GMSK, se encuentra muy poca potencia de señal debajo de F? = (régimen de símbolos) /100, de modo que nuevamente la banda de frecuencia en F Y Fc + F? se puede suprimir sin degradación de los datos digitales. Por lo tanto es otro objetivo más del presente invento, el proporcionar un receptor en cuadratura en el cual filtros activos de banda base de alta-ganancia/altamente selectivos se puedan emplear sin provocar la pérdida de información de frecuencia de la portadora.

Descripción Detallada de las Modalidades Preferidas El presente invento consiste en un método y aparato novedosos de control automático de ganancia para controlar la potencia de señal de una señal de RF recibida sobre una amplia gama dinámica. En una implementación preferida, el aparato de control automático de ganancia se puede ajustar para entregar una respuesta de control prescrita a varias características de "fading" de la señal de RF recibida. En aplicaciones en que la señal de interés tiene un formato digital con portadora suprimida, tales como BPSK o QPSK (para CDMA Celular Digital) o tiene un formato de una envolvente constante de fase continua, tales como GMSK, FSK o FK (usados en sistemas de fase celulares AMPS) , el aparato del presente invento es capaz de entregar el control de ganancia necesario, la señal de rechazo por fuera de banda y la conversión descendente a banda base, sin desplazamiendo de la D.C. De acuerdo con el presente invento se expone un aparato de control automático de ganancia (AGC) para un receptor de modo dual. El aparato de AGC incluye un amplificador de ganancia ajustable que tiene una puerta de entrada para recibir una señal de entrada, una puerta de control para recibir una señal de control de ganancia y una puerta de salida para entregar una señal de salida. Un convertidor descendente, acoplado a una puerta de salida, sirve para traducir la frecuencia de la señal de salida a una frecuencia de banda base, con lo cual produce una señal de banda base. En una implementación preferida el convertidor descendente opera para transformar la frecuencia de la portadora de la señal recibida de la señal de salida a una frecuencia de banda base desplazada por determinado margen respecto a la D.C. Un bucle de supresión de paso de la D.C., dispuesto para recibir dicha señal de banda base, suprime las señales de paso de la D.C. producidas por el convertidor descendente y por lo tanto entrega una señal de banda base compensada. El aparato AGC comprende además medios para generar una señal de potencia recibida, basada en la potencia de la señal de salida. Un integrador de saturación compara la señal de potencia recibida respecto a la señal de referencia y produce la señal de control de ganancia por integración o detención de la integración, en base a los valores de referencia, la señal de potencia recibida y las señales de control de ganancia. Breve Descripción de los Dibujos Las particularidades, objetivos y ventajas del presente invento se podrán apreciar mejor en base a la descripción detallada que se expone más adelante, si ella se contempla en conjunto con los dibujos, en los cuales caracteres de referencia identifican los elementos que se corresponden y en donde : La Figura 1 ilustra en forma de diagrama de bloques una aplicación ejemplar de un aparato de control automático de ganancia (AGC) , según el presente invento; La Figura 2 representa ilustrativamente la ganancia de un amplificador de AGC como una función del voltaje de control de ganancia; La Figura 3 muestra una ejecución ejemplar del aparato de control automático de ganancia del invento que incluye un bucle de control implementado en forma analógica; Las Figuras 4A y 4B representan ilustrativamente las características de transferencia de voltaje y potencia, respectivamente, asociadas con una implementación ejemplar de un limitador de señal incluido dentro del aparato de control de ganancia que corresponde al invento; La Figura 5 describe una implementación de una lógica de decisión usada para gobernar la operación de un conmutador de control de integración; Las Figuras 6A-6C son diagramas que ilustran la operación del aparato de AGC del invento en función de períodos de tiempo.

La Figura 7 muestra una ejecución preferida del aparato de AGC del invento que incluye una realización digital del bucle de control; La Figura 8 describe una implementación ejemplar de un acumulador digital de saturación incluido dentro del integrador de la Figura 7. La Figura 9 muestra una ejecución preferida alternativa del bucle de AGC del invento, que incluye un bucle de supresión de paso de la D.C.; y La Figura 10 entrega una representación en diagrama de bloques de un bucle de supresión de paso de la D.C. analógico. Descripción Detallada de la Ejecución Preferida En un receptor digital, tal como se usa en un dispositivo de comunicación celular portátil de acceso múltiple de división de código (CDMA) , es necesario ajustar la potencia de la señal procesada a un nivel constante. En el entorno celular, un receptor puede recibir una señal que experimente variaciones rápidas y amplias de potencias de señal. A fin de procesar adecuadamente los datos digitales contenidos en la señal recibida, la potencia de la señal deberá controlarse al interior del receptor. En un receptor digital de modo dual, p.ej. un receptor capaz de procesar tanto señales de CDMA (o TDMA) como señales standard de FM, la gama de señal dinámica variará en función del modo operativo seleccionado. De acuerdo con ésto, se expone un aparato para control automático de ganancia para un receptor digital que es capaz, en cada uno de sus modos operativos, de hacer la compensación necesaria para la variación de potencia en señal recibida en cada entorno. La Figura 1 ilustra, en diagrama de bloques, una aplicación ejemplar del aparato de control automático de ganancia del presente invento. En la Figura 1, el aparato de control automático de ganancia está implementado en el transceptor de un teléfono celular portátil de CDMA. El teléfono 10 puede ser uno de modo dual, o sea CDMA (o TDMA) y convencional FM compatibles. El aparato de control automático de ganancia del presente invento es capaz de proveer control de potencia tanto de las señalas de banda ancha de CDMA como de señales de FM de banda angosta. La compatibilidad de tal conjunto de circuitos para operar tanto en señales de banda ancha como en banda angosta ofrece economías de costos, componentes y energía para el receptor. El teléfono 10 incluye la antena 12 para la recepción de señales de RF, inclusive señales de comunicación de CDMA o de FM transmitidas desde una estación base. La antena 12 acopla las señales recibidas a un duplexor 14 que entrega las señales recibidas a la parte de recepción del teléfono 10. El duplexor 14 también recibe señales de comunicación de CDMA o de FM desde una parte de transmisión del teléfono 10 para su acoplamiento a la antena 12 y su transmisión a una estación base. Las señales recibidas salen desde el duplexor 14 al convertidor descendente 16, donde las señales de RF son convertidas a una gama de frecuencias más baja y son entregadas como señales correspondientes de frecuencia intermedia (IF) . Las señales de IF del convertidor descendente 16 son entregadas al amplificador 18 de IF de ganancia atomáticamente controlada. Las señales IF son amplificadas a determinado nivel de ganancia por una señal de AGC (VAGC) que también es entregada al amplificador 18. El amplificador 18 es capaz de proporcionar control lineal de ganancia sobre una elevada gama dinámica, tal como en exceso sobre 80 dB, en base a VAGC. El amplificador 18 puede ser de un diseño como el descrito, por ejemplo, en la Patente de EE.UU. No. 5,099,204, que lleva por título "LINEAR GAIN CONTROL AMPLIFIER", asignada al Cesionario del presente invento. En la Patente de EE.UU. No.5,099,204 arriba mencionada, se emplea un circuito de compensación para lograr una gama dinámica conveniente de control lineal. En implementaciones específicas, tal control lo puede proporcionar el circuito de amplificación sin contar con el concurso de un circuito de compensación. En estas implementaciones se incluyen aquellas, por ejemplo, en las cuales varias etapas de amplificación han sido dispuestas en cascada. De manera similar, la disponibilidad de una alimentación de energía en alto voltaje puede eliminar la necesidad de contar con un circuito de compensación. Las señales de IF de ganancia controlada se les da salida desde el amplificador 18 hacia un segundo convertidor descendente de frecuencia, convertidor descendente 20, donde las señales de IF se convierten a una gama más baja de frecuencia y de allí son entregadas como señales de banda base en fase y en fase cuadratura IBB y QBB. En la ejecución que muestra la Figura 1, las señales de banda base en el modo de operación de CDMA son muestras I y Q de los datos digitales codificados a los que se da salida para su ulterior demodulación y correlación de fases . En un receptor de modo dual, el convertidor de descenso 20 también convierte reduciendo la frecuencia de las señales FM de modo de entregar a la banda base de FM señales en-fase y señales de fase-en-cuadratura, las cuales luego son fase/frecuencia demoduladas para producir una señal de salida de audio. El detector 25 mide la fuerza las señales entregadas por el convertidor descendente 20 y genera una señal de indicación de fuerza de señal recibida correspondiente (RSSI) . La señal de RSSI, junto con la señal de referencia de AGC (AGC_REF) que proporciona un controlador (no mostrado) , son entregadas a un circuito integrador de saturación 22. La señal AGC_ REF corresponde a una nivel de fuerza de señal conveniente para las señales de banda base. El controlador también entrega al integrador de saturación 22 señales de referencia AGC límite bajo (AGC_BAJO) y AGC límite alto (AGC_ALTO) . Las señales AGC ALTO y AGC_BAJO corresponden a límites de la magnitud de la señal de control de ganancia (VAGC) proporcionados a una puerta de control del amplificador 18 por el integrador de saturación 22. La Figura 2 representa ilustrativamente la ganancia del amplificador 18 como una función del voltaje del control de ganancia del amplificador 18 como una función del voltaje del control de ganancia. Con referencia a la Figura 2, se ve que la ganancia del amplificador 18 asciende en una curva no lineal hasta valores relativamente constantes de voltaje de control por encima de AGC_ALTO y por debajo de AGC_BAJO. En general será conveniente constreñir el valor de VAGC a una gama lineal entre AGC_ALT0 y AGC_BAJ0, a fin de que la constante de tiempo correspondiente y el bucle de control se mantengan dentro de una gama aceptable. La desviación de la constante del bucle de tiempo respecto a la gama aceptable puede dar por resultado significativos errores del control del bucle. De acuerdo con el invento, el amplificador 18 queda constreñido a operar dentro de una región de ganancia lineal mediante la saturación del integrador 22, a objeto de evitar la pérdida de calidad funcional por la introducción de tales errores de control de bucle. Como se describe más adelante, el integrador de saturación 22 trabaja para integrar la diferencia entre las señales de RSSI y AGC_REF si VAGC está entre AGC_ALT0 y AGC BAJO. Si se le entrega una entrada que podría dar lugar a que VAGC exceda de AGC_ ALTO o caiga por debajo de AGC_ BAJO el integrador 22 deja de integrar y la señal de control de ganancia VAGC es mantenida constante ya sea en AGC_ALTO o en AGC BAJO, con lo cual se mejora la respuesta del bucle de control conforme a lo arriba descrito. Con referencia nuevamente a la Figura 1, el integrador de saturación 22 recibe la señal RSSI proveniente del detector 25, junto con la señal AGC_REF proveniente del controlador. A fin de proveer un control de potencia preciso, en general es necesario que se minimice la diferencia entre la señal RSSI y la señal AGC_REF. El integrador de saturación 22 se usa para entregar esta función en el bucle AGC al forzar la diferencia respecto a cero. Por ejemplo, si la ganancia de la señal es demasiado alta, la señal RSSI también será alta comparada con AGC_ REF. Hasta que estas señales sean de magnitudes equivalentes, la salida de la señal del integrador VAGC continuará haciendo decrecer la ganancia del amplificador 18. Se debe comprender que la medición de RSSI se puede hacer en varios puntos en el procesamiento de la señal recibida. Aunque la Figura 1 muestra que la medición se está haciendo después de la conversión descendente de frecuencia por el convertidor descendente 20, la medición se puede hacer en cualquier punto en la cadena de procesamientos de señales después del amplificador 18 de IF. La medición de RSSI se hará de preferencia a continuación de haberse completado el filtraje de las señales, con lo cual se minimiza la potencia de interferencia espúrea que se mide. Usando técnicas de control analógico de potencia, tanto para las señales de banda ancha como de banda angosta, se puede usar el mismo conjunto de circuitos de control de potencia para ambos modos de operación. Con respecto a una parte 30 de transmisión del teléfono portátil de la Figura 1, la potencia de transmisión también es controlada. La señal VAGC se usa nuevamente para entregar control instantáneo de potencia de transmisión en modo de CDMA.

La señal VAGC se entrega a la parte de transmisor 30, junto con varias otras señales de control provenientes del controlador (no mostr. ) . Con referencia, ahora, a la Figura 3, allí se muestra una ejecución ejemplar del aparato de control automático de ganancia correspondiente al invento, que incluye una implementación parcialmente analógica del integrador de saturación 22. En la Figura 3, el integrador de saturación incluye un integrador de amplificador operacional (amp op) 40 que tiene una red de realimentación capacitiva. En particular, el integrador 40 recibe la señal AGC_REF a través del resistor 42 en su entrada de no-inversión, a la cual también se conecta el capacitor 43. Si el interruptor 44 está cerrado, en respuesta a información de control entregada por la lógica de decisión del integrador 46, una salida de señal de RSSI mediante el detector 48 de RSSI la recibe el integrador 40 a través del resistor 50. Cuando el interruptor 44 se mantiene en una posición abierta, en respuesta a la información de control proveniente de la lógica de decisión del integrador 46, el capacitor 52 sirve para mantener relativamente constante la salida (VAGC) del integrador ya sea a AGC_ALT0 o AGC_BAJ0. Esto evita la saturación del amplificador 18, cuando la magnitud de la señal de entrada de IF se aparta de a una gama dinámica predefinida . Con referencia, nuevamente, a la Figura 3, se muestra una ejecución de un dispositivo de conmutación que usa los interruptores 49 y 55 de RF. Los interrutores de RF 49 y 55 acoplan el filtro pasabanda 51 de CDMA IF al amplificador 18 de IF durante el modo CDMA como se muestra mediante las posiciones de los interruptores conforme a la Figura 3. En el modo de FM, la posición de los interruptores de RF 49 y 55 cambia, para acoplar el filtro pasabanda 53 de FM IF y el limitador 54 al amplificador 18 de IF. El filtro pasabanda 53 de FM IF para rechazar interferencias fuera de canal define el ancho de banda de las señales de FM entregadas a través del limitador 54 al amplificador 18. Por ejemplo, en la operación en modo FM el filtro 53 de FM IF está diseñado para abarcar un tramo de pasabanda de aproximadamente un canal celular (p.ej., 30 kHz) y una banda de bloqueo que se extiende mucho más allá (p.ej., +/-60 kHz) de la frecuencia central de IF. Durante la operación en modo CDMA el filtro 51 de CDMA IF está diseñado para rechazar la interferencia fuera de canal y define el ancho de banda de las señales CDMA entregadas al amplificador 18. Por ejemplo durante el modo CDMA, el filtro pasabanda de CDMA IF puede entregar una pasabanda en proporción al régimen de chip de la parte de banda base del receptor (p.ej. 1,26 MHz) y entregar un ancho de banda de rechazo predefinido (p.ej. 1,8 MHz). En una ejecución alternativa, el limitador 54 podría estar en la trayectoria común antes del amplificador 18 de IF. El limitador 54 atenúa las señales de alta potencia de RF, que se reciben principalmente durante el modo de operación de FM. Las señales de FM pueden exceder la potencia máxima de las señales que se han hallado durante el modo de operación de CDMA. En una ejecución preferida el limitador 54 limita la potencia de entrada al amplificador 18 dentro de la gama dinámica, p.ej. 80 dB, característica de la operación de CDMA. El limitador 54 permite que la gama de control del bucle control automático de ganancia (AGC) de la figura se diseñe en base a la gama dinámica de CDMA esperada, eliminando con ello la necesidad de entregar bucles de control de AGC calibrados separadamente para los modos de operación de FM y de CDMA. Las Figuras 4A y 4B representan ilustrativamente las características de transferencia de voltaje y potencia, respectivamente , asociadas con una implementación ejemplar del limitador 54. Con referencia a las Figuras 4A y 4B, el limitador 54 no atenúa las señales que tenga magnitudes de voltaje inferiores al voltaje máximo Vm predefinido. La potencia saturada puede cuantificarse como PSAT = Vm2/2RL, en que RL designa la impedancia de la carga de entrada del amplificador 18. Para los efectos un una potencia de entrada superior a PSAT, la potencia de señal de salida que produce el limitador 54 está hecha para permanecer constante en aproximadamente PSAT al recortar el voltaje de punta de la señal al voltaje Vm. El valor de PSAT se elegirá en base al nivel de potencia de entrada máximo esperado del CDMA. En consecuencia, para señales de entrada de IF sinusoidales de alta potencia (Pin> PSAT) , la forma de onda de salida producida por el limitador 54 es truncada a una amplitud fija pero tiene la misma frecuencia fundamental y la información de fase no se pierde. La distorsión armónica inducida por el limitador es sacada por el filtro pasabajos 56. El filtro pasabajos 56, incluido dentro de convertidor descendente 20, está diseñado para recortar frecuencias superiores a la frecuencia de la salida de señal de IF desde el amplificador 18 en cualesquiera de los modos de CDMA o de FM. Como se indicó anteriormente, el filtro pasabajos 56 está diseñado para atenuar las armónicas de la salida de la señal de IF desde el amplificador 18, anterior a la conversión descendente, a componentes de banda base en-fase (I) y en cuadratura (Q) . Las formas de onda de alta potencia recortadas por el limitador 54 generan armónicas indeseadas. El filtro pasabajos 56 de IF saca las armónicas indeseadas, de modo que no sean convertidas en banda base junto con la información de señal de IF deseada. En una ejecución a vía de ejemplo, el tipo, orden y límite de pasabanda del filtro 56 se eligen para atenuar los productos de distorsión de la banda base que provienen de las armónicas de la IF inherentes a la señal amplificada de la IF producida por el amplificador 18. La señal IF filtrada es entregada a una primera entrada de un mezclador 60, mientras la otra entrada del mezclador 60 recibe una señal de referencia generada localmente proveniente del oscilador 64. El mezclador 60 mezcla la señal filtrada de IF con la señal de referencia para producir las componentes I y Q (cuadratura) de la banda base en las líneas de salida 70 y 72, respectivamente. El mezclador 60 está diseñado para transformar una frecuencia, desplazada de la frecuencia central de IF en un margen predefinido, p.ej. en 3 a 300 Hz, respecto a la frecuencia de la banda base de D.C. (corriente continua) . Tal margen desplazado de D.C. permite que el loop de control automático de ganancia de la Figura 3 distinga entre una señal FM no-modulada (o sea, una señal de onda continua (CW) ) y un error de desplazamiento de entrada de D.C.. Específicamente, el mezclador 60 operará de preferencia para producir un frecuencia de salida de aproximadamente 100 Hz, en respuesta a una entrada de señal de CW a la frecuencia de banda media de IF. De esta manera los errores de desplazamiento de la entrada de D.C. que tienden a viciar las mediciones de potencia de la RSSI se sacan mediante un filtro de muesca 66 de D.C. sin atenuar la información de la señal de CW. Haciendo referencia nuevamente a la Figura 3, las líneas de salida 70 y 72 están conectadas respectivamente a las redes de filtros pasabajos de la banda base I y Q. Las redes 76 y 78 se implementaraán de preferencia de manera que entreguen funciones de transferencia pasabajos que exhiban frecuencias de corte de 13 kHZ y 630 kHZ, respectivamente, durante operaciones de modo FM y CDMA. En una ejecución a vía de ejemplo los filtros 76 y 78 incluyen cada uno un par de filtros, uno de los cuales es empleado durante el modo de operación de CDMA y el otro durante el modo de operación de FM. Los filtros individuales incluidos en las redes 67 y 78, se conectan con las trayectoria de las señales de banda base I y Q respectivamente, conforme al modo de operación seleccionado. En la ejecución preferida, el sistema controlador incluye medios para conmutar los filtros incluidos dentro de las redes de filtrado, de acuerdo con el modo operativo elegido. Además de desempeñar una función anti-alias para los convertidores A/D 86 y 88, los filtros pasabajos 76 y 78 5 también porveen un rechazo de señal fuera de banda. En la ejecución preferida, los filtros 76 y 78 tienen alta ganancia y alto rechazo de banda de bloqueo. A consecuencia de ésto, los filtros pasabanda 51 y 53 de IF pueden tener menos rechazo de banda de bloqueo y por lo tanto pueden ser menos costosos . Después del filtrado a través de las redes de filtros de banda base 76, 78 y por el filtro de muesca de 66 D.C., las señales de la banda base I y Q resultantes son entregadas al detector de RSSI 48. El detector RSSI 48 entrega una señal de salida de RSSI que indica la potencia de la señal medida (en dB) . La diferencia entre la salida de la señal de la RSSI mediante el detector de RSSI 48 y el AGC_ REF es integrada dentro del integrador de saturación 22 de manera de producir el voltaje de control VAGC. Nuevamente con referencia a la Figura 3, las salidas de I y Q de las redes de filtrado 76 y 78 también se entregan a los convertidores analógico-digital (A/D) 86 y 88 de I y Q respectivamente. Los convertidores A/D 86 y 88, trabajan para cuantificar la señales de banda base para demodulación digital en el modo operativo elegido, o sea por CDMA o FM. En la ejecución preferida la gama dinámica de los convertidores 86 y 88 de A/D, se elige de modo que resulte suficiente para acomodar señales que excedan la gama de control del aparato de AGC del amplificador 18 de IF. Como se hizo ver anteriormente con referencia a las Figuras 2 y 3, la lógica de decisión 46, dentro del integrador de saturación 22, constriñe el voltaje de control VAGC dentro de la gama AGC_BAJO < VAGC < AGC_ALTO. Esto evita que el amplificador se sature en una región de operación no-lineal . En consecuencia, los convertidores A/D 86 y 88 están diseñados para cuantificar señales de entrada, sin distorsión, esté o no esté saturado el integrador 40. En la ejecución preferida, cada uno de los convertidores A/D 86 y 88 entrega 6 a 8 bits de gama dinámica. Esta gama dinámica es suficiente para dar lugar a que no haya degradación en la razón de señal a ruido de la entrada a los convertidores 86 y 88 con respecto a la razón de señal a ruido de la salida digital cuantificada de los convertidores 86 y 88, para cualquier nivel de entrada de RF. Por ejemplo, si VAGC llega a AGC_BAJ0 y la señal de entrada sigue ceciendo, el limitador 54 constriñe la amplitud de la señal de IF. De esta manera, el nivel de señal en la entrada de los convertidores de A/D 86 y 88 sólo puede exceder el nivel indicado por AGC_REF en alguna cantidad fija. Por lo tanto los convertidores de A/D 86 y 88 seguirán cuantificando con exactitud las señales de la banda base al nivel incrementado. De igual manera, la gama dinámica de los convertidores A/D 86 y 88 es suficiente para hacerse cargo de que no haya degradación de la razón de señal a ruido en caso de niveles bajos de señales de entrada de RF. Por ejemplo si VAGC llega a AGC_ALTO y el interruptor 44 se abre, si la señal de entrada de RF continúa cayendo, el nivel de señal de la banda base en la entrada de los convertidores de A/D 86 y 88 caen hasta debajo del nivel indicado por AGC_REF. El nivel disminuido de la señal de entrada a los convertidores 86 y 88 da lugar a una utilización, inferior a la total, del dispositivo, o sea, algunos de los bits de salida de los convertidores A/D no son utilizados. Para señales de entrada de RF mayores, durante el proceso de conversión se utiliza la gama dinámica completa de los convertidores A/D 86 y 88. De esta manera, el aparato AGC del invento permite que se use un bucle de control AGC de gama limitada para la demodulación de señales que abarcan una gama dinámica substancialmente mayor que la gama de control del amplificador de IF 18. La Figura 5 describe una implementación ejemplar de la lógica de decisión 46 que opera para controlar la posición del interruptor 44. Como se muestra en la Figura 5, las señales AGC ALTO y VAGC son presentadas al comparador lógico 104. Si VAGC excede el nivel de AGC_ALTO, la salida del comparador 104 llega a ser un nivel lógico uno (1) . La salida del comparador es lógicamente convertido en Y con la salida del basculador 110 el cual es un nivel lógico 1 debido a la posición cerrada del interruptor 44. La salida del basculador 110 es retardada a través de un elemento de retardo 114 para evitar conmutaciones excesivas, espurias de la posición del interruptor 44. La compuerta Y 108 y el elemento de retardo 114 operan para evitar que el interruptor 44 sea abierto hasta un período fijo de tiempo después de su cierre. La salida de la compuerta Y 108 pasa de bajo a alto, con lo cual repone la salida del basculador 110 a nivel lógico 0 y produce un nivel lógico 0 en la salida de la compuerta Y 130, abriendo el interruptor 44. Cuando se abre el interruptor 44, el bucle ya no fuerza a la señal de RSSI y la señal de AGC_REF para que sean equivalentes. En el caso de que el AGC_ALT0 haya sido excedido y el bucle se abre, la señal de RSSI indica una señal menor que la señal AGC_REF y la salida del comparador lógico 102 llega a ser un nivel lógico 0. Cuando la señal de RSSI excede el nivel de AGC_REF, la salida del comparador 102 pasa a alto y la salida de la compuerta Y 106 también pasa a alto, con lo cual ponen la salida del basculador 110 en el nivel lógico 1, cerrando el interruptor 44. El elemento de retardo 112 y la compuerta Y 106 funcionan de manera similar al retardo 114 y la puerta Y 108, evitando el """* cierre del interruptor 44 hasta que haya sido abierto durante un período de tiempo predefinido. Una secuencia análoga de operaciones lógicas se realiza cuando el nivel de la señal de entrada de RF excede la gama del 5 AGC. Cuando VAGC cae por debajo del nivel de AGCJ3AJ0, la salida del comparador 118 llega a tener un nivel lógico 1. La salida de comparador 118 es lógicamente convertida en Y por la salida del basculador 124, que está en un nivel lógico 1 cuando el interruptor 44 está cerrado. La salida de la compuerta Y 122 luego pasa de bajo a alto, con lo cual repone la salida del basculafdor 124 al nivel lógico 0. Esto da lugar a que aparezca un nivel lógico 0 en la salida de la compuerta Y 130, lo cual da por resultado la abertura del interruptor 44. Cuando el interruptor 44 es abierto, el bucle ya no fuerza a la señal de RSSI para que sea igual a AGC_REF. Luego que el bucle ha sido abierto de esta manera la señal de RSSI será mayor que AGC_REF y la salida del comparador lógico 116 estará en un nivel lógico 0. Cuando la señal de RSSI llega a ser menor que AGC_REF, las salidas del comparador 116 y la compuerta Y 120 pasan a alto. 0 Esta pasada posiciona la salida del basculador 124 al nivel lógico 1 y cierra el interruptor 44. Los elementos de retardo 126 y 128 y las compuertas Y 120 y 122 funcionan en forma similar al retardo 114 y la compuerta Y 108, sirviendo para evitar rápidas conmutaciones del interruptor 44 entre posiciones abierta y cerrada. La salida lógica de la compuerta Y 130 se puede considerar como una señal que habilita la integración y está aplicada sobre una línea de control de interruptor 124 conectada al interruptor 44. En la ejecución preferida, el interruptor 44 está cerrado en respuesta a la aplicación de un 1 lógico sobre la línea de control 124 y está abierto cuando hay un 0 lógico aplicado sobre aquella. Por lo tanto, la lógica de decisión del integrador 46 controla si la diferencia entre las señales de la RSSI y del AGC_REF son integradas por el integrador de amplificador operacional (amp op) 40. De esta manera la lógica de decisión del integrador 46 y el integrador 40 cooperan para entregar el VAGC. La operación del aparato de AGC de la Figura 3 se puede describir en mayor detalle haciendo referencia a los diagramas en función de períodos de tiempo de las Figuras 6A-6C. En particular, las Figuras 6A y 6B describen a modo de ejemplo, respectivamente, la variación de la potencia en función del tiempo de una señal RF y el correspondiente estado (abierto o cerrado) del interruptor 44 dentro del integrador de saturación 22. La Figura 6C muestra el valor del voltaje de control de ganancia (VAGC) correspondiente generado por el integrador (amp op) 40 en respuesta a la señal de entrada de RF de la Figura 6A. Como lo indican las Figuras 6A y 6C, a través de un primer intervalo de integración (t0 < t < tx) la potencia de la señal de entrada RF es confinada a la gama de control AGC del bucle AGC y de acuerdo con ésto AGC_BAJO < VAGC < AGC_ALT0 (Figura 6C) . En el momento en que t=tlfla lógica de decisión del integrador 46 determina que VAGC ha llegado a AGC_BAJO y, en consuencia abre el interruptor 44. El interruptor 44 permanece abierto durante el intervalo de tiempo tx < t < t2, tiempo durante el cual el integrador de tiempo 40 está inhabilitado para integrar la diferencia entre la RSSI y el AGC_REF. Durante este tiempo la entrada A/D de los convertidoers 86 y 88 es constreñida por el limitador 54. En el momento t=t2 la potencia de la señal de entrada ha vuelto a ser menor que la cota superior de la gama de control del bucle, lo cual da por resultado que el interruptor 44 sea cerrado por la lógica de decisión del integrador 46 y que V^ exceda AGC_BAJO. Entonces el interruptor 44 permanece cerrado durante un segundo intervalo de integración (t2 < t < t3) hasta que el voltaje de control VAGC llegue a AGC_ ALTO, momento en el cual el interruptor 44 es nuevamente abierto por la lógica de decisión del integrador 46. Durante este tiempo, la entrada de los covertidores A/D 86 y 88 varía en respuesta a los cambios en la señal de entrada de RF. De manera similar el interruptor 44 es cerrado por la lógica de decisión del integrador 46 en los momentos t4, tß y t8, a fin de iniciar los intervalos de integración tercero, cuarto y quinto. Haciendo referencia a la Figura 7, allí se muestra una ejecución preferida del bucle de AGC del invento en el cual está incluida una ejecución digital del integrador de saturación 22. En la ejecución de la Figura 7 se emplea el filtro digital pasaalto 150, en lugar del filtro de muesca analógico de D.C. 66, para sacar el desplazamiento de D.C. inherente a las muestras I y Q de la banda base producido por los convertidores A/D 86 y 88. La frecuencia de corte del filtro 150 se elige de modo que sea substancialmente menor que la desviación de frecuencia introducida dentro del mezclador 60. En una implementación alternativa para eliminar el desplazamiento de D.C. ésto se puede lograr mediante: (i) determinación aparte de los términos medios de las muestras de señales I y Q de banda base; (ii) restando la componente resultante de D.C. de cada una de las componentes I y Q antes de continuar el procesamiento . El detector digital 154 de la RSSI incluirá típicamente una tabla guía que contenga los valores logarítmicos de la potencia anotados en función de las magnitudes de las muestras I y Q de la banda base. El detector digital 154 de la RSSI calcula valores aproximados del logaritmo de potencia, o sea, 10 LOG (I2 + Q2) , al determinar el valor de LOG (MAX (ABS (I) , ABS (Q) ) y el valor del término de corrección. La operación MAX (ABS (I) , ABS (Q) ) produce un valor de salida equivalente a la magnitud del componente mayor de un par de muestras I/Q. En una implementación específica, este valor de salida sirve como índice para entrar en la tabla guía de logaritmos de potencia. La salida, deducida de la tabla guía, luego se suma a un término de corrección aproximadamente equivalente a la diferencia entre LOG (I2 + Q2) y LOG (MAX (ABS (I) , ABS (Q) ) ) . La potencia recibida calculada, es decir, la señal de la RSSI, producida por el detector 154 de la RSSI, es entregado al substractor digital 158 junto con la señal de AGC_REF. La señal de error que resulta, es luego desmultiplicada conforme a la constante requerida de tiempo de bucle td mediante el multiplicador de desmultiplicación digital 162. La constante de tiempo de bucle td es elegida de acuerdo con las características de "fading" de la señal de entrada de RF. Se eligirán constantes de tiempo de bucle relativamente cortas (respuesta más rápida de bucle) para permitir el seguimiento de señales que muestran características de "fading" bruscas entretanto se desacelera la respuesta del bucle a un nivel que no provoque sobreimpulsos o sobreoscilaciones, dados los retardos introducidos en el bucle por filtros y otros elementos . En una ejecución preferida el desmultiplicador 162 se puede programar para multiplicar la señal final proveniente del substractor 158 por una primera constante de tiempo de bucle, en respuesta a señales de RSSI declinantes y para multiplicar por una segunda constante de tiempo de bucle cuando el valor de la señal de la RSSI está aumentando. Esto da lugar a que se produzca una mayor fexibilidad para dar forma a la respuesta del bucle del AGC en base a las características del entorno operacional y minimizar la sobremodulación del bucle. Nuevamente con referencia a la Figura 7, la señal de error desmultiplicada, generada por el desmultiplicador 162 es entregada al acumulador de saturación 166. El acumulador de saturación 166 opera para acumular valores de señal de error desmultiplicada en una señal de error totalizada hasta que la señal de error totalizada llegue ya sea a AGC_ALTO o AGC_BAJO. El valor de la señal de error totalizada es luego retenido ya sea en AGC_ ALTO o AGC_ BAJO hasta que la señal de error desmultiplicada es recibida y que, luego de su combinación con la señal de error totalizada que existe, da por resultado una señal de error totalizada dentro de la gama definida por AGC ALTO y AGC_BAJO. La Figura 8 describe una implementación ejemplar de tiempo discreto de un acumulador de saturación 166. Como lo indica la Figura 8, la señal de error desmultiplicada es entregada a una primer entrada de un sumador digital 170. La señal de error desmultiplicada es sumada, dentro del sumador digital 170, a la señal de error totalizada producida en la etapa anterior de tiempo por el acumulador de saturación 166, donde la señal de error totalizada es almacenada en el primer registro 174. Los valores de AGC_ALTO y AGC_BAJO entregados por un sistema controlador (no mostrado) son almacenados dentro de un segundo registro 178. Recortadores de señal máxima y mínima 182 y 184, acoplados al segundo registro 178 constriñen el valor de la señal digital entregada al primer registro 174 para que se mantenga en la gama definida por AGC_ALTO y AGC_BAJ0. La implementación del filtro pasaalto 150, del detector de RSSI 154 y del integrador 22, descritos en las Figuras 7 y 8 ofrecen varias ventajas respecto a las realizaciones analógicas correspondientes. Por ejemplo, las componentes digitales utilizadas en aquél no son suscetibles de desplazamientos por temperatura y permiten que la constante de integración de tiempo sea ajustada de acuerdo con las condiciones esperadas de "fading" de la señal de modo de facilitar la obtención de señal de bucle. Además, un filtro e integrador implementados en forma digital ocupan significativamente menos volumen que la disposición correspondiente de componentes de resistencia y capacitancia discretos. También se puede predecir que la utilización de un detector de RSSI y de un integrador de saturación digital darán por resultado una mayor excatitud. En particular, durante el período por el cual se necesita mantener el valor de VAGC ya sea en AGC_ALT0 o en AGC_BAJ0, la descarga capacitiva u similares, relacionados con los componentes analógicos, generalmente darán lugar a un "decaimiento" del valor de VAGC respecto al nivel conveniente, durante cierto período de tiempo. La implementación digital del integrador de saturación que se muestra en las Figuras 7 y 8 no exhibe las características de "decaimiento" de señal de las implementaciones anlógicas. Haciendo referencia nuevamente a las Figura 7 y 8, la señal de control almacenada dentro del registro 174 del acumulador de saturación 166 es entregada al convertidor digital a analógico (DAC) 190. En una ejecución preferida la resolución de DAC será suficiente para proporcionar un tamaño de paso de AGC de salida analógica de menos de ldB. Alternativamente, en respuesta a la señal de control se produce una secuencia de salida de 0,1 niveles lógicos de modulación de ancho de impulsos (PWM) o modulación de densidad de impulsos (PDM) . La señalización PDM está explicada en la Solicitud de Patente No. 08/011,618, titulada "Multibit To Single Bit Digital Converter" y asignada al Cesionario del presente invento. El valor promedio de la secuencia de impulsos de salida corresponde al voltaje de salida analógico deseado. La salida analógica entregada por DAC 190 es pasada a través del filtro pasabajos 194 antes de ser aplicada a la puerta de control de ganancia de amplificador de IF. El filtro pasabajos 194 está diseñado para atenuar cualquier salida espúrea producida por DAC 190. Con referencia ahora a la Figura 9, allí se muestra una ejecución preferida alternativa del bucle AGC del invento, que opera para suprimir ventajosamente las componentes perjudiciales de la señal desplazada de la D.C., sin destruir simultáneamente la información de señal de frecuencia de la portadora. El bucle de AGC de la Figura 9 tiene una similitud substancial con el bucle de AGC de la Figura 7 y por ello se han usado iguales números de referencia en la representación de iguales elementos de circuito. Como se indicó en los Antecedentes del Invento, en los receptores para modulación digital tales como QPSK o BPSK, es corriente que la frecuencia del oscilador local (L.O.) dentro de la cadena de procesamiento de IF, se seleccione de manera que la frecuencia de portadora recibida sea convertida en descenso (o sea transformada) a D.C. Sin embargo, nuevamente, el procesamiento posterior de la banda base, diseñado para suprimir el paso de D.C. perjudicial, pasada por el mezclador 60, tiende también a destruir la información de señal centrada sobre la portadora recibida que se produce para esquemas de modulación tales como FM y de fase continua FSK. De acuerdo con uno de los aspectos del invento, la frecuencia de L.O. del oscilador 64 de IF es elegida de modo que la portadora recibida es transformada a una frecuencia de banda base desplazada respecto a la D.C. por un margen predeterminado. Un bucle 200 de supresión de D.C. pasante (Figura 9) habilita la cancelación de D.C. pasante perjudicial mientras simultáneamente conserva la información de señal en la frecuencia de portadora recibida. En una ejecución preferida, la implementación del L.O. es elegida para ser desplazada en una cantidad pequeña (p.ej. 100 Hz) respecto a la frecuencia nominal de la portadora, lo cual da lugar a la conversión descendente del espectro de banda base recibido. En consecuencia, la señal de energía de canales I y Q entregada por el mezclador 60 a la frecuencia desplazada predeterminada (p.ej. 100 Hz) corresponde a la información impresa sobre la frecuencia portadora recibida. El espectro convertido en descenso, que incluye la información de la portadora, es entregado a los convertidores A/D 86 y 88 mientras la D.C. pasante perjudicial proveniente del mezclador 60 es suprimida. Aunque este proceso da lugar a una atenuación de energía en la frecuencia separada de la portadora recibida por un desplazamiento predeterminado, en muchas aplicaciones (p.ej. comunicaciones por voz) la energía suprimida de baja frecuencia porta un mínimo de información de señal utilizable. Conforme a ésto, el bucle de supresión 200 de D.C. permite una cancelación ventajosa de D.C. pasantes extraños sin destrucción de información presente en la frecuencia de portadora recibida. Como lo indica la Figura 9, la D.C. el bucle supresor de la D.C. pasante 200 incluye los integradores digitales 204 y 206 de los canales I y Q, que tienen puertas de entrada acopladas operativamente a las salidas de LPFs (filtros pasabajos) 76 y 78 a través de los convertidores A/D 86 y 88 respectivamente. En la ejecución de la Figura 9, los integradores 204 y 206 están dispuestos, respectivamente, para integrar las salidas digitales de los covertidores A/D 86 y 88.

Los resultados de cada integración son convertidos a señales analógicas por convertidores digital a analógico (D/A) 208 y 210 de los canales I y Q, los cuales se ve que están interpuestos, respectivamente, entre los integradores 204 y 206 y los substractores analógicos 212 y 214. Las constantes de ganancia de los integradores digitales 204 y 206 se puede elegir de modo tal que los integradores 204 y 206 sean no-responsivos a la potencia de señal en frecuencias de 100 Hz y superiores. Las señales de cancelación de D.C. resultantes, producidas por los integradores 204 y 206 son nominalmente iguales a los errores perjudiciales de la D.C. introducidas en el trayecto de la señal por el mezclador 60, por los LPFs 76 y 78 y por los convertidores A/D 86 y 88. De esta manera, se logra asegurar que el nivel de potencia entregada a los convertidores A/D 86 y 88 y, por lo tanto también al circuito 154 de RSSI, resulte indicativo del nivel de potencia realmente recibido por el circuito de AGC 22. Por lo tanto, el bucle supresor 200 de la D.C. pasante funciona para mantener íntegro el nivel de potencia recibida, aún durante la eliminación de la D.C. pasante perjudicial. Volviendo ahora a la Figura 10, allí se muestra una implementación analógica de bucle supresor de paso 230 (que puede colocarse en lugar del 200 de la Fig.9) que opera para eliminar la D.C. pasante perjudicial y simultáneamente preserva el nivel de la potencia de señal entregada al detector 154 de RSSI. La frecuencia de L.O. del oscilador 64 de IF (Fig.9) ha sido elegida nuevamente de manera que la frecuencia de la portadora sea transformada a una frecuencia de banda base desplazada respecto a la D.C. en determinado margen. El bucle supresor 230 de la D.C. pasante, de modo básicamente similar al descrito anteriormente con respecto al bucle 200, hace posible la cancelación de la D.C. pasante perjudicial conservando, sin embargo, simultáneamente, la información de la señal en la frecuencia portadora recibida. Específicamente, mediante una apropiada elección de ganancias en los integradares 234 y 238, la información de la portadora convertida en descenso y transformada a la frecuencia desplazada es entregada a los convertidores A/D 86 y 88. Como se expuesto arriba, la D.C. pasante perjudicial proveniente del mezclador 60 es luego suprimida por los substractores 212 y 214. El bucle supresor 230 de D.C. pasante, también opera para asegurar que la potencia de señal de banda base entregada a los convertidores A/D 86 y 88 y, por lo tanto, al detector 154 de RSSI, sea indicativa de la potencia de señal realmente recibida y no esté viciada por señales de D.C. extrañas.

En una ejecución ejemplar puede resultar conveniente modificar la técnica de supresión de D.C. pasante descrita más arriba, para acomodar la recepción de señales de FM recibidas correspondientes a señales analógicas de "tonos múltiples" . Más particularmente, en ciertas aplicaciones la señal de FM recibida puede ser representativa de una onda de "tonos múltiples" compuesta de un conjunto de componentes de señal FM estacionarias, o sea, de frecuencia fija, en que cada componente estacionario corresponde a la magnitud o agudeza de un tono analógico particular. Esto puede exigir que los productos de intermodulación en baja frecuencia generados por la interacción de las múltiples componentes de la señal de FM se conserven. En consecuencia, si una frecuencia estática desplazada es introducida por el oscilador L.O. 64, es posible que los productos particulares de intermodulación sean transformados por el mezclador 60 a la banda base de D.C. (o sea, a la misma frecuencia de banda base a la cual se encuentra la D.C pasante) . En este caso puede resultar difícil distinguir entre la D.C. pasante perjudicial y la información de señal útil transformada por el mezclador 60 a la banda base de D.C. En vista de que los bucles supresores de D.C. pasante 200 y 230 generalmente estarán diseñados para cancelar substancialmente toda la energía de la señal de D.C. producida por el mezclador, se puede suponer que la información de intermodulación útil podría ser eliminada junto con la D.C. pasante perjudicial. Con referencia nuevamente a la Figura 9, de acuerdo con otro aspecto del invento, esta dificultad se aborda mediante la provisión de un modulador 260 de desplazamiento del L.O. que opera para introducir variación variadora de tiempo a la D.C. desplazada aplicada a la frecuencia nominal L.O. El término frecuencia de L.O. "nominal" se refiere a aquella frecuencia a la cual la frecuencia central de la portadora recibida es transformada a D.C. de banda base por el mezclador 60. Porque en este caso la frecuencia del L.O. desplazado entregada al mezclador no es estática, sino que varía sobre una gama predefinida, las componentes estáticas recibidas no serán transformadas continuamente a la D.C. de banda base sino, en cambio, serán transformadas a frecuencias de banda base, basadas en la variación del desplazamiento del L.O. Por lo tanto, se podrán distinguir los productos útiles de la intermodulación de baja frecuencia de la D.C. pasante perjudicial, porque la D.C. pasante permanece en la D.C. de banda base no obstante la variación en el desplazamiento de frecuencia aplicado a la señal del oscilador L.O. Conforme a ésto, el modulador de desplazamiento 260 permite que el bucle supresor de D.C. pasante elimine la D.C. pasante perjudicial y al mismo tiempo conserve cierta información estacionario de señal . El desplazamiento de la frecuencia modulada introducido en la frecuencia nominal del L.O. se puede definir en términos de frecuencia desplazada media, una frecuencia desplazada mínima y máxima y un frecuencia de modulación desplazada (o sea, la razón a la cual el desplazamiento es variado entre las frecuencias desplazadas mínima y máxima) . Por ejemplo, en una ejecución específica, el desplazamiento medio de frecuencia se ha elegido que sea 100 Hz, los desplazamientos mínimo y máximo se han fijado en 50 Hz y 150 Hz y la frecuencia de modulación desplazada se ajusta a 10 Hz. Si la ejecución descrita se usa para construir un receptor de FM, FSK, o GMSK, la salida de los convertidores A/D 86 y 88 es entregada a un demodulador de FM (no mostrado) . La señal de modulación introducida por el modulador de desplazamiento 260 de L.O. (10 Hz en la ejecución preferida) se puede sacar fácilmente después de la demodulación de la FM, mediante un filtro digital pasaalto con una frencuencia de corte algo superior que la frecuencia desplazada máxima de los moduladores 260 de desplazamiento del L.O., sin afectar la cualidad del audio. Las descripciones anteriores de las ejecuciones preferidas se dan para permitir, a cualquier persona experta en la técnica, que haga uso del presente invento. Las varias modificaciones de estas ejecuciones podrán apreciarlas fácilmente los expertos en la técnica y los principios genéricos definidos en esta presentación pueden aplicarse a otras ejecuciones sin usar facultad inventiva. Por lo tanto, no se pretende que el presente invento quede limitado a las ejecuciones que se han mostrado en la presente, debiendo concedérsele el más amplio alcance de acuerdo con los principios y características originales aquí expuestos.

Claims (10)

1. Novedad de la Invención Habiendo descrito la presente invención se considera como novedad y por lo tanto se reclama como propiedad lo descrito en las siguientes reivindicaciones . Reivindicaciones 1. Un aparato automático de control de ganancia CARACTERIZADO porque comprende un amplificador ajustable de ganancia, teniendo dicho amplificador ajustable de ganancia una puerta para recibir una señal de entrada, una puerta de control para recibir una señal de control de ganancia y una puerta de salida para entregar una señal de salida,- y porque comprende: un convertidor descendente acoplado a dicha puerta, para convertir en descenso la frecuencia de dicha señal de salida a una frecuencia de banda base, de modo de producir una señal de banda base, siendo operante dicho convertidor descendente para transformar una frecuencia de portadora de dicha señal de salida a una frecuencia de banda base desplazada por un determinado margen respecto a la D.C.; un bucle supresor de D.C. pasante, dispuesto para recibir dicha señal de banda base, para suprimir las señales de D.C. pasante mediante dicho convertidor descendente de frecuencia y para entregar una señal de banda base compensada; medios para generar una señal de potencia recibida en base a la potencia de dicha señal de banda base compensada; y medios de integrador de saturación para comparar dicha señal de potencia recibida respecto a una señal de referencia y para generar una señal de error en respuesta a un resultado de la comparación, incluyendo dichos medios de integrador de saturación medios para entregar dicha señal de control de ganancia mediante la integración selectiva de dicha señal de error en base a valores de dicho error y señales de control de ganancia.
2. 2. Un aparato automático de control de ganancia, según la reivindicación 1, CARACTERIZADO porque el bucle supresor de D.C. pasante incluye además: un substractor que tiene una primera entrada para recibir dicha señal de banda base y una puerta de salida aco-plada operativamente a una entrada de un filtro pasabajos; y, un integrador que tiene una puerta de entrada de integrador acoplada operativamente a una puerta de salida de dicho filtro pasabajos y que tiene una puerta de salida del integrador acoplada operativamente a una segunda entrada a dicho substractor.
3. 3. Un aparato automático de control de ganancia, según la reivindicación 2, CARACTERIZADO porque dicho bucle supresor de D.C. pasante incluye además : un convertidor analógico a digital, acoplado a dicha puerta de salida de dicho filtro pasabajos; y un convertidor digital a analógico, interpuesto entre dicha puerta de salida y dicha segunda entrada de dicho substractor.
4. 4. Un aparato automático de control de ganancia, según la reivindicación 2, CARACTERIZADO porque el bucle supresor de D.C. pasante incluye además un filtro pasaalto interpuesto entre dicha puerta de salida de dicho filtro pasabajos y dicha puerta de entrada del integrador.
5. 5. Un aparato automático de control de ganancia, según la reivindicación 1, CARACTERIZADO porque dichos medios del integrador de saturación incluyen primeros medios para habilitar dicha señal de error para que sea integrada solamente mientras la magnitud de dicha señal de control de ganancia sea inferior a un primer umbral predefinido y segundos medios para habilitar selectivamente dicha señal de error para que sea integrada sólo mientras la magnitud de. dicha señal de ganancia de control exceda a un segundo umbral predefinido.
6. 6. Un aparato automático de control de ganancia, según la reivindicación 1, CARACTERIZADO porque dicho convertidor descendente incluye: un mezclador que tiene una primera puerta de entrada para recibir dicha señal de salida; y un oscilador local conectado a una segunda puerta de entrada de dicho mezclador, en donde la frecuencia de dicho oscilador local ha sido elegida de manera que dicha frecuencia central de dicha señal de salida es transformada a dicha frecuencia de banda base, dezplazada por dicho margen predeterminado respecto a dicha frecuencia de D.C. de banda base.
7. 7. El aparato de control automático de ganancia, según la reivindicación 6, CARACTERIZADO porque dicho convertidor descendente incluye un circuito modulador de desplazamiento para variar dicha frecuencia de dicho circuito oscilador local de manera de variar dicho margen predeterminado por el cual dicha frecuencia central de dicha señal de salida es transformada respecto a dicha frecuencia de D.C. de banda base.
8. 8. Un aparato de control automático de ganancia, según la reivindicación 7, CARACTERIZADO porque dicho convertidor descendente incluye un mezclador acoplado a dicha puerta de salida de dicho amplificador ajustable de ganancia, siendo dicho mezclador operante para convertir en descenso dicha señal de salida en componentes de señal de banda base I y Q de dicha señal de banda base.
9. 9. Un aparato de control automático de ganancia, según la reivindicación 8, CARACTERIZADO porque dicho bucle supresor de D.C. pasante incluye filtros pasabajos primero y segundo de dichas componentes I y Q de señal de banda base, respectivamente .
10. 10. Un método para control automático de ganancia, que usa un amplificador de ganancia ajustable, teniendo el amplificador de ganancia ajustable una puerta de entrada para recibir una señal de entrada, una puerta de control para recibir una señal de control de ganancia y una puerta de salida para entregar una señal de salida, CARACTERIZADO porque el método comprende las etapas de: conversión descendente de la frecuencia de dicha señal de salida a frecuencia de banda base para producir una señal de banda base, en que una frecuencia de dicha señal de salida es transformada a frecuencia de banda base desplazada en un margen determinado respecto a la D.C. supresión de las señales de D.C. pasante que acompañan a dicha señal de banda base, de manera de entregar una señal de banda base compensada; generación de una señal de potencia recibida, basada en la potencia de dicha señal de banda base compensada,- e integración selectiva de una diferencia entre dicha señal de potencia recibida y de una señal de referencia, en base a valores de dichas señales de error y de control de ganancia. Resumen En esta presentación se exponen en un método y un aparato para control automático de ganancia (AGC) y corrección de desplazamiento de D.C., para controlar la potencia de señal de una señal recibida de RF dentro de un receptor en cuadratura de modo dual. En una implementación preferida, el aparato de control automático de ganancia puede ser ajustado para entregar una respuesta de control prescrita a varias características de fading de señales FM, FSK, GMSK, QPSK o BPSK. El aparato de AGC incluye un amplificador de ganancia ajustable que tiene una puerta de entrada para recibir una señal de entrada, una puerta de control para recibir una señal de control de ganancia y una puerta de salida para entregar una señal de salida. Un convertidor descendente en cuadratura acoplado a la puerta de salida sirve para traducir la frecuencia de la señal de salida a una frecuencia de banda base, con lo cual produce señales de banda base. En una implementación preferida el convertidor descendente es operante para transformar la frecuencia de portadora de la señal de salida a una frecuencia de banda base desplazada por un margen determinado respecto a la D.C. Dos filtros pasabajos activos de alta ganancia proporcionan rechazo de señal fuera de banda para las señales de banda base. Un bucle supersor de D.C. pasante, dispuesto para recibir dicha señal de banda base, suprime desplazamientos de D.C. producidos por los convertidores descendentes y filtros pasabajos, con lo cual entrega una señal de banda base compensada. El aparato AGC esta acondicionado además para generar una señal de potencia recibida en base a la potencia de la señal de salida un integrador de saturación compara la señal de potencia recibida con respecto a una señal de referencia y produce la señal de control de ganancia por integración o por detención de la integración, en base a valores de la referencia, de la señal de potencia y de las señales de control de ganancia, con lo cual se extiende la gama dinámica utilizable del receptor para el modo de FM.