MXPA06012019A - Dispositivo de eyeccion de fluido - Google Patents

Abstract

Un dispositivo de inyección de fluido comprende una primera línea de activación adaptada para conducir una primera señal de energía que comprende impulsos de energía, una segunda línea de activación adaptada para conducir una segunda señal de energía que comprende impulsos de energía, un primer generador de dirección (1000, 1200) configurado para proporcionar primeras señales de dirección, un segundo generador de dirección (1002, 1202) configurado para proporcionar segundas señales de dirección, primeros generadores de gotas (1004a-c, 1004d-f) y segundos generadores de gotas (1204a-c, 1204d-f). Los primeros generadores de gotas (1004a-c, 1004d-f) se acoplan eléctricamente a la primera línea de activación y se configuran para responder a la primera señal de energía para inyectar fluido en base a las primeras señales de dirección. Los segundos generadores de gotas (1204a-c, 1204d-f) se acoplan eléctricamente a la segunda línea de activación y se configuran para responder a la segunda señal de energía para inyectar fluido en base a las segundas señales de dirección.

Description

DISPOSITIVO DE EYECCIÓN DE FLUIDO Campo y Antecedentes de la Invención Un sistema de impresión de inyección de tinta, como una modalidad de un sistema de eyección de fluido, puede incluir una cabeza de impresión, un suministro de tinta que proporciona tinta líquida a la cabeza de impresión, y un controlador electrónico que controla la cabeza de impresión. La cabeza de impresión, como una modalidad de un dispositivo de eyección de fluido, eyecta gotas de tinta a través de una pluralidad de orificios o boquillas. La tinta se proyecta hacia un medio de impresión, tal como una hoja de papel, para imprimir una imagen en el medio de impresión. Las boquillas se arreglan típicamente en uno o más arreglos, tal que la eyección apropiadamente secuenciada de tinta desde las boquillas provoca que se impriman caracteres u otras imágenes en el medio- de impresión conforme la cabeza de impresión y el medio de impresión se mueven uno con relación al otro. En un sistema típico de impresión térmica de inyección de tinta, la cabeza de impresión eyecta gotas de tinta a través de boquillas al calentar rápidamente pequeños volúmenes de tinta localizados en cámaras de vaporización. La tinta se calienta con pequeños calentadores eléctricos, tal como resistencias de película delgada referidas en la presente como resistencias de activación. El calentamiento de la tinta provoca que la tinta se evapore y se eyecte a través de las boquillas . Para eyectar una gota de tinta, el controlador electrónico que controla la cabeza de impresión activa una corriente eléctrica desde un suministro de energía externo a la cabeza de impresión. La corriente eléctrica se hace pasar a través de una resistencia seleccionada de activación para calentar la tinta en una cámara correspondiente, seleccionada, de vaporización y para eyectar la tinta a través de una boquilla correspondiente. Los generadores conocidos de gotas incluyen una resistencia de activación, una cámara correspondiente de vaporización, y una boquilla correspondiente . Conforme han evolucionado las cabezas de impresión de inyección de tinta, el número de generadores de gotas en una cabeza de impresión se ha incrementado para mejorar la velocidad y/o calidad de impresión. El incremento en el número de generadores de gotas por cabeza de impresión ha dado por resultado un incremento correspondiente en el número de adaptadores de entrada requeridos en una boquilla de cabeza de impresión para . energizar el número incrementado de resistencias de activación. En un tipo de cabeza de impresión, cada resistencia de activación se acopla a un adaptador de entrada correspondiente para proporcionar energía para energizar la resistencia de activación. Un adaptador de entrada por resistencia de activación llega a ser impráctico conforme . se incrementa el número de resistencias de activación. El número de generadores de gotas por adaptador de entrada se incrementa de manera significativa en otro tipo de cabeza de impresión que tiene segmentos de alambre o cable . Un conductor de energía individual proporciona energía a todas las resistencias de activación eri un segmento de alambre. Cada resistencia de activación se acopla en serie con el conductor de energía y la ruta de pérdida-fuente de un transistor de efecto de campo (FET) correspondiente . La puerta de cada FET en un segmento de alambre se acopla a un conductor de dirección separadamente energizable que se comparte por múltiples segmentos de alambre . Los fabricantes continuaron reduciendo el número de adaptadores de entrada e incrementando el número de generadores de gotas en una boquilla de cabeza de impresión. Una cabeza de impresión con menos adaptadores de entrada cuesta típicamente menos que una cabeza de impresión con más adaptadores de entrada. También, una cabeza de impresión con más generadores de gotas imprime típicamente con mayor calidad y/o velocidad de impresión. Para mantener los costos y proporcionar una altura de corte de impresión particular, el tamaño de la boquilla de la cabeza de impresión no puede cambiar de manera significativa con un número incrementado de generadores de gotas . Conforme se incrementan las densidades de los generadores de gotas y disminuye el número de adaptadores de entrada, las disposiciones de ' las boquillas de las cabezas de impresión pueden llegar a ser cada vez más complejas. Por estas y otras razones, existe la necesidad de la presente invención.

Breve Descripción de las Figuras La Figura 1 ilustra una modalidad de un sistema de impresión de inyección de tinta. La Figura 2 es un- diagrama que ilustra una porción de una modalidad de una boquilla de cabeza de impresión. La Figura 3 es un diagrama que ilustra una disposición de generadores de gotas localizados a lo largo de una ranura de alimentación de tinta en una modalidad de una boquilla de cabeza de impresión. La Figura 4 es un diagrama que ilustra una modalidad de una celda de activación empleada en una modalidad de una boquilla de cabeza de impresión. La Figura 5 es un diagrama esquemático que ilustra una modalidad de un arreglo de celdas de activación de cabeza de impresión de inyección de tinta.

La Figura 6 es un diagrama esquemático que ilustra una modalidad de una celda de activación pre-cargada. La Figura 7 es un diagrama esquemático que ilustra una modalidad de un arreglo de celda de activación de cabeza de impresión de inyección de tinta. La Figura 8 es un diagrama de sincronización que ilustra la operación de una modalidad de un arreglo de celda de activación. La Figura 9 es un diagrama que ilustra una modalidad de un generador de dirección en una boquilla de cabeza de impresión. La Figura 10A es un diagrama que ilustra una celda de registro de cambio en un registro de cambio. La Figura 10B es un diagrama que ilustra un circuito de dirección. La Figura 11 es un diagrama de sincronización que ilustra la operación de un generador de dirección en una dirección directa. La Figura 12 es un diagrama de sincronización que ilustra la operación de un generador de dirección en la dirección inversa. La Figura 13 es un diagrama de bloques que ilustra una modalidad de dos generadores de dirección y seis grupos de activación en una boquilla de cabeza de impresión. La Figura 14 es un diagrama de sincronización que ilustra la operación directa e inversa de los generadores de dirección en una boquilla de cabeza de impresión. La Figura 15 es un diagrama de bloques que ilustra una modalidad de un generador de dirección, un circuito de enganche y seis grupos de activación en una boquilla de cabeza de impresión. La Figura 16 es un diagrama que ilustra una modalidad de un registro de enganche. La Figura 17 es un diagrama de sincronización que ilustra una operación de ejemplo de una modalidad de un registro de enganche . La Figura 18 es un diagrama que ilustra una modalidad de una celda de registro de cambio de dirección individual . La Figura 19 es un diagrama que ilustra un generador de dirección que usa la celda de registro de cambio de dirección individual para proporcionar direcciones en las direcciones directa e inversa. La Figura 20 es un diagrama que ilustra un generador de dirección que usa la celda de registro de cambio de dirección individual en un registro de cambio para proporcionar direcciones en las direcciones directa e inversa. La Figura 21 es un diagrama que ilustra una disposición de ejemplo en una modalidad de una boquilla de cabeza de impresión. La Figura 22 es un diagrama que ilustra otro aspecto de 1 disposición de ejemplo de una modalidad de una boquilla de cabeza de impresión. La Figura 23 es un diagrama que ilustra una vista en planta de una sección de una modalidad de una boquilla de cabeza de impresión. La Figura 24 es un diagrama que ilustra una exposición de ejemplo de otra modalidad de una boquilla de cabeza de impresión. Las Figuras 25A y 25B son diagramas que ilustran áreas de contacto de un circuito flexible que se puede utilizar para acoplar circuitería externa a una boquilla de cabeza de impresión.

Descripción Detallada de la Invención En la siguiente descripción detallada, se hace referencia a las figuras anexas, que forman una parte de la presente, y en las cuales se muestra a manera de ilustración modalidades específicas en las cuales se puede practicar la invención. A este respecto, la terminología direccional, tal como "superior", "fondo", "frontal", "posterior", "de entrada", "de salida", etc., se usa con referencia a la orientación y de las figuras que se describen. Debido a que los componentes de las modalidades de la presente invención se pueden colocar en varias orientaciones diferentes, la terminología direccional se usa para propósitos de ilustración y no de forma limitante. Se va a entender que se pueden utilizar otras modalidades y se pueden hacer cambios estructurales o lógicos sin apartarse del alcance de la presente invención. Por lo tanto, la siguiente descripción detallada no se va a tomar en un sentido limitante, y el alcance de la presente invención se define por las reivindicaciones anexas . La Figura 1 ilustra una modalidad de un sistema 20 de impresión de inyección de tinta. El sistema 20 de impresión de inyección de tinta constituye una modalidad de un sistema de eyección de fluido que incluye un dispositivo de inyección de fluido, tal como el montaje 22 de cabeza de impresión de inyección de tinta, de un montaje de suministro de fluido, tal como el montaje 24 de suministro de tinta. El sistema 20 de impresión de inyección de tinta también incluye un montaje 26 de instalación, un montaje 28 de transporte de medios, y un controlador electrónico 30. Al menos un suministro 32 de energía proporciona energía a los varios componentes eléctricos del sistema 20 de impresión de inyección de tinta. En una modalidad, el montaje 22 de cabeza de impresión de inyección de tinta incluye al menos una cabeza de impresión o boquilla 40 de cabeza de impresión de tinta que eyecta gotas de tinta a través de una pluralidad de orificios o boquillas 34 hacia un medio 36 de impresión para imprimir sobre el medio 36 de impresión. La cabeza 40 de impresión es una modalidad de un dispositivo de inyección de fluido. El medio 36 de impresión puede ser cualquier tipo de material laminado, adecuado, tal como papel, material en tarjeta, transparencias, Mylar, tela, y similares. Típicamente, las boquillas 34 se arreglan en una o más columnas o arreglos tal que la eyección apropiadamente secuenciada de tinta desde las boquillas 34 hace que se impriman caracteres, símbolos y/u otros gráficos o imágenes en el medio 36 de impresión conforme el montaje 22 de cabeza de impresión de inyección de tinta y el medio 36 de impresión se mueven uno con relación al otro. En tanto que la siguiente descripción se refiere a la eyección de tinta desde el montaje 22 de cabeza de impresión, se entiende que se pueden inyectar desde el montaje 22 de cabeza de impresión otros líquidos, fluidos o materiales fluidos, incluyendo fluido transparente. El montaje 24 de suministro de tinta como una modalidad de un montaje de suministro de fluido proporciona tinta al montaje 22 de cabeza de impresión e incluye un depósito 38 para almacenar tinta. Como tal, la tinta fluye desde el depósito 38 al montaje 22 de cabeza de impresión de inyección de tinta. El montaje 24 de suministro de tinta y el montaje 22 de cabeza de impresión de inyección de tinta pueden formar ya sea un sistema de distribución de tinta unidireccional o un sistema de distribución de tinta con recirculación. En un sistema de distribución de tinta unidireccional, sustancialmente toda la tinta proporcionada al montaje 22 de cabeza de impresión de inyección de tinta se consume durante la impresión. En un sistema de distribución de tinta con recirculación, solo se consume durante la impresión una porción de la tinta proporcionada al montaje 22 de cabeza de impresión. Como tal, la tinta no consumida durante la impresión se regresa al montaje 24 de suministro de tinta. En una modalidad, el montaje 22 de cabeza de impresión de inyección de tinta y el montaje 24 de suministro de tinta se alojan conjuntamente en un cartucho o lápiz de inyección de tinta. El cartucho o lápiz de inyección de tinta es una modalidad de un dispositivo de inyección de fluido. En otra modalidad, el montaje 24 de suministro de tinta se separa del montaje 22 de cabeza de impresión de inyección de tinta y proporciona tinta al montaje 22 de cabeza de impresión de inyección de tinta través de una conexión de interconexión, tal como un tubo de suministro (no mostrado) . En cualquier modalidad, el depósito 38 del montaje 24 de suministro de tinta se puede remover, re-colocar y/o rellenar. En una modalidad, donde el montaje 22 de cabeza de impresión de inyección de tinta y el montaje 24 de suministro de tinta se alojan conjuntamente en un cartucho de inyección de tinta, el depósito 38 incluye un depósito local localizado dentro del cartucho y también puede incluir un depósito más grande localizado de manera separada del cartucho. Como tal, el depósito más grande, separado sirve para rellenar el depósito local . Por consiguiente, el depósito más grande, separado, y/o el depósito local se pueden remover, recolocar y/o rellenar. El montaje 26 de instalación coloca el montaje 22 de cabeza de impresión de inyección de tinta con relación al montaje 28 de transporte de medios y el montaje 28 de transporte de medios coloca el medio 36 de impresión con relación al montaje 22 de cabeza de impresión de inyección de tinta. De esta manera, se define una zona 37 de impresión adyacente a las boquillas 34 en un área entre el montaje 22 de cabeza de impresión de inyección de tinta y el medio 36 de impresión. En una modalidad, el montaje 22 de cabeza de impresión de inyección de tinta es un montaje de cabeza de impresión tipo exploración. Como tal, el montaje 26 de instalación incluye un carro (no mostrado) para mover el montaje 22 de cabeza de impresión de inyección de tinta con relación al montaje 28 de' transporte demedio para explorar el medio 36 de impresión. En otra modalidad, el montaje 22 de cabeza de impresión de inyección de tinta es un montaje de cabeza de impresión del tipo no exploración. Como tal, el montaje 26 de instalación fija el montaje 22 de cabeza de impresión de inyección de tinta en una posición preestablecida con relación al montaje 28 de transporte de medios. De esta manera, el montaje 28 de trasporte de medios coloca el medio 36 de impresión con relación al montaje 22 de cabeza de impresión de inyección de tinta. El controlador electrónico o controlador 30 de impresora incluyen típicamente un procesador, programa en circuito, y otra electrónica, o cualquier combinación de los mismos, para comunicarse con y controlar el montaje 22 de cabeza de impresión de inyección de tinta, el montaje 26 de instalación, y el montaje 28 de transporte de medios. El controlador electrónico 30 recibe los datos 39 de un sistema hospedador, tal como una computadora, e incluye usualmente memoria para almacenar temporalmente los datos 39. Típicamente, los datos 39 se envían al sistema 20 de impresión de inyección de tinta a lo largo de una ruta electrónica, infrarroja, óptica, u otras de transferencia de información. Los datos 39 representan, por ejemplo, un documento y/o archivo que se va a imprimir. Como tales, los datos 39 forman un trabajo de impresión para el sistema 20 de impresión de inyección de tinta incluye una o más órdenes y/o parámetros de orden del trabajo de impresión. En una modalidad, el controlador electrónico 30 controla el montaje 22 de cabeza de impresión de inyección de tinta para la eyección de gotas de de tinta desde las boquillas 34. Como tal, el controlador electrónico 30 define un patrón de gotas de tinta expulsadas que forman caracteres, símbolos, y/u otros gráficos o imágenes en el medio 36 de impresión. ' El patrón de gotas de tinta expulsadas se determina por las órdenes y/o parámetros de orden del trabajo de impresión. En una modalidad, el montaje 22 de cabeza de impresión de inyección de tinta incluye una cabeza de impresión 40. En otra modalidad, el montaje 22 de cabeza de impresión de inyección de tinta es un montaje de cabeza de impresión de arreglo amplio o de múltiples cabezas. En una modalidad de arreglo amplio, el montaje 22 de cabeza de impresión de inyección de tinta incluye un portador, que transporta las boquillas 40 de la cabeza de impresión, proporciona comunicación eléctrica entre las boquillas 40 de la cabeza de impresión y el controlador electrónico 3(5', y proporciona comunicación para fluidos entre las boquillas 40 de la cabeza de impresión y el montaje 24 de suministro de tinta. La Figura 2 es un diagrama que ilustra una porción de una modalidad de una boquilla 40 de cabeza de impresión. La boquilla 40 de cabeza de impresión incluye un arreglo para imprimir o elementos 42 de eyección de fluido. Los elementos 42 de impresión se forman en un sustrato 44, que tiene una ranura 46 de alimentación de tinta formada en el mismo. Como tal, la ranura 46 de alimentación de tinta proporciona un suministro de tinta líquida a los elementos 42 de impresión. Las ranura 46 de alimentación de tinta es una modalidad de una fuente de alimentación de un fluido. Otras modalidades de las fuentes de alimentación de fluido incluyen de manera enunciativa y sin limitación, los correspondientes agujeros individuales de alimentación de tinta que alimentan a las correspondientes cámaras de vaporización y múltiples canales más cortos de alimentación de tinta que alimentan cada uno a los grupos correspondientes de los elementos de eyección de fluido. Una estructura 48 de película delgada tiene un canal 54 de alimentación de tinta formado en la misma que se comunica con la ranura 46 de alimentación de tinta formada en el sustrato 44. Una capa 50 de orificios tiene una superficie frontal 50a y una abertura 34 de boquilla formada en la superficie frontal 50a. La capa 50 de orificios también tiene una cámara de boquillas o cámara de vaporización 56 formada en la misma que se comunica con la abertura 34 de boquilla y el canal 54 de alimentación de tinta de la estructura 48 de película delgada. Se coloca una resistencia 52 de activación dentro de la cámara 56 de vaporización y los conductores 58 acoplan eléctricamente la resistencia 52 de activación a la circuitería que controla la aplicación de corriente eléctrica a través de resistencias seleccionadas de activación. Un generador 60 de gotas como refiere en la presente incluye la resistencia 52 de activación, la cámara de boquillas o cámara de vaporización 56 y la abertura 34 de boquilla. Durante la impresión, la tinta fluye desde la ranura 46 de alimentación de tinta a la cámara de vaporización 56 mediante el canal 54 de alimentación de tinta. La abertura 34 de boquillas está asociada operativamente con la resistencia 52 de activación tal que las gotas de tinta dentro de la cámara de vaporización 56 se expulsan o eyectan a través de la abertura 34 de boquilla (por ejemplo, sustancialmente normal al plano de la resistencia 52 de activación) y hacia el medio 36 de impresión al energizar la resistencia 52 de activación. Las modalidades de ejemplo de las boquillas 40 de cabeza de impresión incluyen una cabeza de impresión térmica, una cabeza de impresión piezoeléctrica, una cabeza de impresión electrostática, o cualquier otro tipo de dispositivo de eyección de fluido conocido en la técnica que se puede integrar en una estructura de múltiples capas. El sustrato 44 se forma, por ejemplo, de silicio, vidrio, cerámica, o un polímero estable y la estructura 48 de película delgada se forma para incluir una o más capas de pasivación o aislamiento de dióxido de silicio, carburo de silicio, nitruro de silicio, tántalo, vidrio de polisilicio, u otro material adecuado. La estructura 48 de película delgada también incluye al menos una capa conductora, que define la resistencia 52 de activación y los conductores 58. En una modalidad, la capa conductora comprende, por ejemplo, aluminio, oro, tántalo, tántalo-aluminio, u otro metal o aleación metálica. En una modalidad, la circuitería de- las celdas de activación, tal como se describe en detalle más adelante, se implementa en el sustrato y las capas de película delgada, tal como' el sustrato 44 y la estructura 48 de película delgada. En una modalidad, la capa 50 de orificios comprende una resina epoxi fotoformable en imágenes, por ejemplo, un epoxi referido como SU8, comercializado por Micro-Chem, Newton, MA. Las técnicas de ejemplo para fabricar la capa 50 de orificios con SU8 u otros polímeros se describen en detalle en la patente de los Estados Unidos No. 6,162,589, que se incorpora en la presente como referencia. En una modalidad, la capa 50 de orificio se forma de dos capas separadas referidas como una capa de barrera (por ejemplo, una capa de barrera fotoprotectora de película delgadas) y una capa de orificios, metálica (por ejemplo, una capa de níquel, cobre, de aleaciones de hierro/níquel, de paladio, oro o rodio) formada sobre la capa de barrera. Sin embargo se pueden emplear otros materiales adecuados para formar la capa 50 de orificios. La Figura 3 es un diagrama que ilustra los generadores 60 de gotas colocados a lo largo de la ranura 46 de alimentación de tinta en una modalidad de la boquilla 40 de cabeza de impresión. La ranura 46 de alimentación de tinta incluye lados 46a y 46b opuestos de la ranura de alimentación de tinta. Los generadores 60 de gota se colocan a lo largo de cada uno de los lados 46a y 46b opuestos de la ranura de alimentación de tinta. Se colocan un total de n generadores 60 de gotas a lo largo de la ranura 46 de alimentación de tinta, con m generadores 60 de gotas localizados a lo largo del lado 46a de la ranura de alimentación de tinta, y n - m generadores 60 de gotas localizados a lo largo del lado 46b de la ranura de alimentación de tinta. En una modalidad, n es igual a 200 generadores 60 de gotas localizados a lo largo de la ranura 46 de alimentación de tinta y m es igual a 100 generadores 60 de gotas localizados a lo largo de cada uno de los lados 46a y 46b opuestos de la ranura de alimentación de tinta. En otras modalidades, se puede colocar cualquier número adecuado de generadores 60 de gotas a lo largo de la ranura 46 de alimentación de tinta. La ranura 46 de alimentación de tinta proporciona tinta a cada uno de los n generadores 60 de gotas colocados a lo largo de la ranura 46 de alimentación de tinta. Cada uno de los n generadores 60 de gotas incluye una resistencia 52 de activación, una cámara de vaporización 56 y una boquilla 34. Cada una de las n cámaras de vaporización 56 se acopla para fluidos a la ranura 46 de alimentación de tinta a través de al menos un canal 54 de alimentación de tinta. La resistencia 52 de activación de los generadores 60 de gotas, se energizan en una secuencia controlada para eyectar fluido desde las cámaras 56 de vaporización y a través de las boquillas 34 para imprimir una imagen en el medio 36 de impresión. La Figura 4 es un diagrama que ilustra una modalidad de una celda 70 de activación empleada en una modalidad de la boquilla 40 de cabeza de impresión. La celda 70 de activación incluye una resistencia 52 de activación, un conmutador 72 de accionamiento de resistencia, y un circuito 74 de memoria. La resistencia 52 de activación es parte de un generador 60 de gotas. El conmutador 72 de accionamiento y el circuito 74 de memoria son parte de la circuitería que controla • la aplicación de la corriente eléctrica a través de la resistencia 52 de activación. La celda 70 de activación se forma en la estructura 48 de película delgada y en el sustrato 44. En una modalidad, la resistencia 52 de activación es una resistencia de película delgada y el conmutador 72 de accionamiento es un transistor de efecto de campo (FET) . La resistencia 52 de activación se acopla eléctricamente a una línea 76 de activación y la ruta de pérdida-fuente del conmutador 72 de accionamiento. La ruta de pérdida-fuente del conmutador 72 de accionamiento también se acopla eléctricamente a una línea 78 de referencia que se acopla a un voltaje de referencia, tal como tierra. La puerta del conmutador 72 de accionamiento se acopla eléctricamente al circuito 74 de memoria que controla el estado del conmutador 72 de accionamiento. El circuito 74 de memoria se acopla eléctricamente a una línea 80 de datos y una línea 82 de datos y líneas de datos habilitación. La línea 80 de datos recibe una señal de datos que representa parte de una imagen y las líneas 82 de habilitación reciben señales de habilitación para controlar la operación del circuito • 74 de memoria. El circuito 74 de memoria almacena un bit de datos conforme se habilita por las señales de habilitación. El nivel lógico del bit de datos almacenado establece el estado (por ejemplo, encendido o apagado, conductor o no conductor) del conmutador 72 de accionamiento. Las señales de habilitación pueden incluir una o más señales de selección y una o más señales de dirección. La línea 76 de activación recibe una señal de energía que comprende impulso de energía y proporciona un impulso de energía a la resistencia 52 de activación. En una modalidad, los impulsos de energía se proporcionan por el controlador electrónico 30 para tener tiempos de inicio sincronizados y duración sincronizada para proporcionar una cantidad apropiada de energía para calentar y vaporizar el fluido en la cámara 56 de vaporización de un generador 60 de gotas. Si el conmutador 72 de accionamiento está encendido (conduciendo) , el impulso de energía calienta la resistencia 52 de activación para calentar y eyectar el fluido ' del generador 60 de gotas. Si el conmutador 72 de accionamiento está apagado (no conduciendo) , el impulso de energía no calienta la resistencia ' 52 de activación y el fluido permanece en el generado 60 de gotas. La Figura 5 es un diagrama esquemático que ilustra una modalidad de un arreglo de celdas de activación de cabeza de impresión de inyección de tinta, indicada en 100. El arreglo 100 de celda de activación incluye una pluralidad de celdas 70 de activación arregladas en n grupos 102a-102n de activación. En una modalidad, las celdas 70 de activación se arreglan en seis grupos 102a-102n de activación. En otras modalidades, las celdas 70 de activación se pueden arreglar en cualquier número adecuado de grupos 102a-102n de activación, tal como cuatro o más grupos 102a-102n de activación. Las celdas 70 de activación en el arreglo 100 se arreglan esquemáticamente en L filas y m columnas . Las L filas de las celdas 70 de activación se acoplan eléctricamente a las líneas 104 de habilitación que reciben las señales de habilitación. Cada fila de celdas 70 de activación, referidas en la presente como un sub-grupo de filas o sub-grupo de celdas 70 de activación, se acopla eléctricamente a un conjunto de las líneas 106a-106L de habilitación del sub-grupo. Las líneas 106a-106L de habilitación del sub-grupo reciben las señales de habilitación SG1, SG2 , ... SGL de sub-grupo que habilitan el sub-grupo correspondiente de celdas 70 de activación. Las m columnas se acoplan eléctricamente a las m líneas 108a-108m de datos que reciben señales DI, D2,. ... Dm, de datos, respectivamente. Cada una de las m columnas incluye celdas 70 de activación en cada uno de los n grupos de activación 102a-102n y cada columna de celdas 70 de activación, referida en la presente como un grupo de línea de datos o grupo de datos, se acopla eléctricamente a una de las líneas 108a-108m de datos. En otras palabras, cada una de las líneas 108a-108m de datos se acopla eléctricamente a cada una de las celdas 70 de activación en una columna, incluyendo las celdas 70 de activación en cada uno de los grupos 102a-102n de activación. Por ejemplo, la línea 108a de datos se acopla eléctricamente a cada una de las celdas 70 de activación en la columna más a la izquierda, que incluye las celdas 70 de activación en cada uno de los grupos 102a-102n de activación. La línea 108b de datos se acopla eléctricamente a cada una de las celdas 70 de activación en la columna adyacente y así sucesivamente, sobre e incluyendo la línea 108m de datos que se acopla eléctricamente a cada una de las celdas 70 de activación en la columna más a la derecha, incluyendo la celda 70 de activación en cada uno de los grupos 102a, 102n de activación. En una modalidad, el arreglo 100 se arregla en seis grupos 102a-102n de activación y cada uno de los seis grupos 102a-102n de activación incluye 13 subgrupos y ocho grupos de líneas de datos. En otras modalidades, el arreglo 100 se puede arreglar en cualquier número adecuados de grupos 102a-102n de activación y en cualquier número adecuado de subgrupo y grupos de líneas de datos. En cualquier modalidad, los grupos 102a-102n de activación no se limitan a tener el mismo número de sub-grupos y grupos de líneas de datos. En cambio, cada uno de los grupos 102a-102n de activación puede tener un número diferente de sub-grupos y/o grupos de líneas de datos en comparación a cualquier otro grupo 102a-102n de activación. Además, cada sub-grupo puede tener un número diferente de celda 70 de activación en comparación a cualquier otro sub-grupo, y cada grupo de línea de datos puede tener un número diferente de celdas 70 de activación en comparación a cualquier otro grupo de líneas de datos. Las celdas 70 de activación en cada uno de los grupos 102a-102n de activación se acoplan eléctricamente a una de las líneas HOa-llOn de activación. En el grupo 102a, de activación, cada una de las celdas 70 de activación se acopla eléctricamente a la línea 110a de activación que recibe la señal de activación o señal de energía ACTIVACIÓN 1. En el grupo 102b de activación, cada una de las celdas 70 de activación se acopla eléctricamente a la línea 110b de activación que recibe la señal de activación o señal de energía ACTIVACIÓN 2 y así sucesivamente, hasta e incluyendo el grupo 102n de activación en donde cada una de las celdas 70 de activación se acopla eléctricamente a la línea llOn de activación que recibe la señal de activación o señal de energía ACTIVACIÓN n. Además, cada una de las celdas 70 de activación en cada uno de los grupos 102a-102n de activación se acopla eléctricamente a una línea 112 de referencia común que se une a tierra. En la operación, las señales SG1, SG2, ... SGL de habilitación de sub-grupos se proporcionan en las líneas 106a-106L de habilitación de sub-grupo para habilitar un subgrupo de celdas 70 de activación. Las celdas 70 de activación habilitadas almacenan las señales de datos DI, D2 , ... Dm proporcionadas en las líneas 108a-108m de datos.

Las señales de datos DI, D2 , .... Dm se almacenan en los circuitos 74 de memoria de las celdas 70 de activación, habilitadas. Cada una de las señales DI, D2 , ... Dm de datos, almacenadas, ajusta el estado del conmutador 72 de accionamiento en una de las celdas 70 de activación, habilitadas. El conmutador 72 de accionamiento se ajusta para conducir o no conducir en base al valor almacenado de la señal de datos . Después de que se ajustan los estados de los conmutadores 72 de accionamiento, seleccionados, se proporciona una señal de energía ACTIVACIÓNl-ACTIVACIÓNn en la línea llOa-llOn de activación que corresponde al primer grupo 102a-102n que incluye el sub-grupo seleccionado de celdas 70 de activación. La señal de energía ACTIVACIÓN1-ACTIVACIÓNn incluye un impulso de energía. El impulso de energía se proporciona en la línea llOa-llOn de activación seleccionada para energizar las resistencias 52 de activación en las celdas 70 de activación que tienen conmutadores 72 de accionamiento de conducción. La resistencia 52 de activación, energizadas, calientan e inyectan tinta en el medio- 36 de impresión para imprimir una imagen representada por las señales DI , D2 , ... Dm de datos . El proceso para habilitar un subgrupo de celdas 70 de activación, almacenar señales DI, D2 , ... Dm de datos en el subgrupo habilitado y de proporcionar una señal de energía ACTIVACIÓNl-ACTIVACIÓNn para energizar las resistencias 52 de activación en el subgrupo habilitado continua hasta que se detiene la impresión. En una modalidad, conforme se proporciona una señal de energía ACTIVACIÓN1-ACTIVACIÓNn a un grupo 102a- 102n de activación, seleccionado, las señales SG1, SG2 , ... SGL de habilitación de sub-grupo cambian para seleccionar y habilitar otro sub-grupo en un grupo 102a-102n de activación diferente. El sub-grupo recién habilitado almacena las señales DI, D2 , ... Dm de datos proporcionados en las líneas 108a-108m de datos y se proporciona una señal de energía ACTIVACIÓNa-ACTIVACIÓNn en una de las líneas llOa-llOn de activación para energizar las resistencias 52 de activación en las celdas 70 de activación recién habilitadas. En cualquier momento, solo se habilita un sub-grupo de celdas 70 de activación por las señales SG1, SG2, ... SGL de habilitación de sub-grupo para almacenar señales DI, D2 ... Dm de datos proporcionadas en las líneas 108a-108m de datos. A este respecto, las señales DI, D2 ... Dm de datos, en las líneas 108a-108m de datos son señales de datos, multiplexadas, con división en tiempo. También, solo un subgrupo en un grupo 102a-102n de activación seleccionado incluye conmutadores 72 de accionamiento que se ajustan para conducir en tanto que se proporciona una señal de energía ACTIVACIÓNl-ACTIVACIÓNn al grupo 102a-102n de activación seleccionado. Sin embargo, las señales de energía ACTIVACIÓNl-ACTIVACIÓNn proporcionadas a diferentes grupos 102a-102n de activación pueden hacerlo y se traslapan. La Figura 6 es un diagrama esquemático que muestra una modalidad de las celdas 120 en activación pre-cargada. las celdas 120 de activación pre-cargada es una modalidad de la celda 70 de activación. La celda 120 de activación pre-cargada incluye un conmutador 172 de accionamiento acoplado eléctricamente o una resistencia 52 de accionamiento. En una modalidad, el conmutador 172 de accionamiento es un FET que incluye una ruta de pérdida-fuente eléctricamente acoplada en un extremo a una terminal de la resistencia 52 de activación y en el otro extremo a una línea 122 de referencia. La línea 122 de referencia se une a un voltaje de referencia, tal como tierra. La otra terminal de la resistencia 52 de activación se acopla eléctricamente a una línea 124 de activación que recibe una señal de activación o señal de energía ACTIVACIÓN que incluye impulsos de energía. Los impulsos de energía energizan la resistencia 52 de activación si se enciende (que conduce) el conmutador 172 de accionamiento . La puerta del conmutador 172 de accionamiento forma una capacitancia 126 del nodo de accionamiento que funciona como un elemento de memoria para almacenar datos de conformidad con la activación secuencial de un transistor 128 de pre-carga y un transistor 130 de selección. La ruta de pérdida-fuente y la puerta del transistor 128 de pre-carga se acoplan eléctricamente a una línea 132 de pre-carga que recibe una señal de pre-carga. La puerta del conmutador 172 de accionamiento se acopla eléctricamente a la ruta de pérdida-fuente del transistor 128 de pre-carga y la ruta de pérdida-fuente del transistor 130 de selección. La puerta del transistor 130 de selección se acopla eléctricamente a una línea 134 de selección que recibe una señal de selección. La capacitancia 126 de nodo de almacenamiento se muestra en líneas punteadas, como que es parte del conmutador 172 de accionamiento. De manera alternativa, se puede usar como un elemento de memoria un capacitor separado del conmutador 172 de accionamiento. Un transistor 136 de datos, un primer transistor 138 de dirección y un segundo transistor 140 de dirección incluyen rutas de pérdida-fuente que se acoplan eléctricamente en paralelo. La combinación en paralelo del transistor 136 de datos, primer transistor 138 de dirección y el segundo transistor 140 de dirección se acopla eléctricamente entre la ruta de pérdida-fuente del transistor 130 de selección y la línea 122 de referencia. El circuito en serie que, incluye el transistor 130 de selección acoplado a la combinación en paralelo del transistor 136 de datos, primer transistor 138 de dirección y segundo transistor 140 de dirección se acopla eléctricamente a través de la capacitancia 126 de nodo del conmutador 172 de accionamiento. La puerta del transistor 136 de datos se acopla eléctricamente a la línea 142 de datos que recibe señales de datos ~DATOS . La puerta del primer transistor 138 de dirección se acopla eléctricamente a una línea 144 de dirección que recibe las señales de dirección ~DIRECCIÓN1 y la puerta del segundo transistor 140 de dirección se acopla eléctricamente a una segunda línea 146 de dirección que recibe las señales de dirección ~DIRECCIÓN2. Las señales de datos ~DATOS y las señales de -DIRECCIÓN1 y ~DIRECCIÓN2 son activas cuando bajan como se indica por la tilda (~) al comienzo del nombre de señal. La capacitancia 126 de nodo, el transistor 128 de pre-carga, el transistor 130 de selección, el transistor 136 de datos y los transistores 138 y 140 de dirección forman una celda de memoria. En la operación, la capacitancia 126 de nodo se pre-carga a través del transistor 128 de pre-carga al proporcionar un impulso de voltaje de alto nivel en la línea 132 de pre-carga. En una modalidad, después de que el impulso de voltaje de alto nivel en la línea 132 de pre-carga, se proporciona una señal de datos ~DATOS en la línea 142 de datos para ajustar el estado del transistor 136 de datos y las señales de dirección -DIRECCIÓNl y -DIRECCIÓN2 se proporcionan en las líneas de dirección 144 y 146 para ajustar los estados del primer transistor 138 de dirección y el segundo transistor 140 de dirección. Se proporciona un impulso de voltaje de suficiente magnitud de la línea 134 de selección para encender las descargas del transistor 130 de selección y las capacitancias 126 de nodo si el transistor 136 de datos, primer transistor 138 de dirección y/o segundo transistor 140 de dirección esta encendido. De manera alternativa, la capacitancia 126 de nodo permanece cargada si el transistor 136 de datos, primer transistor 138 de dirección y segundo transistor 140 de dirección están completamente apagados . Las celdas 120 de activación, pre-cargada, es una celda de activación, direccionada, si ambas señales de dirección ~DIRECCIÓN1 y ~DIRECCIÓN2 son bajas y la capacitancia 126 de nodo ya sea se descarga si la señal de datos ~DATOS es alta o permanece cargada si es baja la señal de datos ~DATOS . La celda 120 de activación pre-cargada no es una celda de activación direccionada si es alta al menos una de las señales de dirección -DIRECCIÓNl y -DIRECCIÓN2 y la capacitancia 126 de nodo se descarga a pesar del nivel de voltaje de la señal de datos ~DATOS . El primero y segundo transistores 136 y 138 de dirección comprenden un descodificador de dirección, y el transistor 136 de datos controla el nivel de voltaje en la capacitancia 126 de nodo si se direcciona la celda 120 de activación pre-cargada. Las celdas 120 de activación pre-cargada pueden utilizar cualquier número de otras topologías o arreglos, en tanto que las relaciones operacionales descritas anteriormente se mantengan. Por ejemplo, se puede acoplar una puerta OR a las líneas 144 y 146 de dirección, la salida de la cual se acopla a un transistor individual. La Figura 7 es un diagrama esquemático que ilustra una modalidad de un arreglo 200 de celdas de activación de cabeza de impresión de inyección de tinta. El arreglo 200 de celdas de activación incluye una pluralidad de celdas 120 de activación pre-cargadas, arregladas en seis grupos 202a-202f de activación. Las celdas 120 de activación pre-cargadas en cada grupo 202a-202f de activación se arreglan esquemáticamente en 13 filas y ocho columnas. Los grupos 202a-202f de activación y las celdas 120 de activación pre-cargadas en el arreglo 200 se arreglan esquemáticamente en 78 filas y ocho columnas, aunque puede variar conforme se desee el número de celdas de activación pre-cargadas y su disposición. Las ocho columnas de las celdas 120 de activación pre-cargadas se acoplan eléctricamente a ocho líneas 208a-208h de datos que reciben las señales de datos ~D1, ~D2 ... ~D8, respectivamente. Cada una de las ocho columnas, referidas en la presente como un grupo de líneas de datos o grupo de datos, incluye las celdas 120 de activación pre- cargadas en cada uno de los seis grupos de activación 202a- 202f. Cada una de las líneas 120 de activación en cada columna de las celdas 120 de activación pre-cargadas se acopla eléctricamente a una de las líneas 208a-208h de datos. Todas las celdas 120 de activación pre-cargadas en un grupo de líneas de datos se acoplan eléctricamente a la misma línea 208a-208h de datos que se acopla eléctricamente a las puertas de los transistores 136 de datos en la celda 120 de activación pre-cargadas en la columna. La línea 208a de datos se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en la columna más a la izquierda, incluyendo las celdas de activación pre-cargadas en cada uno de los grupos 202a-202f de activación. La línea 208b de datos se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en la columna adyacente y así sucesivamente, sobre e incluyendo la línea 208h de datos que se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en la columna más a la derecha, incluyendo la celda 120 de activación pre-cargadas en cada uno de los grupos 202a-202f de activación. Las filas de las celdas 120 de activación pre-cargadas se acoplan eléctricamente a las líneas 206a-206g de dirección que reciben las señales de dirección ~A1, ~A2 ...

~A7, respectivamente. Cada celda 120 de activación, pre- cargada, en una fila de celdas de activación pre-cargadas 120, referida en la presente como un subgrupo de filas o subgrupo de celdas 120 de activación pre-cargadas, se acopla eléctricamente a dos de las líneas 206a-206g de dirección. Todas las celdas 120 de activación pre-cargadas en un subgrupo de filas se acoplan eléctricamente a las dos mismas líneas 206a-206g de dirección. Los subgrupos de los grupos 202 -202f de activación se identifican como los sub-grupos SG1-1 hasta SG1-13 en el grupo uno de activación (FGl) 202a, los subgrupos SG2-1 hasta SG2-13 en el grupo dos de activación (FG2) 202b y así sucesivamente, hasta incluyendo los grupos SG6-1 hasta SG6-13 en el grupo seis de activación (FG6) 202f. En otras modalidades, cada grupo 202a-202f de activación puede incluir cualquier número adecuado de subgrupos, tal como 14 ó más subgrupos. Cada subgrupo de la celda 120 de activación pre-cargada se acopla eléctricamente a dos líneas 206a-206g de dirección. Las dos líneas 206a-206g de dirección que corresponden a un subgrupo se acoplan directamente al primero y segundo transistores 138 y 140 de dirección en todas las celdas 120 de activación pre-cargadas del subgrupo. Una línea de dirección 206a-206g se acopla directamente a la puerta de uno del primero y segundo transistores 138 y 140 de dirección y la otra líneas 206a- 206g de dirección se acopla eléctricamente a la puerta de uno del primero y segundo transistores 138 y 140 de dirección. Las líneas 206a-206g de dirección reciben señales de dirección ~A1, ~A2 ... ~A7 y se acoplan para proporcionar las señales de dirección ~A1, ~A2 ... ~A7 a los subgrupos del arreglo 200 como sigue: Los subgrupos de la celda 120 de activación pre- cargadas se direccionan al proporcionar las señales de dirección ~1A, ~A2 ... ~A7 en las líneas 206a-206 de dirección. En una modalidad, las líneas 206a-206g de dirección se acoplan eléctricamente a uno o más generadores de dirección proporcionados en la boquilla 40 de cabeza de impresión. Las líneas 210a-210f de pre-carga reciben las señales de pre-carga PRE1, PRE2 ... PRE6 y proporcionan las señales de pre-carga PRE1, PRE2 ... PRE6 a los correspondientes grupos 202a-202f de activación. En la línea 210a de pre-carga se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FGl 202a. La línea 210b de pre-carga se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG2 202b y así sucesivamente, hasta e incluyendo la línea 210f de pre-carga que se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG6 202f. Cada una de las líneas 210a-210f de pre-carga se acopla eléctricamente a la puerta y ruta de pérdida-fuente de todos los transistores 128 de pre-carga en el grupo 202a-202f de activación, correspondiente, y todas las celdas 120 de activación pre-cargadas en un grupo 202a-202f de activación se acoplan eléctricamente a solo una línea 210a-210f de pre-carga. De esta manera, las capacitancias 126 de nodo de todas las celdas 120 de activación pre-cargadas en un grupo 202a-202f de activación se cargan al proporcionar las señales PRE-1, PRE-2 ... PRE6 de pre-carga correspondiente a la línea 210a- 210f de pre-carga correspondiente. Las líneas 212a-212f de selección reciben las señales de selección SEL1, SEL2 ... SEL6 y proporciona las señales de selección SEL1, SEL2 ... SEL6 a los correspondientes grupos 202a-202f de activación. La línea 212a de selección se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FGl 2020a. La línea 212b de selección se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG2 202b y así sucesivamente, hasta e incluyendo la línea 212f de selección que se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG6 202f. Cada una de las líneas 212a-212f de selección se acopla eléctricamente a la puerta de todos los transistores 130 de selección en el correspondiente grupo 202a-202f de activación, y todas las celdas 120 de activación pre-cargadas en un grupo 202a-202f de activación se acopla eléctricamente a solo una línea 212a-212f de selección. Las líneas 214a-214f de activación reciben señales de activación o señales de energía ACTIVACIÓN1, ACTIVACIÓN2 ACTIVACIÓN6 y proporcionan las señales de energía ACTIVACIÓNl , ACTIVACIÓN2 ... ACTIVACIÓN6 a • los correspondientes grupos 202a-202f de activación. La línea 214a de activación se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FGl 202a. La línea 214b de activación se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG2 202b y así sucesivamente, hasta incluyendo la línea 214f de activación que se acopla eléctricamente a todas las celdas 120 de activación pre-cargadas en FG6 202f. Cada una de las líneas 214a-214f de activación se acopla eléctricamente a todas las resistencias 52 de activación en el correspondiente grupo 202a-202f de activación, y todas las celdas 120 de activación pre-cargadas en un grupo 202a-202f se acoplan eléctricamente a solo una línea 214a-214f de activación. Las líneas 214a-214f de activación se acoplan eléctricamente a la circuitería de suministro externo por adaptadores de interconexión apropiados. (Ver, Figuras 25A y 25B) . Todas las celdas 120 de activación pre-cargadas en el arreglo 200 se acoplan directamente a una línea 216 de referencia que se une a un voltaje de referencia, tal como tierra. De esta manera, las celdas 120 de activación pre-cargadas en un subgrupo de filas de las celdas 120 de activación pre-cargadas se acoplan eléctricamente a las mismas líneas 206a-206g de dirección, la línea 210a-210f de pre-carga, línea 212a-212f de selección y línea 214a-214f de activación. En la operación, en una modalidad de los grupos 202a-202f de activación se seleccionan para activar en sucesión. El FGl 202a se selecciona antes de FG2 202b, que se selecciona antes de FG3 y así sucesivamente, hasta FG6 202f. Después de FG6 202f, el ciclo del grupo de activación inicia con FGl 202a. Sin embargo, se pueden utilizar otras secuencias, y selecciones no secuenciales. Si las señales de dirección ~1A, ~A2 ... ~A7 recorren un ciclo a través de las 13 direcciones . del subgrupo de filas antes de repetir una dirección de subgrupo de filas. Las señales de dirección ~1A, ~A2 ... ~A7 proporcionadas en las líneas 206a-206g de dirección se ajustan a una dirección de subgrupo de filas durante cada ciclo a través de los grupos 202a-202f de activación. Las señales de dirección ~1A, ~A2 ... ~A7 seleccionan un subgrupo de filas en cada uno de los grupos 202a-202f de activación durante un ciclo a través de los grupos 202a-202f de activación. Para el siguiente ciclo, a través de los grupos 202a-202f de activación, las señales de dirección ~1A, ~A2 ... ~A7 se cambian para seleccionar otro sub-grupo de filas en cada uno de los grupos 202a-210f de activación. Esto continua hasta que las señales de dirección ~1A, ~A2 ~A7 seleccionan el último subgrupo de filas en los grupos 202a-202f de activación. Después del último subgrupo de filas, las señales de dirección ~1A, ~A2 ... ~A7 seleccionan el primer subgrupo de filas para empezar con ciclos de dirección nuevamente.- En otro aspecto de la operación, uno de los grupos 202a-202f de activación se opera al proporcionar una señal de pre-carga PRE1, PRE2 ... PRE6 en la línea 210a-210f de pre-carga del grupo 202a-202f de activación. La señal de pre-carga PRE1, PRE2 ... PRE6 define un intervalo o periodo de tiempo durante el cual la capacitancia 126 de nodo en cada conmutador 172 de accionamiento en un grupo de activación 202a-202f se carga a un alto nivel de voltaje, para pre-cargar un grupo de activación 202a-202f . Se proporcionan una señal de dirección ~1A, ~A2 ... ~A7 en las líneas 206a-206g de dirección para dirigir un subgrupo de filas en cada uno de los grupos 202a-202f de pre-cargado, incluyendo un subgrupo de filas en el grupo 202a-202f de activación pre-cargado. Las señales de datos ~D1, ~D2 ... ~D8 se proporcionan en las líneas 208a-208h de datos para proporcionar datos a todo los grupos 202a-202f de activación, incluyendo el subgrupo de filas direccionado en el grupo 202a-202f de activación pre-cargado. Entonces, una señal de selección SEL1, SEL2 SEL6 se proporciona en la línea 212a-212f de selección del grupo 202a-202f de activación pre-cargado para seleccionar el grupo 202a-202f de activación pre-cargado. La señal de selección SEL1, SEL2 ... SEL6 define un intervalo de tiempo de descarga para descargar la capacitancia 126 de nodo en cada conmutador 172 de accionamiento en una celda 120 de activación pre-cargada que ya sea no esta en el subgrupo de filas direccionado en el grupo 202a-202f de activación seleccionado o direccionada en el grupo 202a-202f de activación seleccionado y que recibe una señal ~D1, ~D2 ... ~D8 de datos de alto nivel. La capacitancia 126 de nodo no descarga en la celda 120 de activación pre-cargadas que se direccionan en el grupo 202a-202f de activación seleccionado y que reciben una señal ~D1, ~D2 ... ~D8 de datos de bajo nivel. Un alto nivel de voltaje en la capacitancia 126 de nodo enciende (conduce) el conmutador 172 de accionamiento. Después de que los conmutadores 172 de accionamiento en el primer grupo seleccionado 202a-202f se ajustan para conducir o no conducir, se proporciona un impulso de energía o impulso de voltaje en la línea 214a-214f de activación del grupo 202a-202f de activación seleccionado. La celdas 120 de activación pre-cargadas. que tienen conmutadores 172 de accionamiento conductores, conducen corriente a través de la resistencia 52 de activación para calentar la tinta e inyectar tinta desde el correspondiente generador 60 de gotas. Con los grupos 202a-202f de activación operados en sucesión, la señal de selección SEL1, SEL2 ... SEL6 para un grupo 202a-202f de activación se usa como la señal de pre-carga PRE1, PRE2 ... PRE6 para el siguiente grupo de activación 202a-202f. La señal de pre-carga PRE1, PRE2' ...

PRE6 para un grupo 202a-202f de activación precede la señal de selección SEL1, SEL2 ... SEL6 y la señal de energía ACTIVACIÓNl, ACTIVACIÓN2 ... ACTIVACIÓN6 para un grupo 202a-202f de activación. Después de la señal de pre-carga PRE1, PRE2 ... PRE6, las señales de datos ~D1, ~D2 ... ~D8 se multiplexan en tiempo y almacenan en el subgrupo de filas direccionado de un grupo 202a-202f de activación por la señal de selección SEL1, SEL2 ... SEL6. La señal de selección SEL1, SEL2 ... SEL6 para el grupo 202a-202f de activación seleccionado también es la señal de pre-carga PRE1, PRE2 ... PRE6 para el siguiente grupo 202a-202f de activación. Después de que se termina la señal de selección SEL1, SEL2 ... SEL6 para el grupo 202a-202f de activación seleccionado, se proporciona la señal de selección SEL1, SEL2 ... SEL6 para el siguiente grupo 202a-202f de activación. La celda 120 de activación pre-cargadas en el subgrupo seleccionado activan o calientan la tinta en base a la señal ~D1, ~D2 ... ~D8 de datos almacenada como la señal de energía ACTIVACIÓNl, ACTIVACIÓN2 ... ACTIVACIÓN6, incluyendo un impulso de energía, se proporciona al grupo 202a-202f de activación seleccionada. La Figura 8 es un diagrama de sincronización que incluye la operación de una modalidad del arreglo 200 de celdas de activación. Los grupos 202a-202f de activación se seleccionan en sucesión para energizar la celda 120 de activación pre-cargadas en base a las señales de datos ~D1, ~D2 ... ~D8 indicadas en 300. Las señales de datos ~D1, ~D2 ... ~D8 en 300 se cambian dependiendo de las boquillas que estén eyectando fluido, indicadas en 302, para cada combinación de dirección de subgrupo de filas y grupo 202a- 202f de activación. La4s señales ~A1, ~A2 ... ~A7 de dirección 304 se proporcionan en las líneas 206a-206g de dirección para dirigir un subgrupo de filas de cada uno de los grupos 202a-202f de activación. Las señales ~A1, ~A2 ... ~A7 304 de dirección se ajustan a una dirección, indicada en 306, para un ciclo a través de los grupos 202a-202f de dirección. Después de que se termina el ciclo, las señales ~A1, ~A2 ... ~A7 de dirección se cambian en 308 para direccionar un diferente subgrupo de filas de cada uno de los grupos 202a-202f de activación. Las señales ~A1, ~A2 ... ~A7 de dirección en 304 se incrementan a través de los subgrupos de filas para direccionar los subgrupos de filas en orden secuencial desde uno a 13 y de regreso a uno. En otras modalidades, las señales ~A1, ~A2 ... ~A7 de dirección en 304 se pueden ajustar para direccionar los subgrupos de filas en cualquier orden adecuado. Durante un ciclo a través de los grupos 202a-202f de activación, la línea 212f de selección acoplada a FG6 202f y la línea 210a de pre-carga acoplada a FGl 202a reciben la señal SEL6/PRE1 309, que incluye el impulso- 310 de señal SEL6/PRE1. En una modalidad, la línea de selección 212f y la línea 210a de pre-carga se acoplan eléctricamente de forma conjunta para recibir la misma señal. En otra modalidad, la línea 212f de selección y la línea 210a de pre-carga no se acoplan eléctricamente de forma conjunta, pero reciben señales similares. El impulso de señal SEL6/PRE1 en 310 en la línea 210a de pre-carga, pre-carga todas las celdas 120 de activación en FGl 202a. La capacitancia 126 de nodo para cada una de las celdas 120 de activación pre-cargadas en FGl 202a se carga a un alto nivel de voltaje. Las capacitancias 126 de nodo para las celdas 120 de activación pre-cargadas en un subgrupo de filas SG1-K, indicado en 311, se pre-cargan a un alto nivel de voltaje en 312. La dirección del sub-grupo de filas en 306 selecciona el subgrupo SG1-K, y se proporciona un conjunto de señales de datos en 314 a los transistores 136 de datos en todas las celdas 120 de activación pre-cargadas de todos los grupos 202a-202f de activación, incluyendo el subgrupo SG1-K de filas seleccionadas por dirección. La línea 212a de selección para FGl 202a y la línea 210b de pre-carga para FG2 202b reciben la señal 315 de SEL1/PRE2, que incluye el impulso 316 de señal de SEL1/PRE2. El impulso 316 de señal de SEL1/PRE2 en la línea 212a de selección enciende el transistor 130 de selección en cada una de las celdas 120 de activación pre-cargadas en FGl 202a. La capacitancia 126 de nodos se descarga en todas las celdas 120 de activación pre-cargadas en FGl 202a que no están en el subgrupo SGl-K de filas, seleccionado por dirección. En el subgrupo SGl-K de filas seleccionado por dirección, se almacenan los datos en 314, indicado en 318, en las capacitancias 126 de nodo de los conmutadores 172 de accionamiento en el subgrupo SGl-K de filas ya sea para encender (que conduce) o apagar (que no conduce) el conmutador de accionamiento. El impulso de señal de SEL1/PRE2 en 316 en la línea 210b de pre-carga, pre-carga todas las celdas 120 de activación en FG2 202b. La capacitancia 126 de nodo para cada una de las celdas 120 de activación pre-cargadas en FG2 202b se carga a un alto nivel de voltaje. Las capacitancias 126 de nodo para las celdas 120 de activación pre-cargadas en un subgrupo SG2-K de filas, indicado en 319, se pre-cargan a un alto nivel de voltaje en 320. La dirección del subgrupo de filas en 306 selecciona el subgrupo SG2-K, y se proporciona un conjunto de señales de datos en 328 a los transistores 136 de datos en todas las celdas 120 de activación pre-cargadas de todos los grupos 202a-202f de activación, incluyendo el subgrupo SG2-K de filas, seleccionado por dirección. La línea 214a de activación recibe la señal -de energía ACTIVACIÓN1, indicada en 323, que incluye un impulso de energía en 322 para energizar la resistencia 52 de activación en la celda 120 de activación pre-cargadas que tienen conmutadores 172 conductores de accionamiento en FGl 202a. El impulso 322 de energía ACTIVACIÓN1 va alto en tanto que el impulso 316 de señal de SEL1/PRE2 es alto y en tanto que la capacitancia 126 de nodo en los conmutadores 172 de accionamiento no conductores se están yendo hacia abajo de forma activa, indicado en la señal de energía ACTIVACIÓN1 323 en 324. La conmutación del impulso 322 de energía alto en tanto que las capacitancias 126 de nodo se van activamente hacia abajo, impide que las capacitancias 126 de nodo se carguen inadvertidamente a través del conmutador 172 de accionamiento conforme va alto el impulso 322 de energía. La señal 315 de SEL1/PRE2 va baja y el impulso 322 de energía se proporciona a FGl 202a durante un tiempo redeterminado para calentar la tinta y eyectar la tinta a través de las boquillas 34 que corresponde a la celda 120 de activación pre-cargadas, conductoras. La línea 212b de selección para FG2 202b y la línea 210c de pre-carga para FG3 202c recibe la señal 32'5 de SEL2/PRE3, que incluye el impulso 326 de señal SEL2/PRE3. Después de que el impulso 316 de señal SEL1/PRE2 va bajo y en tanto que es alto el impulso 322 de energía, el impulso 326 de señal de SEL2/PRE3 en la línea 212b de selección enciende el transistor 130 de selección en cada una de las celdas 120 de activación pre-cargadas en FG2 202b. La capacitancia 126 de nodo se descarga en todas las celdas 120 de activación pre-cargadas en FG2 202b que no están en el subgrupo SG2-K de filas seleccionado por dirección. El conjunto 328 de señales de datos para el subgrupo SG2-K se almacena en las celdas 120 de activación pre-cargadas del subgrupo SG2-K, indicado en 330, ya sea para encender (que conduce) o apagar (que no conduce) los conmutadores 172 de accionamiento. El impulso de señal de SEL2/PRE3 en la línea 210c de pre-carga, pre-carga todas las celdas 120 de activación pre-cargadas en FG3 202c. La línea 214b de activación recibe la señal de energía ACTIVACIÓN2, indicada en 331, incluye el impulso 332 de energía, para energizar la resistencia 52 de activación en la celda 120 de activación pre-cargadas de FG2-202b que tienen conmutadores 172 de accionamiento conductores. El impulso 332 de energía de ACTIVACIÓN2 va alto en tanto que es alto el impulso 326 de señal de SEL2/PRE3, indicado en 334. El impulso 326 de señal de SEL2/PRE3 va bajo y el impulso 332 de energía de ACTIVACIÓN2 permanece alto para calentar y eyectar tinta del correspondiente generador 60 de gotas . Después de que el impulso 326 de señal de SEL2/PRE3 va bajo en tanto que es alto el impulso 332 de energía, la señal de SEL3/PRE4 se proporciona para seleccionar FG3 202c y pre-cargar FG4 202d. El proceso de pre-carga, selección y provisión de una señal de energía, incluyendo un impulso de energía, continua hasta e incluyendo FG6 202f. El impulso de señal de SEL5/PRE6 en la línea 210f de pre-carga, pre-carga todas las celdas 120 de activación en FG6 202g. La capacitancia 126 de nodo para cada una de las celdas 120 de activación pre-cargadas en FG6 202f se carga a un alto nivel de voltaje. Las capacitancias 126 de nodo para las celdas 120 de activación pre-cargadas en un subgrupo de filas SG6-K, indicado en 339, se pre-cargan a un alto nivel de voltaje en 341. La dirección del sub-grupo de filas en 306 selecciona el subgrupo SG6-K, y se proporciona el conjunto 338 de señales de datos a los transistores 136 de datos en todas las celdas 120 de activación pre-cargadas de los grupos 202a-202f de activación, incluyendo el subgrupo SG6-K de filas, seleccionado por dirección. La línea 212f de selección para FG6 202f y la línea 210a de pre-carga para FGl 202a recibe un segundo impulso de señal de SEL6/PRE1 en 336. El segundo impulso. 336 de señal de SEL6/PRE1 de la línea 212f de selección enciende el transistor 130 de selección en cada una de las celdas 120 de activación pre-cargadas. en FG6 202f . La capacitancia 126 de nodo se descarga en todas las celdas 120 de activación pre-cargadas en FG6 202f que no están en el subgrupo SG6-K de filas, seleccionado por dirección. En el subgrupo SG6-K de filas seleccionado por dirección, los datos 338 se almacenan en 340 en las capacitancias 126 de nodo de cada conmutador 172 de accionamiento ya sea para encender o apagar el conmutador de accionamiento. La señal de SEL6/PRE1 en la línea 210a de pre- carga, pre-carga las capacitancias 126 de nodo en todas las celdas 120 de activación en FGl 202a, incluyendo la celda 120 de activación en el subgrupo SGl-K de filas, indicado en 342, a un alto nivel de voltaje. Las celdas 120 de activación en FGl 202a se pre-carga en tanto que las señales ~A1, ~A2 ... ~A7 304 de dirección seleccionan los subgrupos SGl-K, SG2-K de filas y de más, hasta el subgrupo SG6-K de filas. La línea 214f de activación recibe la señal de energía ACTIVACIÓN6, indicada en 343, incluye el impulso de energía en 344 para energizar la resistencia 52 de activación en las celdas 120 de activación pre-cargadas que tienen conmutadores 172 dé accionamiento conductores en FG6 202f . El impulso 344 de energía va alto en tanto que es alto el impulso 336 de señal de SEL6/PRE1 y las capacitancias 126 de nodo en los conmutadores 172 de accionamiento no conductores se están yendo activamente hacia abajo, indicado en 346. La conmutación del impulso 344 de energía a alto en tanto que se están activamente yendo hacia abajo las capacitancias 126 de nodo, impide que las capacitancias 126 de nodo se carguen inadvertidamente a través del conmutador 172 de accionamiento conforme va alto el impulso 344 de energía. El impulso 336 de señal de SEL6/PRE1 va bajo y se mantiene alto el impulso 344 de energía durante un tiempo predeterminado para calentar la tinta y eyectar la tinta a través de las boquillas 34 que corresponde a la celda 120 de activación pre-cargadas, conductoras. Después de que el impulso 336 de señal de SEL6/PRE1 se vuelve bajo y en tanto que es alto el impulso de energía 344, las señales ~A1, ~A2 ... ~A7 304 de dirección se cambian en 308 para seleccionar otro conjunto de sub-grupos SG1-K+1, SG2-K+1 y así sucesivamente, hasta SG6-K+1. La línea 212a de selección para FGl 202a y la línea 210b de pre-carga para FG2 202b reciben un impulso de señal de SEL1/PRE2, indicado en 348. El impulso 348 de señal de SEL1/PRE2 en la línea 212a de selección enciende el transistor 130 de selección en cada una de las celdas 120 de activación pre-cargadas en FGl 202a. La capacitancia 126 de nodo se descarga en todas las celdas 120 de activación pre-cargadas en FGl 202a que no están en el subgrupo SG1-K+1 seleccionado de dirección. El conjunto 350 de señal de datos para el subgrupo de filas SG1-K+1 se almacena en la celda 120 de activación pre-cargadas del grupo SG1-K+1 para ya sea encender o apagar los conmutadores 172 de accionamiento. El impulso 348 de señal de SEL1PRE2 en la línea 210b de pre- carga, pre-carga todas las celdas 120 de activación en FG2 202b. La línea 214a de activación recibe el impulso 352 de energía para energizar las resistencias 52 de activación y las celdas 120 de activación pre-cargadas de FGl 202a que tienen conmutadores 172 de accionamiento, conductores. El impulso 352 de energía se vuelve alto en tanto que es alto el impulso de señal de SEL1/PRE2 en 348. El impulso 348 de señal de SEL1/PRE2 se vuelve bajo y el impulso 352 de energía se mantiene alto para calentar y eyectar tinta de los generadores 60 de gotas correspondientes. El proceso continua hasta que se termina la impresión. La Figura 9 es un diagrama que ilustra una modalidad de un generador 400 de dirección en la boquilla 40 de cabeza de impresión. El generador 400 de dirección incluye un registro 402 de cambio, un circuito 404 de dirección, y un arreglo 406 lógico. El registro 402 de cambio se acopla eléctricamente al circuito 404 de dirección a través de las líneas 408 de control de dirección. También, el registro 402 de cambio se acopla eléctricamente al arreglo lógico 406 a través de las líneas 410a-410m de salida de registro de cambio. En las modalidades descritas más adelante, el generador 400 de dirección proporciona señales de dirección a la celda 120 de activación. En una modalidad, el generador 400 de dirección recibe señales externas, ver Figuras 25A y 25B, incluyendo una señal de control CSYNC y seis señales T1-T6 de sincronización, y en respuesta proporciona siete señales ~A1, ~A2 ... ~A7 de dirección. Las señales ~A1, ~A2 ... ~A7 de dirección son activas cuando están en el bajo nivel de voltaje, como se indica por la virgulilla precedente en cada nombre de señal. En una modalidad, las señales T1-T6 de sincronización se proporcionan en las líneas de selección (por ejemplo, líneas 212a-212f de selección mostradas en la Figura 7) . El generador 400 de dirección es una modalidad de un circuito de control configurado para responder a una señal de control (por ejemplo CSYNC) para iniciar una secuencia (por ejemplo, una secuencia de direcciones ~A1, ~A2 ... ~A7 en orden directo o inverso) para habilitar las celdas 120 de activación para la activación. El generador 400 de dirección incluye redes 412, 414 y 416 de división que reciben las señales T2 , T4 y T6 de sincronización. La red 412 de división de resistencia recibe la señal T2 de sincronización a través de la línea 418 de seña de sincronización y reparte el nivel de voltaje de la señal T2 de sincronización para proporcionar una señal de sincronización de nivel T2 de voltaje reducido en la primera línea 420 de señal de evaluación. La red 414 de división de resistencia recibe la señal T4 de sincronización a través de la línea 422 de señal de sincronización y reparte el nivel de voltaje de la señal T4 de sincronización para proporcionar una señal de sincronización de nivel T4 de voltaje reducido en la segunda línea 424 de señal de evaluación. La red 416 de división de resistencias divide la señal T6 de sincronización a través de la línea 426 de señal de sincronización y reparte el nivel de voltaje de la señal T6 de sincronización para proporcionar una señal de sincronización de nivel T6 de voltaje reducido en la tercera línea 428 de señal de evaluación. El registro 402 de cambio recibe la señal de control CSYNC a través de la línea 430 de señal de control y señales de dirección a través de las líneas 408 de señal de dirección. También, el registro 402 de cambio recibe la señal TI de sincronización a través de la línea 432 de señal de sincronización como la primera señal PRE1 de pre-carga. La señal de sincronización de nivel T2 de voltaje reducido se recibe a través de la primera línea 420 de señal de evaluación como la primera señal EVAL1 de evaluación. La señal T3 de sincronización se recibe a través de la línea 434 de señal de sincronización como la segunda señal de pre-carga PRE2, y la señal de sincronización del nivel T4 de voltaje reducido se recibe a través de la segunda línea 424 de señal de evaluación como la segunda señal EVAL2 de evaluación. El registro 402 de cambio proporciona las señales S01-S013 de salida de registro de cambio en las líneas 410a-410m de salida de cambio. El registro 402 de cambio incluye trece celdas 403a-403m de registro de cambio que proporcionan las trece señales S01-S013 de salida de registro de cambio. Cada celda 403a-403m de registro de cambio proporciona una de las señales S01-S013 de salida de registro de cambio. Las trece celdas 403a-403m de registro de cambio se acoplan eléctricamente en serie para proporcionar cambio en la dirección directa y en la dirección inversa. En otras modalidades, el registro 402 de cambio puede incluir cualquier número adecuado de celdas 403 de registro de cambio para proporcionar cualquier número adecuado de señales de salida de registro de cambio, para proporcionar cualquier número de señales de dirección deseadas . La celda 403a de registro de cambio proporciona la señal SOI de salida de registro de cambio en la línea 410a de salida de registro de cambio. La celda 403b de registro de cambio proporciona la señal S02 de salida de registro de cambio en la línea 410b de salida de registro de cambio-. La celda 403c de registro de cambio proporciona la señal S03 de salida de registro de cambio en la línea 410c de salida de registro de cambio. La celda 403d de registro de cambio proporciona la señal S04 de salida de registro de cambio en la línea 410d de salida de registro de cambio. La celda 403e de registro de cambio proporciona la señal S05 de salida de registro de cambio en la línea 410e de salida de registro de cambio. La celda 403f de registro de cambio proporciona la señal S06 de salida de registro de cambio en la línea 410f de salida de registro de cambio. La celda 403g de registro de cambio proporciona la señal S07 de salida de registro de cambio en la línea 410g de salida de registro de cambio. La celda 403h de registro de cambio proporciona la señal S08 de salida de registro de cambio en la línea 410h de salida de registro de cambio. La celda 403i de registro de cambio proporciona la señal S09 de salida de registro de cambio en la línea 410i de salida de registro de cambio. La celda 403j de registro de cambio proporciona la señal SO10 de salida de registro de cambio en la línea 410j de salida de registro de cambio. La celda 403k de registro de cambio proporciona la señal SOll de salida de registro de cambio en la línea 410k de salida de registro de cambio. La celda 4031 de registro de cambio proporciona la señal S012 de salida de registro de cambio en la línea 4101 de salida de registro de cambio y la celda 403m de registro de cambio proporciona la señal S013 de salida de registro de cambio en la línea 410m de salida de registro de cambio. El circuito 404 de dirección recibe la señal de control CSYNC en la línea 430 de señal de control. La señal T3 de sincronización se recibe en la línea 434 de señal de sincronización como la cuarta señal de pre-carga PRE4. La señal de sincronización del nivel T4 de voltaje reducido se recibe en la línea 424 de señal de evaluación como la cuarta señal de evaluación EVAL . La señal T5 de sincronización se recibe de la línea 436 de señal de sincronización como la tercera señal de pre-carga PRE3 , y la señal de sincronización de nivel T6 de voltaje reducido se recibe en la línea 428 de señal de evaluación como la tercera señal de evaluación EVAL3. El circuito 404 de dirección proporciona señales de dirección al registro 402 de cambio a través de las líneas 408 de señal de dirección. El arreglo lógico 406 incluye los transistores 438a-438g de pre-carga de línea de dirección, los transistores 440a-440m de evaluación de dirección, los transistores 442a y 442b de prevención de evaluación, y el transistor 444 de pre-carga de evaluación lógica. También, el arreglo lógico 406 incluye los pares 446, 448, ... 470 de transistores de dirección, que descodifican las señales SOl- S013 de salida de registro de cambio en las líneas 410a-410m de salida de registro de cambio para proporcionar las señales ~A1, ~A2 ... ~A7 de dirección. El arreglo lógico 406 incluye los transistores 446a y 446b de dirección uno, los transistores 448a y 448b de dirección dos, los transistores 450a y 450b de dirección tres, los transistores 452a y 452b de dirección cuatro, los transistores 454a y 454b de dirección cinco, los transistores 456a y 456b de dirección seis, los transistores 458a y 458b de dirección siete, los transistores 460a y 460b de dirección ocho, los transistores 462a y 462b de dirección nueve, los transistores 464a y 464b de dirección diez, los transistores 466a y 466b de dirección once, los transistores 468a y 468b de dirección doce y los transistores 470a y 470b de dirección trece. Los transistores 438a-438g de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3 y líneas de dirección 472a y 472g. La puerta y un lado de la ruta de pérdida-fuente del transistor 438a de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. EL otro lado de la ruta de pérdida-fuente del transistor 438a de pre-carga de línea de dirección se acopla eléctricamente a la línea 472a de dirección. La puerta y un lado de la ruta de pérdida-fuente del transistor 438b de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438b de pre-carga de línea de dirección se acopla eléctricamente a la línea 472b de dirección. La puerta y un lado de la ruta de pérdida-fuente del transistor 438c de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438c de pre-carga de línea de dirección se acopla eléctricamente a la línea 472c de dirección. La puerta y un lado de la ruta de pérdida-fuente del transistor 438d de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438d de pre-carga de línea de dirección se acopla eléctricamente a la línea 472d de dirección. La ruta y un lado de la ruta de pérdida-fuente del transistor 438e de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438e de pre-carga de línea de dirección se acopla eléctricamente a la línea 472e de dirección. La puerta y un lado de la ruta de pérdida-fuente del transistor 438f de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438f de pre-carga de línea de dirección se acopla eléctricamente a la línea 472f de dirección. La puerta y un lado de la ruta de pérdida-fuente del transistor 438g de pre-carga de línea de dirección se acoplan eléctricamente a la línea 434 de señal T3. El otro lado de la ruta de pérdida-fuente del transistor 438g de pre-carga de línea de dirección se acoplan eléctricamente a la línea 472g de dirección. En una modalidad, los transistores 438a-438g de pre-carga de línea de dirección se acoplan eléctricamente a la línea 422 de señal T4, en lugar de la línea 434 de señal T3. La línea 422 de señal T4 se acoplan eléctricamente a la puerta y a un lado de la ruta de pérdida-fuente de cada uno de los transistores 438a-438g de pre-carga de línea de dirección. La puerta de cada uno de los transistores 440a-44Om de evaluación de dirección se acopla eléctricamente a la línea 474 de señal de evaluación lógica. Un lado de la ruta de pérdida-fuente de cada uno de los transistores 440a-44Om de evaluación de dirección se acopla eléctricamente a tierra. Además, la ruta de pérdida-fuente del transistor 440a de evaluación de dirección se acopla eléctricamente a la línea 476a de evaluación. La ruta de pérdida-fuente del transistor 440b de evaluación de dirección se acopla eléctricamente a la línea 476b de evaluación. La ruta de pérdida-fuente del transistor 440c de evaluación de dirección se acopla eléctricamente a la línea 476c de evaluación. La ruta de pérdida-fuente del transistor 44Od de evaluación de dirección se acopla eléctricamente a la línea 476d de evaluación. La ruta de pérdida-fuente del transistor 440e de evaluación de dirección se acopla eléctricamente a la línea 476e de evaluación. La ruta de pérdida-fuente del transistor 44Of de evaluación de dirección se acopla eléctricamente a la línea 476f de evaluación. La ruta de pérdida-fuente del transistor 44Og de evaluación de dirección se acopla eléctricamente a la línea 476g de evaluación. La ruta de pérdida-fuente del transistor 440h de evaluación de dirección se acopla eléctricamente a la línea 476h de evaluación. La ruta de pérdida-fuente del transistor 440i de evaluación de dirección se acopla eléctricamente a la línea 476i de evaluación. La ruta de pérdida-fuente del transistor 44Oj de evaluación de dirección se acopla eléctricamente a la línea 476j de evaluación. La ruta de pérdida-fuente del transistor 440k de evaluación de dirección se acopla eléctricamente a la línea 476k de evaluación. La ruta de pérdida-fuente del transistor 4401 de evaluación de dirección se acopla eléctricamente a la línea 4761 de evaluación. La ruta de pérdida-fuente del transistor 440m de evaluación de dirección se acopla eléctricamente a la línea 476m de evaluación. La puerta y un. lado de la puerta de ruta de pérdida-fuente del transistor 444 de pre-carga de evaluación lógica se acoplan eléctricamente a la línea 436 de señal T5 y el otro lado de la ruta de pérdida-fuente se acopla eléctricamente a la línea 474 de señal de evaluación lógica. La puerta del transistor 442a de prevención de evaluación se acopla eléctricamente a la línea 434 de señal T3. La ruta de pérdida-fuente del transistor 442a de prevención de evaluación se acopla eléctricamente a un lado a que la línea 474 de señal de evaluación lógica y el otro lado a la referencia en 478. La puerta del transistor 442b de prevención de evaluación se acopla eléctricamente a la línea 422 de señal T4. La ruta de pérdida-fuente del transistor 442b de prevención de evaluación se acopla eléctricamente en un lado a la línea 474 de señal de evaluación lógica y en el otro lado a la referencia en 478. Las rutas de pérdidas-fuente de los pares 446, 448, ... 470 de transistores de dirección se acoplan eléctricamente entre las líneas 472a-472g de dirección y las líneas 476a-476m de evaluación. Las puertas de los pares 446, 448, ... 470 de transistores de dirección se accionan por las señales S01-S013 de salida de registro de cambio a través de las líneas 410a-410m de señal de salida de registro de cambio. Las puertas de los transistores 446a y 446b de dirección uno, se acoplan eléctricamente a la línea 410a de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 446a de dirección uno se acopla eléctricamente a un lado a la línea 472a de dirección y en el otro lado a la línea 476a de evaluación. La ruta de pérdida-fuente del transistor 446b de dirección uno se acopla eléctricamente en un lado a la línea 472b de dirección y en el otro lado a la línea 476a de evaluación. Una señal SOI de salida de registro de cambio de alto nivel en la línea 410a de señal de salida de registro de cambio enciende los transistores 446a y 446b de dirección uno conforme se enciende el transistor 440a de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje en la línea 474 de señal de evaluación lógica. El transistor 446a de dirección uno y el transistor 440a de evaluación de dirección, encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 446b de dirección uno y el transistor 440a de evaluación de dirección, encausan para desplazar activamente la línea 472b de dirección a un bajo nivel de voltaje. Las puertas de los transistores 448a y 448b de dirección dos se acoplan eléctricamente a la línea 410b de salida de registro de cambio. La ruta de pérdida-fuente del transistor 448a de dirección dos se acopla eléctricamente en un lado a la línea 472a de dirección y en el otro lado a la línea 476b de evaluación. La ruta de pérdida-fuente del transistor 448b de dirección dos se acopla eléctricamente en un lado a la línea 472c de dirección y en otro lado a la línea 476b de evaluación. Una señal S02 de salida de registro de cambio de alto nivel en la línea 410b de señal de salida de registro de cambio enciende los transistores 448a y 448b de dirección dos conforme se enciende el transistor 440b de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje en la línea 474 de señal de evaluación lógica. El transistor 448a de dirección dos y el transistor 440b de evaluación de dirección encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 448b de dirección dos y el transistor 440b de evaluación de dirección se encausan para desplazar activamente la línea 472c de dirección a un bajo nivel de voltaje. Las puertas de los transistores 450a y 450b de dirección tres se acoplan eléctricamente a la línea 410c de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 450a de dirección tres se acopla eléctricamente en un lado a la línea 472a de dirección y en el otro lado a la línea 476c de evaluación. La ruta de pérdida-fuente del transistor 450b de dirección tres se acopla eléctricamente en un lado a la línea 472d de dirección y en el otro lado a la línea 476c de evaluación. Una señal S03 de salida de registro de cambio de alto nivel en la línea 410c de señal de salida de registro de cambio enciende los transistores 450a y 450b de dirección tres conforme se enciende el transistor 440c de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje en la línea 474 de señal de evaluación lógica. El transistor 450a de dirección tres y el transistor 440c de evaluación de dirección se encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 450b de dirección tres y el transistor 440c de evaluación de dirección encausan para desplazar activamente la línea 472d de dirección a un bajo nivel de voltaje. Las puertas de los transistores 452a y 452b de dirección cuatro se acoplan eléctricamente a la línea 410d de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 452a de dirección cuatro se acopla eléctricamente de un lado a la línea 472a de dirección y en el otro lado a la línea 476d de evaluación. La ruta de pérdida-fuente del transistor 452b de dirección cuatro se acopla eléctricamente en un lado a la línea 472e de dirección y en el otro lado a la línea 476d de evaluación. Una señal S04 de salida de registro de cambio de alto nivel en la línea 410d de señal de salida de registro de cambio enciende los transistores 452a y 452b de dirección cuatro conforme se enciende el transistor 44Od de evaluación de dirección por una señal de evaluación LEVAL de alto nivel de voltaje en la línea 474 de señal de evaluación lógica. El transistor 452a de dirección cuatro y el transistor 440d de evaluación de dirección se encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 452b de dirección cuatro y el transistor 44Od de evaluación de dirección se encausan para desplazar activamente la línea 472e de dirección a un bajo nivel de voltaje. Las puertas de los transistores 454a y 454b de dirección cinco se acoplan eléctricamente a la línea 410e de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 454a de dirección cinco se acopla eléctricamente en un lado a la línea 472a de dirección y en el otro lado a la línea 476e de evaluación. La ruta de pérdida-fuente del transistor 454b de dirección cinco se acopla eléctricamente en un lado a la línea 472f de dirección y en el otro lado a la línea 476e de evaluación. Una señal S05 de salida de registro de cambio de alto nivel en la línea 410e de señal de salida de registro de cambio enciende los transistores 454a y 454b de dirección cinco conforme se enciende el transistor 44Oe de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 454a de dirección cinco y el transistor 44Oe de evaluación de dirección se encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 454b de dirección cinco y el transistor 44Oe de evaluación de dirección se encausan para desplazar activamente la línea 472f de dirección a un bajo nivel de voltaje. Las puertas de los transistores 456a y 456b de dirección seis se acoplan eléctricamente a la línea 410f de señal de salida de registro de cambio. La ruta de pérdida- fuente del transistor 456a de dirección seis se acopla eléctricamente en un lado a la línea 472a de dirección y en el otro lado a la línea 476f de evaluación. La ruta de pérdida-fuente del transistor 456b de dirección seis se acopla eléctricamente en un lado a la línea 472g de dirección y en el otro lado a la línea 476f de evaluación. Una señal S06 de salida de registro de cambio en la linea 410f de señal de salida de registro de cambio enciende los transistores 456a y 456b de dirección seis para conducirse conforme se enciende el transistor 440f de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 456a de dirección seis y el transistor 440f de evaluación de dirección se encausan para desplazar activamente la línea 472a de dirección a un bajo nivel de voltaje. El transistor 456b de dirección seis y el transistor 440f de evaluación de dirección se encausan para desplazar activamente la línea 472g de dirección a un bajo nivel de voltaje. Las puertas de los transistores 458a y 458b de dirección siete se acoplan eléctricamente a la línea 410g de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 458a de dirección seis se acopla eléctricamente a un lado a la línea 472b de dirección y en el otro lado a la línea 476g de evaluación. La ruta de pérdida-fuente del transistor 458b de dirección seis se acopla eléctricamente en un lado a la línea 472c de dirección y en el otro lado a la línea 476g de evaluación. Una señal S07 de salida de registro de cambio de alto nivel en la línea 410g de señal de salida de registro de cambio enciende los transistores 458a y 458b de dirección seis conforme el transistor 44Og de evaluación de dirección se enciende por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 458a de dirección siete y el transistor 44Og de evaluación de dirección se encausan para desplazar activamente la línea 472b de dirección a un bajo nivel de voltaje. El transistor 458b de dirección siete y el transistor 44Og de evaluación de dirección se encausan para desplazar activamente la línea 472c de dirección a un bajo nivel de voltaje. Las puertas de los transistores 460a y 460b de dirección ocho se acoplan eléctricamente a la línea 410h de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 460a de dirección ocho se acopla eléctricamente en un lado a la línea 472b de dirección y en el otro lado a la línea 476h de evaluación. La ruta de pérdida-fuente del transistor 460b de dirección ocho se acopla eléctricamente en un lado a la línea 472d de dirección y en el otro lado a la línea 476h de evaluación. Una señal S08 de salida de registro de cambio de alto nivel en la línea 410h de señal de salida de registro de cambio enciende los transistores- 460a y 460b de dirección ocho conforme se enciende el transistor 44Oh de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 460a de dirección ocho y el transistor 44Oh de evaluación de dirección se encausan para desplazar activamente la línea 472b de dirección a un bajo nivel de voltaje. El transistor 460b de dirección ocho y el transistor 44Oh de evaluación de dirección se encausan para desplazar activamente la línea 472d de dirección a un bajo nivel de voltaje. Las puertas de los transistores 462a y 462b de dirección nueve se acoplan eléctricamente a la línea 410i de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 462a de dirección nueve se acopla eléctricamente a un lado a la línea 472b de dirección y en el otro lado a la línea 476i de evaluación. La ruta de pérdida-fuente del transistor 462b de dirección nueve se acopla eléctricamente en un lado a la línea 472e de dirección y en el otro lado a la línea 476i de evaluación. Una señal S09 de salida de registro de cambio de alto nivel en la línea 410i de señal de salida de registro de cambio enciende los transistores 462a y 462b de dirección nueve para encausarse conforme se enciende el transistor 440i de evaluación de dirección por una señal de LEVAL evaluación de alto nivel de voltaje. El transistor 462a de dirección nueve y el transistor 440i de evaluación de dirección se encausan para desplazar activamente la línea 472b de dirección a un bajo nivel de voltaje. El transistor 462b de dirección nueve y el transistor 440i de evaluación de dirección se encausan para desplazar activamente la línea 472e de dirección a un bajo nivel de voltaje. Las puertas de los transistores 464a y 464b de dirección diez se acoplan eléctricamente a la línea 410j de señal de salida de registro de cambio. La ruta de pérdida- fuente del transistor 464a de dirección diez se acopla eléctricamente en un lado a la línea 472b de dirección y en el otro lado a la línea 476j de evaluación. La ruta de pérdida-fuente del transistor 464b de dirección diez se acopla eléctricamente en un lado a la línea 472f de dirección y en el otro lado a la línea 476j de evaluación. Una señal SO10 de salida de registro de cambio de alto nivel en la línea 410j de señal de salida de registro de cambio enciende los transistores 464a y 464b de dirección diez conforme se enciende el transistor 44Oj de evaluación de dirección por una señal de LEVAL evaluación de alto nivel de voltaje. El transistor 464a de dirección diez y el transistor 44Oj de evaluación de dirección se encausan para desplazar de forma activa- la línea 472b de dirección a un bajo nivel de voltaje. El transistor 464b de dirección diez y el transistor 440j de evaluación de dirección se encausan para desplazar de forma activa la línea 472f de dirección a un bajo nivel de voltaje. Las puertas de los transistores 466a y 466b de dirección once se acoplan eléctricamente a la línea 410k de señal de salida de registro de cambio. La ruta de pérdida- fuente del transistor 466a de dirección once se acopla eléctricamente en un lado a la línea 472b de dirección y en el otro lado a la línea 476k de evaluación. La ruta de pérdida-fuente del transistor 466b de dirección once se acopla eléctricamente en un lado a la línea 472g de dirección y en el otro lado a la línea 476k de evaluación. Una señal SOll de salida de registro de cambio de alto nivel en la línea 41Ok de señal de salida de registro de cambio enciende los transistores 466a y 466b de dirección once conforme se enciende el transistor 44Ok de evaluación de dirección por una señal LEVAL de evaluación de alto voltaje. El transistor 466a de dirección once y el transistor 440k de evaluación de dirección se encausan para desplazar de forma activa la línea 472b de dirección a un bajo nivel de voltaje. El transistor 466b de dirección once y el transistor 44Ok de evaluación de dirección se encausan para desplazar de manera activa la línea 472g de dirección a un bajo nivel de voltaje. Las puertas de los transistores 468a y 468b de dirección doce se acoplan eléctricamente a la línea 4101 de señal de salida de registro de cambio. La ruta de pérdida- fuente del transistor 468a de dirección doce se acopla eléctricamente en un lado a la línea 472c de dirección y en el otro lado a la línea 4761 de evaluación. La ruta de pérdida-fuente del transistor 468b de dirección doce se acopla eléctricamente en un lado a la línea 472d de dirección y en el otro lado a la línea 4761 de evaluación. Una señal S012 de salida de registro de cambio de alto nivel en la línea 4101 de señal de salida de registro de cambio enciende los transistores 468a y 468b de dirección doce conforme se enciende el transistor 4401 de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 468a de dirección doce y el transistor 4401 de evaluación de dirección se encausan para desplazar de forma activa la línea 472c de dirección a un bajo nivel de voltaje. El transistor 468b de dirección doce y el transistor 4401 de evaluación de dirección se encausan para desplazar de manera activa la línea 472d de dirección a un bajo nivel de voltaje. Las puertas de los transistores 470a y 470b de dirección trece se acoplan eléctricamente a la línea 410m de señal de salida de registro de cambio. La ruta de pérdida-fuente del transistor 470a de dirección trece se acopla eléctricamente en un lado a la línea 472c de dirección y en el otro lado a la línea 476m de evaluación. La ruta de pérdida-fuente del transistor 470b de dirección trece se acopla eléctricamente en un lado a la línea 472e de dirección y en el otro lado a la línea 476m de evaluación. Una señal S013 de salida de registro de cambio de alto nivel en la línea 410m de señal de salida de registro de cambio enciende los transistores 470a y 470b de dirección trece conforme se enciende el transistor 44Om de evaluación de dirección por una señal LEVAL de evaluación de alto nivel de voltaje. El transistor 470a de dirección trece y el transistor 44Om de evaluación de dirección se encausan para desplazar de manera activa la línea 472c de dirección a un bajo nivel de voltaje. El transistor 470b de dirección trece y el transistor 440n de evaluación de dirección se encausan para desplazar de forma activa la línea 472e de dirección a un bajo nivel de voltaje. El registro 402 de cambio cambia una señal de salida individual de alto nivel de voltaje desde una línea 410a-410m de señal de salida de registro de cambio a la siguiente línea 410a-410m de señal de salida de registro de cambio. El registro 402 de cambio recibe un impulso de control en la señal de control CSYNC en la línea 430 de control y una serie de impulso de sincronización de las señales T1-T4 de sincronización para cambiar el impulso de control recibido en el registro 402 de cambio. En respuesta, el registro 402 de cambio proporciona una señal SOI ó S013 de salida de registro de cambio de alto nivel de voltaje, individual. Todas las señales S01-S013 de salida de registro de cambio diferentes se proporcionan a bajos niveles de voltaje. El registro 402 de cambio recibe otra serie de impulsos de sincronización de las señales T1-T4 de sincronización y cambia la señal individual de salida de alto nivel de voltaje desde una señal S01-S013 de salida de registro de cambio a la siguiente señal S01-S013 de salida al registro de cambio, con todas las otras señales S01-S013 de salida de registro de cambio proporcionadas a bajos niveles de voltaje. El registro 402 de cambio recibe una serie de repeticiones de impulsos de sincronización y en respuesta a cada serie de impulsos de sincronización, el registro 402 de cambio cambia la señal individual de salida de alto nivel de montaje para proporcionar una serie de hasta trece señales S01-S013 de salida de registro de cambio de alto nivel de voltaje. Cada una de las señales S01-S013 de salida de registro de cambio de alto nivel de voltaje enciende dos pares 446, 448, ... 470 de transistores de dirección para proporcionar señales ~A1, ~A2, ... ~A7 de dirección a la celda 120 de activación. Las señales ~A1, ~A2 , ... ~A7 de dirección se proporcionan en trece intervalos de tiempo de dirección que corresponden a las trece señales S01-S013 de salida de registro de cambio. En otra modalidad, el registro 402 de cambio puede incluir cualquier número adecuado de señales de salida de registro de cambio, tal como catorce, para proporcionar las señales ~A1, ~A2, ... ~A7 de dirección en cualquier número adecuado de intervalos de tiempo de dirección, tal como catorce intervalos de dirección. El registro 402 de cambio recibe señales de dirección del circuito 404 de dirección a través de las líneas 408 de señal de dirección. Las señales de dirección establecen la dirección del cambio en el registro 402 de cambio. El registro 402 de cambio se puede ajustar para cambiar la señal de salida de alto nivel de voltaje en una dirección directa, desde la señal SOI de salida de registro de cambio a la señal S013 de salida de registro de cambio, o en una dirección inversa, desde las señales S013 de salida de registro de cambio a la señal SOI de salida de registro de cambio. En la dirección directa, el registro 402 de cambio recibe el impulso de control en la señal de control CSYNC se proporciona una señal SOI de salida de registro de cambio de alto nivel. Todas las otras señales S02, S02 y S04-S013 de salida de registro de cambio se proporcionan a bajos niveles de voltaje. El registro 402 de cambio recibe la siguiente serie de impulso de sincronización y proporciona una señal S02 de salida de registro de cambio de alto nivel de voltaje, con las otras señales SOI y S03-S013 de salida de registro de cambio proporcionadas a bajos niveles de voltaje. El registro 402 de cambio recibe la siguiente serie de impulso de sincronización y proporciona una señal S03 de salida de registro de cambio de alto nivel de voltaje, con las otras señales SOI, S02 y S04-S013 de salida de registro de cambio proporcionadas a bajos niveles de voltaje. El registro 402 de cambio continua cambiando la señal de salida de alto nivel en respuesta a cada serie de impulsos de sincronización hasta e incluyendo el proporcionar una señal S013 de salida de registro de cambio de alto nivel de voltaje, con las otras señales S01-S012 de salida de registro de cambio proporcionadas a bajos niveles de voltaje. Después de proporcionar la señal S013 de salida de registro de cambio de alto nivel de voltaje, el registro 402 de cambio recibe la siguiente serie de impulso de sincronización y proporciona señales de bajo nivel de voltaje para todas las señales S01-S013 de salida de registro de cambio. Otro impulso de control en la señal de control CSYNC se proporciona para iniciar o comenzar el cambio del registro 402 de cambio en la serie de dirección directa de las señales de salida de alto nivel de voltaje desde la señal SOI de salida de registro de cambio a la señal S013 de salida de registro de cambio. En la dirección inversa, el registro 402 de cambio recibe un impulso de control en la señal de control CSYNC y proporciona una señal S013 de señal de registro de cambio de alto nivel. Todas las otras señales S01-S012 de salida de registro de cambio se proporcionan a bajos niveles de voltaje. El registro 402 de cambio recibe la siguiente serie de impulsos de sincronización y proporciona una señal S012 de salida de registro de cambio, de alto nivel de voltaje, con las otras señales S01-S011 y S013 de salida de registro de cambio, proporcionadas a bajos niveles de voltaje. El registro 402 de cambio recibe la siguiente serie de impulsos de sincronización y proporciona una señal SOll de salida de registro de cambio de alto nivel de voltaje, con las otras señales SO1-SO10, S012 y S013 de salida de registro de cambio, proporcionadas a bajos niveles de voltaje. El registro 402 de cambio continua cambiando la señal de salida de alto nivel de voltaje en respuesta a cada serie de impulso de sincronización, hasta e incluyendo proporcionar una señal SOI de salida de registro de cambio de alto nivel de voltaje, con todas las otras señales S02-S013 de salida de registro de cambio proporcionadas a bajos niveles de voltaje. Después de proporcionar la señal SOI de salida de registro de cambio de alto nivel de voltaje, el registro 402 de cambio recibe la siguiente serie de impulsos de sincronización y proporciona señales de bajo nivel de voltaje para todas las señales S01-S013 de salida de registro de cambio. Otro impulso de control en la señal de control CSYNC se proporciona para iniciar o comenzar el cambio del registro 402 de cambio en la serie de dirección inversa de las señales de salida de alto voltaje desde la señal S013 de salida de registro de cambio a la señal SOI de salida de registro de cambio. El circuito 404 de dirección proporciona dos señales de dirección a través de las líneas 408 de señal de dirección. Las señales de dirección establecen la dirección de cambio directa/inversa en el registro 402 de cambio. También, las señales de dirección se pueden usar para despejar la señal de salida de alto nivel de voltaje del registro 402 de cambio. El circuito 404 de dirección recibe una serie de repetición de impulsos de sincronización de las señales T3-T6 de sincronización. Además, el circuito 404 de dirección recibe impulsos de control en la señal de control CSYNC en la línea 430 de control. El circuito 404 de dirección proporciona señales de dirección directa en respuesta a recibir un impulso de control coincidente con el impulso de sincronización de la señal de T4 de sincronización. Las señales de dirección directa ajustan el registro 402 de cambio para el cambio en la dirección directa a partir de la señal SOI de salida de registro de cambio a la señal S013 de la salida de registro de cambio. El circuito 404 de dirección proporciona las señales de dirección inversa en respuesta a recibir un impulso de control coincidente con un impulso de sincronización de la señal T6 de sincronización. Las señales de dirección inversa ajustan el registro 402 de cambio para el cambio en la dirección inversa, desde la señal S013 de salida de registro de cambio a la señal SOI de salida del registro de cambio. El circuito 404 de dirección proporciona señales de dirección para depurar el registro 402 de cambio en respuesta al circuito 404 de dirección que recibe los impulsos de control coincidentes tanto por un impulso de sincronización de la señal T4 de sincronización y un impulso de sincronización de la señal T6 de sincronización . El arreglo lógico 406 recibe las señales S01-S013 de salida de registro de cambio en las líneas 410a-410m de salida de registro de cambio e impulsos de sincronización de las señales T3-T5 de sincronización en las líneas 434, 422 y 436 de señal de sincronización. En respuesta a una señal de salida de alto nivel de voltaje, individual, en las señales S01-S013 de salida de registro de cambio y los impulsos de sincronización para las señales T3-T5 de sincronización. El arreglo lógico 406 proporciona dos señales de dirección de bajo voltaje de las siete señales de dirección ~A1, ~A2, ... ~A7. El arreglo lógico 406 recibe un impulso de sincronización de la señal T3 de sincronización que enciende el transistor 442a de prevención de evaluación para desplazar la línea 474 de señal de evaluación a un bajo nivel de voltaje y apagar los transistores 440 de evaluación de dirección. También, el impulso de sincronización de la señal T3 de sincronización cambia las líneas 472a-472g de dirección a altos niveles de voltaje a través de los transistores 438 de pre-carga de línea de dirección. En una modalidad, el impulso de sincronización de la señal T3 de sincronización se reemplaza por el impulso de sincronización de la señal T4 de sincronización para cargar las líneas 472a-472g de dirección a altos niveles de voltaje a través de los transistores 438 de pre-carga de línea de dirección. El impulso de sincronización de la señal T4 de sincronización enciende el transistor 442b de prevención de evaluación para desplazar la línea 474 de señal de evaluación a un bajo nivel de voltaje y apagar los transistores 440 de evaluación de dirección. Las señales S01-S013 de salida de registro de cambio se establecen para validar las señales de salida durante el impulso de sincronización de la señal T4 de sincronización. Una señal de salida de alto nivel de voltaje, individual en las señales S01-S013 de salida de registro de cambio se proporciona a las puertas de un par 446, 448, ... 470 de transistores de dirección en el arreglo lógico 406. Un impulso de sincronización de la señal T5 de sincronización cambia la línea 474 de señal de evaluación a un alto nivel de voltaje para encender los transistores 440 de evaluación de dirección. Conforme se encienden los transistores 440 de evaluación de dirección, un par 446, 448, ... ó 470 de transistores de dirección en el arreglo lógico 406 que recibe la señal S01-S013 de salida de registro de cambio de alto nivel de voltaje se encausan para descargar las líneas 472 de dirección correspondientes. Las líneas 472 de dirección correspondientes se desplazan activamente hacia abajo a través de los pares 446, 448, ... 470 de transistores de dirección, conductores, y un transistor 440 de evaluación de dirección conductor. Las otras líneas 472 de dirección permanecen cargadas a un alto nivel de voltaje. El arreglo lógico 406 proporciona dos señales de dirección de bajo nivel de voltaje de entre las siete señales de dirección ~A1, ~A2, ... ~A7 en cada intervalo de tiempo de dirección. Si la señal SOI de salida de registro de cambio está a un alto nivel de voltaje, los transistores 446a y 446b de dirección uno, se encausan para desplazar las líneas 472a y 472b de dirección a bajos niveles de voltaje y proporcionar señales activas de dirección, bajas ~A1 y ~A2. Si la señal S02 de salida de registro de cambio está a un alto nivel de voltaje, los transistores 448a y 448b de dirección dos se encausan para desplazar las líneas 472a y 472c de dirección a bajos niveles de voltaje y proporcionar señales de dirección, bajas, activas ~A1 y ~A3. Si la señal S03 de salida de registro de cambio está a un alto nivel de voltaje, los transistores 450a y 450b de dirección 3 se encausan para desplazar las líneas 472a y 472d de dirección a bajos niveles de voltaje y proporcionar señales de dirección bajas, activas ~A1 y ~A4, y así sucesivamente para cada señal S04-S013 de salida de registro de cambio. Las señales de dirección ~A1, ~A2 , ... ~A7 para cada uno de los tres intervalos de tiempo de dirección, que correlacionan a las señales S01-S013 de salida de registro de cambio, se establecen en la siguiente tabla: En otra modalidad, el arreglo lógico 406 proporciona señales ~A1, ~A2 , ... ~A7 de dirección, activas, para cada uno de los tres intervalos de tiempo de dirección como se establece en la siguiente tabla: ~A2 y ~A4 6 ~A2 y ~A5 7 ~A2 y ~A6 8 ~A2 y ~A7 9 ~A3 y ~A5 10 ~A3 y ~A6 11 ~A3 y ~A7 12 ~A4 y ~A6 13 ~A4 y ~A7 También, en otras modalidades, el arreglo lógico 406 puede incluir transistores de dirección que proporcionan cualquier número adecuado de señales ~A1, ~A2, ... ~A7 de dirección de bajo nivel de voltaje para cada señal S01-S013 de salida de alto nivel de voltaje y en cualquier secuencia adecuada de señales ~A1, ~A2 , ... ~A7 de dirección de bajo nivel de voltaje. Esto se puede hacer por ejemplo al colocar de manera apropiada cada par 446, 448, ... 470 de transistores para descargar cualquiera de las dos líneas 672a-g de dirección, deseadas. Además, en otras modalidades, el arreglo lógico 406 puede incluir cualquier número adecuado de línea de dirección para proporcionar cualquier número adecuado de señales de dirección en cualquier número adecuado de intervalos de tiempo de dirección. En la operación, se proporciona una serie repetitiva de seis impulsos de sincronización a partir de las señales T1-T6 de sincronización. Cada una de las señales T1-T6 de sincronización proporciona un impulso de sincronización en cada serie de seis impulsos de sincronización. El impulso de sincronización de la señal TI de sincronización se sigue por el impulso de sincronización de la señal T2 de sincronización, seguido por el impulso de sincronización de la señal T3 de sincronización seguido por el impulso de sincronización de la señal T4 de sincronización, seguido por el impulso de sincronización de la señal T5 de sincronización, que se sigue por el impulso de sincronización de la señal T6 de sincronización. La serie de seis impulsos de sincronización se repite en la serie de repetición de seis impulsos de sincronización. En una serie de seis impulsos de sincronización, el circuito 404 de dirección recibe un impulso de sincronización de la señal T3 de sincronización en la cuarta señal PRE4 de pre-carga. El impulso de sincronización en la cuarta señal PRE4 de pre-carga carga una primera de las líneas 408 de dirección a un alto nivel de voltaje. El circuito 404 de dirección recibe un impulso de sincronización de nivel de voltaje reducido de la señal T4 de sincronización en la cuarta señal EVAL4 de valuación. Si el circuito 404 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con (al mismo tiempo como) la cuarta señal de evaluación EVAL4, el circuito 404 de dirección descarga la primera línea 408 de dirección. Si la dirección 404 recibe una señal CSYNC de control de bajo nivel de voltaje coincidente con el impulso de sincronización en la cuarta señal de evaluación EVAL4, la primera línea 408 de dirección permanece cargada aun alto nivel de voltaje. Entonces, el circuito 404 de dirección recibe un impulso de sincronización de la señal T5 de sincronización en la tercera señal PRE3 de pre-carga, el impulso de sincronización en la tercera señal PRE3 de pre-carga, carga una segunda de las líneas 408 de dirección. El circuito 404 de dirección recibe un impulso de sincronización de nivel de voltaje reducido de la señal T6 de sincronización en la tercera señal EVAL3 de evaluación. Si el circuito 404 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la tercera señal EVAL3 de evaluación, el circuito 404 de dirección descarga la segunda línea 408 de dirección a un bajo nivel de voltaje. Si el circuito 404 de dirección recibe una señal CSYNC de control de bajo nivel de voltaje coincidente con el impulso de sincronización en la tercera señal EVAL3 de evaluación, la segunda línea 408 de dirección permanece cargada a un alto nivel de voltaje. Si la primera línea 408 de dirección se descarga a un bajo nivel de voltaje y la segunda línea 408 de dirección permanece a un alto nivel de voltaje, los niveles de señal en la primer y segunda líneas 408 de dirección configuran el registro 402 de cambio para el cambio en la dirección directa. Si la primera línea 408 de dirección permanece a un alto nivel de voltaje y la segunda línea 408 de dirección se descarga a un bajo nivel de voltaje, los niveles de señal en las líneas 408 de dirección configuran el registro 402 de cambio para el cambio en la dirección inversa. Si tanto la primera como la segunda líneas 408 de dirección se descargan a bajos niveles de voltaje, el registro 402 de cambio se le impide que proporcione una señal S01-S013 de salida de registro de cambio de alto nivel de voltaje. Las señales de dirección en las líneas 408 de dirección se ajustan durante cada serie de seis impulsos de sincronización. Para empezar, la dirección se ajusta en una serie de seis impulsos de sincronización y el registro 402 de cambio se inicia en la siguiente serie de seis impulsos de sincronización. Para iniciar el registro 402 de cambio, el registro 402 de cambio recibe un impulso de sincronización de la señal TI de sincronización en la primera señal PRE1 de pre-carga. El impulso de sincronización y la primera señal PRE1 de pre-carga, pre-carga un nodo interno en cada una de las trece celdas de registro de cambio, indicadas en 403a-403m. El registro 402 de cambio recibe un impulso de sincronización de nivel de voltaje reducido de la señal T2 de sincronización en la primera señal EVAL1 de evaluación. Si un impulso de control en la señal de control CSYNC se recibe por el registro 402 de cambio coincidente con el impulso de sincronización en la primera señal de evaluación EVAL1, el registro 402 de cambio descarga el nodo interno de una de las trece celdas de registro de cambio para proporcionar un bajo nivel de voltaje en el nodo interno descargado. Si la señal de control CSYNC permanece a un bajo nivel de voltaje coincidente con el impulso de sincronización en la primera señal de evaluación EVAL1, el nodo interno en cada una de las trece celdas de registro de cambio permanece a un alto nivel de voltaje.

El registro 402 de cambio recibe un impulso de sincronización de la señal T3 de sincronización en la segunda señal de pre-carga PRE2. El impulso de sincronización y la segunda señal de pre-carga PRE2 , pre- carga cada una de las trece líneas 410a-410m de salida de registro de cambio para proporcionar señales S01-S013 de salida de registro de cambio de alto nivel de voltaje. El registro 402 de cambio recibe un impulso de sincronización de nivel de voltaje reducido de la señal T4 de sincronización en una segunda señal EVAL2 de evaluación. Si el nodo interno en una celda 403 de registro de cambio está a un bajo nivel de voltaje, tal como después de recibir el impulso de control de la señal de control CSYNC coincidente con el impulso de sincronización en la primera señal de evaluación EVAL1, el registro 402 de cambio mantiene la señal S01-S013 de salida de registro de cambio al alto nivel de voltaje. Si el nodo interno en una celda 403 de registro de cambio está a un alto nivel de voltaje, tal como en las otras celdas 403 de registro de cambio, el registro 402 de cambo descarga la línea 410a-410m de salida de registro de cambio para proporcionar señales S01-S013 de salida de registro de cambio de bajo nivel de voltaje. El registro 402 de cambio se inicia en una serie de los seis impulsos de sincronización. Las señales S01-S013 de salida de registro de cambio llegan a ser válidas durante el impulso de sincronización de la señal T4 de sincronización en la segunda señal de evaluación EVAL2 y permanece válida hasta el impulso de sincronización de la señal T3 de sincronización en la siguiente serie de seis impulsos de sincronización. En cada serie subsiguiente de seis impulsos de sincronización, el registro 402 de cambio cambia la señal S01-S013 de salida de registro de cambio de alto nivel de voltaje desde una celda 403 de registro de cambio a la siguiente celda 403 de registro de cambio. El arreglo lógico 406 recibe las señales S01-S013 de salida de registro de cambio. En una modalidad, el arreglo lógico 406 recibe el impulso de sincronización de la señal T3 de sincronización para precargar las líneas 472 de dirección y apagar los transistores 440 de evaluación de dirección. En una modalidad, el arreglo lógico 406 recibe el impulso de sincronización de la señal T3 de sincronización para apagar los transistores 440 de evaluación de dirección y un impulso de sincronización de la señal T4 de sincronización para pre-cargar las líneas 472 de dirección. El arreglo lógico 4706 recibe el impulso de sincronización de la señal T4 de sincronización para apagar los transistores 440 de evaluación de dirección, conforme las señales S01-S013 de salida de registro de cambio se establecen a señales S01-S013 de salida de registro de cambio, válidas. Si se inicia el registro 402 de cambio,- una señal S01-S013 de salida de registro de cambio permanece a un alto nivel de voltaje después del impulso de sincronización de la señal T4 de sincronización. El arreglo lógico 406 recibe el impulso de sincronización de la señal T5 de sincronización para cargar la línea 474 de señal de evaluación y encender el transistor 440 de evaluación de dirección. El par 446, 448, ... 470 de transistores de dirección que recibe la señal S01-S013 de salida de registro de cambio de alto nivel de voltaje se encienden para desplazar dos de las siete líneas 472a-472g de dirección a bajos niveles de voltaje. Las dos señales de dirección de bajo nivel de voltaje en las señales ~A1, ~A2, .... ~A7 de dirección se usan para habilitar las celdas 120 de activación y los sub-grupos de celdas de activación para la activación. Las señales ~A1, ~A2 , ... ~A7 de dirección llegan a ser válidas durante el impulso de sincronización de la señal T5 de sincronización y permanecen válidas hasta el impulso de sincronización de la señal T3 de sincronización en la siguiente serie de seis impulsos de sincronización. Si no se inicia el registro 402 de cambio, todas las líneas 410 de salida de registro de cambio se descargan para proporcionar señales S01-S013 de salida de registro de cambio de bajo nivel de voltaje. Las señales S01-S013 de salida de registro de cambio de bajo nivel de voltaje apagan los pares 446, 448, .... 470 de transistores de dirección y las líneas 472 de dirección permanecen cargadas para proporcionar señales ~A1, ~A2 , ... ~A7 de dirección de alto nivel de voltaje. Las señales ~A1, ~A2 , ... ~A7 de dirección de alto nivel de voltaje impiden que la celda 120 de activación y los sub-grupos de celdas de activación se habiliten para la activación. En tanto que la Figura 9 describe una modalidad de un circuito de dirección, se pueden utilizar otras modalidades que emplean diferentes elementos lógicos y componentes lógicos. Por ejemplo, se puede utilizar un controlador que recibe las señales de entrada descritas anteriormente, por ejemplo, la señal T1-T6 y que proporciona las señales ~A1 , ~A2 , ... ~A7 de dirección. La Figura 10A es un diagrama que ilustra una celda 403a de registro de cambio en el registro 402 de cambio. El registro 402 de cambio incluye trece celdas 403a-403m de registro de cambio que proporcionan las trece señales SOl-S013 de salida de registro de cambio. Cada celda 403a-403m de registro de cambio proporciona una de las señales SOl-S013 de salida de registro de cambio y cada celda 403a-403m de registro de cambio es similar a la celda 403a de registro de cambio. Las trece celdas 403 de registro de cambio se acoplan eléctricamente en serie para proporcionar el cambio en las direcciones directa e inversa. En otras modalidades, el registro 402 de cambio puede incluir cualquier número adecuado de celdas 403 de registro de cambio para proporcionar cualquier número adecuado de señales de salida de registro de cambio. La celda 403a de registro de cambio incluye una primera etapa que es una etapa de entrada, indicada con líneas punteadas en 500, y una segunda etapa que es una etapa de salida, indicada con líneas punteadas en 502. La primera etapa 500 incluye un primer transistor 504 de pre- carga, un primer transistor 506 de evaluación, un transistor 508 de entrada directa, un transistor 510 de entrada inversa, un transistor 512 de dirección directa y un transistor 514 de dirección inversa. La segunda etapa 502 incluye un segundo transistor 516 de pre-carga, un segundo transistor 518 de evaluación y un transistor 520 de nodo interno. En la primera etapa 500, la puerta y un lado de la ruta de pérdida-fuente del primer transistor 504 de pre-carga se acoplan eléctricamente a la línea 432 de señal de sincronización. La línea 432 de señal de sincronización proporciona la señal TI de sincronización al registro 402 de cambio como la primera señal PRE1 de pre-carga. El otro lado de la ruta de pérdida-fuente del primer transistor 504 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del primer transistor 506 de evaluación y la puerta del transistor 520 de nodo interno a través del nodo interno 522. El nodo interno 522 proporciona la señal SN1 de nodo .interno de registro de cambio entre las etapas 500 y 502 a la puerta del transistor 520 de nodo interno. La puerta del primer transistor 506 de evaluación se acopla eléctricamente a la primera línea 420 de señal de evaluación. La primera línea 420 de señal de evaluación proporciona la señal de sincronización de nivel T2 de voltaje reducido al registro 402 de cambio como la primera señal de evaluación EVAL1. El otro lado de la ruta de pérdida-fuente del primer transistor 506 de evaluación se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 508 de entrada directa y un lado de la ruta de pérdida-fuente del transistor 510 de entrada inversa a través de la ruta interna 524. El otro lado de la ruta de pérdida-fuente del transistor 508 de entrada directa se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 512 de dirección directa en 526, y el otro lado de la ruta de pérdida-fuente del transistor 510 de entrada inversa se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 514 de dirección inversa en 528. Las rutas de pérdida-fuente del transistor 512 de dirección directa y el transistor 514 de dirección inversa se acoplan eléctricamente a una referencia, tal como tierra, en 530. La puerta del transistor 512 de dirección directa se acopla eléctricamente a la línea 408a de dirección que recibe la señal de dirección directa DIRF del circuito 404 de dirección. La puerta del transistor 514 de dirección inversa se acopla eléctricamente a la línea 408b de dirección que recibe la señal de dirección inversa DIRR del circuito 404 de dirección. En la segunda etapa 502, la puerta y un lado de la ruta de pérdida-fuente del segundo transistor 516 de pre-carga se acoplan eléctricamente a la línea 434 de señal de sincronización. La línea 434 de señal de sincronización proporciona la señal T3 de sincronización al registro 402 de cambio como la segunda señal de pre-carga PRE2. El otro lado de la ruta de pérdida-fuente del segundo transistor 516 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del segundo transistor 518 de evaluación y a la línea 410a de salida de registro de cambio. El otro lado de la ruta de pérdida-fuente del segundo transistor 518 de evaluación se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 520 de nodo interno en 532. La puerta del segundo transistor 518 de evaluación se acopla eléctricamente a la segundo línea 424 de señal de evaluación para proporcionar la señal de sincronización del nivel T4 de voltaje reducido al registro 402 de cambio como la segunda señal de evaluación EVAL2. La puerta del transistor 520 del nodo interno se acopla eléctricamente al nodo interno 522 y el otro lado de la ruta de pérdida-fuente del transistor 520 de nodo interno se acopla' eléctricamente a una referencia, tal como tierra, 534. La puerta del transistor 520 de nodo interno incluye una capacitancia en 536 para almacenar la señal SN1 de nodo interno de celda de registro de cambio. La línea 410a de señal de salida de registro de cambio incluye una capacitancia en 538 para almacenar la señal SOI de salida de registro de cambio. Cada celda 403a-403m de registro de cambio en la serie de trece celdas 403 de registro de cambio es similar a la celda 403a de registro de cambio. La puerta del transistor 508 de dirección directa en cada celda 403a-403m de registro de cambio se acopla eléctricamente a la línea 430 de control o una de las líneas 410a-410l de salida de registro de cambio para cambiarse en la dirección directa. La puerta del transistor 510 de dirección inversa en cada celda 403a-403m de registro de cambio se acopla eléctricamente a la línea 430 de control o una de las líneas 410b-410m de salida de registro de cambio para cambiar en la dirección inversa. Las líneas 410 de señal de salida de registro de cambio se acoplan eléctricamente a un transistor 508 directo y un transistor 510 inverso, excepto para las líneas 410a y 410m de señal de salida de registro de cambio. La línea 410a de señal de salida de registro de cambio se acopla eléctricamente a un transistor 508 de dirección directa en la celda 403b de registro de cambio, pero no en un transistor 510 de dirección inversa. La línea 410m de señal de salida de registro de cambio se acopla eléctricamente a un transistor 510 de dirección inversa en la celda 4031 de registro de cambio, pero no un transistor 508 de dirección directa. La celda 403a de registro de cambios es el primer registro 403 de cambio en la serie de trece registro 403 de cambio conforme el registro 402 de cambio cambia en la dirección directa. La puerta del transistor 508 de entrada directa en la celda 403a de registro de cambio se acopla eléctricamente a la línea 430 de señal de control para recibir la señal de control CSYNC. La segunda celda 403b de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410a de salida de registro de cambio para recibir la señal SOI de salida de registro de cambio. La tercera celda 403c de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea ' 410b de salida de registro de cambio para recibir la señal S02 de salida de registro de cambio. La cuarta celda 403d de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410c de salida de registro de cambio para recibir la señal S03 de salida de registro de cambio. La quinta celda 403e de registro de cambio incluye la puerta del transistor de entrada directa acoplado directamente a la línea 410d de salida de registro de cambio para recibir la señal S04 de salida de registro de cambio. La sexta celda 403f de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410e de salida de registro de cambio para recibir la señal S05 de salida de registro de cambio. La séptima celda 403g de salida de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410f de salida de registro de cambio para recibir la señal S06 de salida de registro de cambio. La octava celda 403h de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410g de salida de registro de cambio para recibir la señal S07 de salida de registro de cambio. La novena celda 403i de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410h de registro de cambio para recibir la señal S08 de salida de registro de cambio. La décima celda 403j de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410i de salida de registro de cambio para recibir la señal S09 de salida de registro de cambio. La onceava celda 403k de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410j de salida de registro para recibir la señal SOlO de salida de registro de cambio. La doceava celda 4031 de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 410k de salida de registro de cambio para recibir la señal SOI de salida de registro de cambio. La treceava celda 403m de registro de cambio incluye la puerta del transistor de entrada directa acoplado eléctricamente a la línea 4101 de salida de registro de cambio para recibir la señal S012 de salida de registro de cambio. La celda 403a de registro de cambio es la última celda 403 de registro de cambio en la serie de trece celdas 403 de registro de cambio conforme el registro 402 de cambio se cambia en la dirección inversa. La puerta del transistor 510 de entrada inversa en la celda 403a de registro de cambio se acopla eléctricamente a la línea 410b de salida de registro de cambio precedente para recibir la señal S02 de salida de registro de cambio. La celda 403b de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410c de salida de registro de cambio para recibir la señal S03 de salida de registro de cambio. La celda 403c de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410d de salida de registro de cambio para recibir la señal S04 de salida de registro de cambio. La celda 403d de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410c de salida de registro de cambio para recibir la señal S05 de salida de registro de cambio. La celda 403e de registro de cambio incluye la puerta del transistor de entrada inversa eléctricamente acoplado a la línea 410f de salida de registro de cambio para recibir la señal S06 de salida de registro de cambio. La celda 403f de registro de cambio incluye la puerta del transistor de entrada inversa eléctricamente acoplado a la línea 410g de salida de registro de cambio para recibir la señal S07 de salida de registro de cambio. La celda 403g de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410h de salida de registro de cambio para recibir la señal S08 de salida de registro de cambio. La celda 403h de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410i de salida de registro de cambio para recibir la señal S09 de salida de registro de cambio. La celda 403i de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 410j de salida de registro de cambio para recibir la señal SOlO de salida de registro de cambio. La celda 403j de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la entrada 410k de salida de registro de cambio para recibir la señal S011 de salida de registro de cambio. La celda 403k de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 4101 de salida de registro de cambio para recibir la señal S012 de salida de registro de cambio. La celda 4031 de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 41Om de salida de registro para recibir la señal S013 de salida de registro de cambio. La celda 403m de registro de cambio incluye la puerta del transistor de entrada inversa acoplado eléctricamente a la línea 430 de señal de control para recibir la señal de control CSYNC. Las líneas 410a-410m de salida de registro de cambio también se acoplan eléctricamente al arreglo lógico 406. El registro 402 de cambio recibe un impulso de control en la señal de control CSYNC y proporciona una señal de salida individual de alto nivel de voltaje. Como se describe anteriormente y como se describe en detalle más adelante, la dirección de cambio del registro 402 de cambio se ajusta en respuesta a las señales de dirección de DIRF y DIRR, que se generan usando impulsos de sincronización en las señales T3-T6 de sincronización en base a la señal de control CSYNC en la línea 430 de señal de control. Si el registro 402 de cambio se cambia en la dirección directa, el registro 402 de cambio ajusta la línea 410a de salida de registro de cambio y la señal SOI de salida de registro de cambio a un alto nivel de voltaje en respuesta al impulso de control y los impulsos de sincronización en las señales Tl-T4 de sincronización. Si el registro 402 de cambio se cambia en la dirección inversa, el registro 402 de cambio ajusta la línea 410m de salida de registro de cambio y la señal S013 de salida de registro de cambio a un alto nivel de voltaje en respuesta al impulso de control y los impulsos de sincronización en la señal T1-T4 de sincronización. La señal SOI o S013 de salida de alto nivel de voltaje se cambian a través del registro 402 de cambio desde una celda 403 de registro de cambio a la siguiente celda 403 de registro de cambio en respuesta a los impulsos de sincronización en las señales T1-T4 de sincronización. El registro 402 de cambio cambia en el impulso de control y cambia la señal de salida de alto nivel individual desde una celda 403 de registro de cambio a la siguiente celda 403 de registro de cambio usando dos operaciones de pre-carga y dos operaciones de evaluación. La primera etapa 500 de cada celda 403 de registro de cambio recibe la señal de dirección directa DIRF y la señal de dirección inversa DIRR. También, la primera etapa 500 de cada registro 403 de cambio recibe una señal de entrada SIF de entrada de registro de cambio directo y una señal SIR de entrada de registro de cambio inverso. Todas las celdas 403 de registro de cambio en el registro 402 de cambio se ajustan para cambiar en la misma dirección y al mismo tiempo conforme se reciben los impulsos de sincronización en las señales T1-T4 de sincronización. La primera etapa 500 de cada celda 403 de registro de cambio cambia en ya sea la señal SIF de entrada directa de registro de cambio o la señal SIR de entrada inversa de registro de cambio. El alto o bajo nivel de voltaje de la señal de entrada SIF o SIR de registro de cambio, seleccionada, se proporciona como la señal S01-S013 de salida de registro de cambio. La primera etapa 500 de cada celda 403 de registro de cambio pre-carga el nodo 522 interno durante un impulso de sincronización de la señal TI de sincronización y evalúa la señal de entrada SIF o SIR de registro de cambio seleccionada durante un impulso de sincronización de la señal T2 de sincronización. La segunda etapa 502 en cada celda 403 de registro de cambio pre-carga las líneas 410a-410m de salida de registro de cambio durante un impulso de sincronización de la señal T3 de sincronización y evalúa la señal de nodo interno SN (por ejemplo, SN1) durante un impulso de sincronización de la señal T4 de sincronización.

Las señales de dirección DIRF y DIRR ajustan la dirección directa/inversa del cambio en la celda 403a de registro de cambio y todas las otras celdas 403 de registro de cambio en el registro 402 de cambio. El registro 402 de cambio cambia la dirección directa si la señal de dirección directa DIRF está a un alto nivel de voltaje y la señal de dirección inversa DIRR está en un bajo nivel de voltaje. El registro 402 de cambio cambia la dirección inversa si la señal de dirección inversa DIRR está a un alto nivel de voltaje y la señal de dirección directa DIRF está a un bajo nivel de voltaje. Si ambas señales de dirección DIRF y DIRR están a bajos niveles de voltaje, el registro 402 de cambio no cambia en ninguna dirección y todas las señales S01-S013 de salida de registro de cambio se depuran a bajos niveles de voltaje inactivos. En operación de cambio de la celda 403a de registro de cambio en la dirección directa, la señal de dirección directa DIRF se ajusta a un alto nivel de voltaje y la señal de dirección inversa DIRR se ajusta a un bajo nivel de voltaje. La señal de dirección directa DIRF de alto nivel de voltaje enciende el transistor 512 de dirección directa y la señal de dirección inversa DIRR de bajo nivel de voltaje apaga el transistor 514 de dirección inversa. Se proporciona un impulso de sincronización de la señal TI de sincronización al registro 402 de cambio en la primera señal de pre-carga PREl para cargar el nodo interno 522 a un alto nivel de voltaje a través del primer transistor 504 de pre-carga. Entonces, se proporciona un impulso de sincronización de la señal T2 de sincronización a la red 412 de división de resistencias y se proporciona un impulso de sincronización de nivel T2 de voltaje reducido al registro 402 de cambio en la primera señal de evaluación EVAL1. El impulso de sincronización en la primera señal de evaluación EVAL1 enciende el primer transistor 506 de evaluación. Si la señal de entrada directa SIF de registro de cambio está a un alto nivel de voltaje, se enciende el transistor 508 de entrada directa y con el transistor 512 de dirección directa encendido ya, el nodo interno 522 se descarga para proporcionar una señal SN1 de nodo interno de bajo nivel de voltaje. El nodo interno 522 se descarga a través del primer transistor 506 de evaluación, el transistor 508 de entrada directa y el transistor 512 de dirección directa. Si la señal de entrada directa SIF de registro de cambio está a un bajo nivel de voltaje, el transistor 508 de entrada directa se apaga y el nodo interno 522 permanece cargado para proporcionar una señal SN1 de nodo interno de alto nivel de voltaje. La señal de entrada inversa SIR de registro de, cambio controla el transistor 510 de entrada inversa. Sin embargo, el transistor 514 de dirección inversa se apaga tal que el nodo interno 522 no se puede descargar a través del transistor 510 de entrada inversa. La señal SN1 de nodo interno en el nodo interno 522 controla el transistor 520 de nodo interno. Una señal SN1 de nodo interno de bajo nivel de voltaje apaga el transistor 520 de nodo interno y una señal SN1 de nodo interno de alto nivel de voltaje enciende el transistor 520 de nodo interno. Un impulso de sincronización de la señal T3 de sincronización se proporciona al registro 402 de cambio como la segunda señal de pre-carga PRE2. El impulso de sincronización en la segunda señal de pre-carga PRE2 carga la línea 410a de salida del registro de cambio a un alto nivel de voltaje a través del segundo transistor 516 de pre-carga. Entonces, se proporciona un impulso de sincronización de la señal T4 de sincronización a una red 414 de división de resistencias y se proporciona un impulso de sincronización de nivel T4 de voltaje reducido al registro 402 de cambio como la segunda señal de evaluación EVAL2. El impulso de sincronización en la segunda señal de evaluación EVAL2 enciende el transistor 518 de evaluación. Si el transistor 520 de nodo interno está apagado, la línea 410a de salida de registro de cambio permanece cargada a un alto nivel de voltaje. Si el transistor 520 de nodo interno está encendido, la línea 410a de salida de registro de cambio se descarga a un bajo nivel de voltaje. La señal SOI de salida de registro de cambio es lo inverso alto/bajo de la señal SN1 de nodo interno, que fue lo inverso alto/bajo de la señal de entrada directa SIF de registro de cambio. El nivel de la señal de entrada directa SIF de registro de cambio se cambió a la señal SOI de salida de registro de cambio. En la celda 403a de registro de cambio, la señal de entrada directa SIF de registro de cambio es la señal de control CSYNC en la línea 430 de control. Para descargar el nodo interno 522 a un bajo nivel de voltaje, se proporciona un impulso de control en la señal de control CSYNC al mismo tiempo como un impulso de sincronización en la primera señal de evaluación EVAL1. El impulso de control en la señal de control CSYNC que es coincidente con el impulso de sincronización de la señal T2 de sincronización inicia el registro 402 de cambio para el cambio en la dirección directa. En la operación de cambio de la celda 403a de registro de cambio en la dirección inversa, la señal de dirección directa DIRF se ajusta a un bajo nivel de voltaje y la señal de dirección inversa DIRR se ajusta a un alto nivel de voltaje. La señal en dirección directa DIRF de bajo nivel de voltaje apaga el transistor 512 de dirección directa y la señal de dirección inversa DIRR de alto nivel de voltaje enciende el transistor 514 de dirección inversa. Se proporciona un impulso de sincronización de la señal TI de sincronización en una primera señal de pre-carga PREl para cargar el nodo interno 522 a un alto nivel de voltaje a través del primer transistor 504 de pre-carga. Entonces, se proporciona un impulso de sincronización de la señal T2 de sincronización a la red 412 de división de resistencias y se proporciona un impulso de sincronización de nivel T2 de voltaje reducido en la primera señal de evaluación EVAL1. El impulso de sincronización en la primera señal de evaluación EVAL1 enciende el primer transistor 506 de evaluación. Si la señal de entrada inversa SIR de registro de cambio está a un alto nivel de voltaje, se enciende el transistor 510 de entrada inversa, y con el transistor 514 de dirección inversa encendido ya, el nodo interno 522 se descarga para proporcionar una señal SN1 de nodo interno - de bajo nivel de voltaje. El nodo interno 522 se descarga a través del primer transistor 506 de evaluación, transistor 510 de entrada inversa y transistor 514 de dirección inversa. Si la señal SIR de entrada inversa de registro de cambio está a un bajo nivel de voltaje, el transistor 510 de entrada inversa se apaga y el nodo interno 522 permanece cargado para proporcionar una señal en SN1 de nodo interno de alta nivel de voltaje. La señal SIF de entrada directa de registro de cambio controla el transistor 508 de entrada directa. Sin embargo, el transistor 512 de dirección directa se apaga tal que el nodo interno 522 no se puede descargar a través del transistor 508 de entrada directa. Un impulso de sincronización de la señal T3 de sincronización se proporciona en la segunda señal de pre-carga PRE2. El impulso de sincronización en la segunda señal de pre-carga PRE2 carga la línea 410a de salida de registro de cambio a un alto nivel de voltaje a través de la segunda resistencia de pre-carga 516. Entonces, se proporciona un impulso de sincronización de la señal T4 de sincronización a la red 414 de división de resistencias y se proporciona un impulso de sincronización de nivel T4 de voltaje reducido en la segunda señal de evaluación EVAL2. El impulso de sincronización en la segunda señal de evaluación EVAL2 enciende el segundo transistor 518 de evaluación. Si se apaga el transistor 520 de nodo interno, la línea 410a de salida de registro de cambio permanece cargada a un alto nivel de voltaje. Si está encendido el transistor 520 de nodo interno, la línea 410a de salida de registro de cambio se descarga a un bajo nivel de voltaje. La señal SOI de salida de registro de cambio es la inversa alta/baja de la señal SN1 de nodo interno, que fue la inversa alta/baja de la señal SIR de entrada inversa de registro de cambio. El nivel de la señal SIR de entrada inversa de registro de cambio se cambió a la señal SOI de salida de registro de cambio. En la celda 403a de registro de cambio, la señal SIR de entrada inversa de registro de cambio es la señal S02 de salida de registro de cambio en la línea 410b de salida de registro de cambio. En la celda 403m de registro de cambio, la señal SIR de entrada inversa de registro de cambio es la señal de control CSYNC en la línea 430 de control . Para descargar el nodo interno 522 en la celda 403m de registro de cambio a un bajo nivel de voltaje, se proporciona un impulso de control en la señal de control CSYNC al mismo tiempo como un impulso de sincronización en la primera señal de evaluación EVAL1. El impulso de control en la señal de control CSYNC que es coincidente con el impulso de sincronización de la señal T2 de sincronización inicia el registro 402 de cambio para el cambio en la dirección inversa desde la celda 403m de registro de cambio hacia la celda 403a de registro de cambio. En la operación de depuración de la celda 403a de registro de cambio y de todas las celdas 403 de registro de cambio en el registro 402 de cambio, las señales de dirección DIRF y DIRR se ajustan a bajos niveles de voltaje. Una señal de dirección directa DIRF de bajo voltaje apaga el transistor 512 de dirección directa y una señal de dirección inversa DIRR de bajo nivel de voltaje apaga el transistor 514 de dirección inversa. Se proporciona un impulso de sincronización de la señal TI de sincronización en la primera señal de pre-carga PREl para cargar el nodo interno 522 y para proporcionar una señal SN1 de nodo interno de alto nivel de voltaje. Se proporciona un impulso de sincronización de la señal T2 de sincronización como un impulso de sincronización de nivel T2 de voltaje reducido en la primera señal de evaluación EVAL1 para encender el primer transistor 506 de evaluación. Tanto el transistor 512 de dirección directa como el transistor 514 de dirección inversa se apagan tal que el nodo interno 522 no se descarga a través de ya sea el transistor 508 de entrada directa o transistor 510 de entrada inversa. La señal SN1 de nodo interno de alto nivel de voltaje enciende el transistor 520 de nodo interno. Se proporciona un impulso de sincronización de la señal T3 de sincronización en una segunda señal de pre-carga PRE2 para cargar la línea 410a de señal de salida de registro de cambio y todas las líneas 410 de señal de salida de registro de cambio. Entonces, se proporciona un impulso de sincronización de la señal T4 de sincronización como un impulso de sincronización de nivel T4 de voltaje reducido en la segunda señal de evaluación EVAL2 para encender el segundo transistor 518 de evaluación. La línea 410a de salida de registro de cambio se descarga a través del segundo transistor 518 de evaluación y el transistor 520 de nodo interno para proporcionar una señal SOI de salida de registro de cambio de bajo nivel de voltaje. También todas las otras líneas 410 de -salida de registro de cambio se descargan para proporcionar señales S02-S013 inactivas de salida de registro de cambio de bajo nivel de voltaje. La Figura 10B es un diagrama que ilustra el circuito 404 de dirección. El circuito 404 de dirección incluye un circuito 550 de señal de dirección directa y un circuito 552 de señal de dirección inversa. El circuito 550 de señal de dirección directa incluye un tercer transistor de pre-carga 554, un transistor de evaluación 556 y un primer transistor de control 558. El circuito 552 de señal de dirección inversa incluye un cuarto transistor 560 de pre-carga, un cuarto transistor 562 de evaluación y un segundo transistor 564 de control. La puerta y un lado de la ruta de pérdida-fuente del tercer transistor 554 de pre-carga se acoplan eléctricamente a la línea 436 de señal de sincronización. La línea 436 de señal de sincronización proporciona la señal T5 de sincronización al circuito 404 de dirección como la tercera señal PRE3 de pre-carga. El otro lado de la ruta de pérdida-fuente del tercer transistor 554 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del tercer transistor 556 de evaluación a través de la línea 408a de señal de dirección. La línea 408a de señal de dirección proporciona la señal de dirección directa DIRF a la puerta del transistor de dirección directa en cada celda 403 de registro de cambio en el registro 402 de cambio, tal como la puerta del transistor 512 de dirección directa en la celda 403a de registro de cambio. La puerta del tercer transistor 556 de evaluación se acopla eléctricamente a la tercera línea 428 de señal de evaluación que proporciona la señal de sincronización de nivel T6 de voltaje reducido al circuito 404 de dirección. El otro lado de la ruta de pérdida-fuente del tercer transistor 556 de evaluación se acopla eléctricamente a la ruta de pérdida-fuente del transistor 558 de control en 566. La ruta de pérdida-fuente del transistor 558 de control también se acopla eléctricamente con una referencia, tal como tierra, en 568. La puerta del transistor 558 de control se acopla eléctricamente a la línea 430 de control para recibir la señal de control CSYNC. La puerta y un lado de la ruta de pérdida-fuente del cuarto transistor 560 de pre-carga se acoplan eléctricamente a la línea 434 de señal de sincronización. La línea 434 de señal de sincronización proporciona la señal T3 de sincronización al circuito 404 de dirección como la cuarta señal de pre-carga PRE4. El otro lado de la ruta de pérdida-fuente del cuarto transistor 560 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del cuarto transistor 562 de evaluación a través de la línea 408b de señal de dirección. La línea 408b de señal de dirección proporciona la señal de dirección inversa DIRR a la puerta del transistor de dirección inversa en cada celda 403 de registro de cambio en el registro 402 de cambio, tal como la puerta del transistor 514 de dirección inversa en la celda 403a de registro de cambio. La puerta del cuarto transistor 562 de evaluación se acopla eléctricamente a la cuarta línea 424 de señal de evaluación que proporciona la señal de sincronización de nivel T4 de montaje reducido al circuito 404 de dirección. El otro lado de la ruta de pérdida-fuente del cuarto transistor 562 de evaluación se acopla eléctricamente a la ruta de pérdida-fuente del transistor 564 de control en 570. La ruta de pérdida-fuente de transistor 564 de control también se acopla eléctricamente a una referencia, tal como tierra, en 572. La puerta del transistor 564 de control se acopla eléctricamente a la línea '430 de control para recibir la señal de control CSYNC. Las señales de dirección DIRF y DIRR ajustan la dirección de cambio en el registro 402 de cambio. Si la señal de dirección directa DIRF se ajusta a un alto nivel de voltaje y la señal de dirección inversa de DIRR se ajusta aun bajo nivel de voltaje, los transistores de dirección directa, tal como el transistor 512 de dirección directa, se encienden y se apagan los transistores de dirección inversa, tal como el transistor 514 de dirección inversa. El registro 402 de cambio cambia la dirección directa. Si la señal de dirección directa DIRF se ajusta a un bajo nivel de voltaje y la señal de dirección inversa DIRR se ajusta a un alto nivel de voltaje, los transistores de dirección directa, tal como el transistor 512 de dirección directa, se apagan y se encienden los transistores de dirección inversa, tal como el transistor 514 de dirección inversa. El registro 402 de cambio cambia la dirección inversa. Las señales de dirección DIRF y DIRR se ajustan durante cada serie de impulso de sincronización de la señal T3-T6 de sincronización conforme el registro 402 de cambio cambia activamente en ya sea la dirección directa o inversa. Para terminar el cambio o prevenir el cambio del registro 402 de cambio, las señales de dirección DIRF y DIRR se ajustan a bajos niveles de voltaje. Esto depura la señal individual de alto nivel de voltaje de las señales S01-S013 de salida de registro de cambio, tal que todas las señales S01-S013 de salida de registro de cambio están a bajos niveles de voltaje.' Las señales S01-S013 de salida de registro de cambio de bajo nivel de voltaje apagan todos los pares 446, 448, ...470 de transistores de dirección y las señales ~A1, ~A2 , ... ~A7 de dirección permanecen a altos niveles de voltaje, lo que no habilita las celdas 120 de activación.

En la operación, la línea 434 de señal de sincronización proporciona un impulso de sincronización de la señal T3 de sincronización al circuito 404 de dirección en la cuarta señal de pre-carga PRE4. El impulso de sincronización en la cuarta señal de pre-carga PRE4 cambia la línea 408b de señal de dirección inversa a un alto nivel de voltaje. Se proporciona un impulso de sincronización de la señal T4 de sincronización a la red 414 de división de resistencias que proporciona un impulso de sincronización de nivel T4 de voltaje reducido al circuito 404 de dirección en la cuarta señal de evaluación EVAL4. El impulso de sincronización en la cuarta señal de evaluación EVAL4 enciende el cuarto transistor 562 de evaluación. Si se proporciona un impulso de control de la señal de control CSYNC a la puerta del transistor 564 de control al mismo tiempo conforme se proporciona el impulso de sincronización en la cuarta señal de evaluación EVAL4 al cuarto transistor 562 de evaluación, la línea 408b de señal de dirección inversa se descarga a un bajo nivel de voltaje. Si la señal de control CSYNC permanece a un bajo nivel de voltaje conforme se proporciona el impulso de sincronización en la cuarta señal de evaluación EVAL4 al cuarto transistor 562 de evaluación, la línea 408b de señal de dirección inversa permanece cargada a un alto nivel de voltaje. La línea 436 de señal de sincronización proporciona un impulso de sincronización de la señal T5 de sincronización al circuito 404 de dirección en la tercera señal de pre-carga PRE3. El impulso de sincronización en la tercera señal de pre-carga PRE3 carga la línea 408a de señal de dirección directa a un alto nivel de voltaje. Se proporciona un impulso de sincronización de la señal T6 de sin a la red 416 de división de resistencia que proporciona un impulso de sincronización de nivel T6 de voltaje reducido al circuito 404 de dirección en el tercer circuito de evaluación EVAL3. El impulso de sincronización en la tercera señal de evaluación EVAL3 enciende el tercer transistor 556 de evaluación. Si se proporciona un impulso de control de la señal de control CSYNC a la puerta del transistor 558 de control al mismo tiempo conforme se proporciona el impulso de sincronización en la tercera señal de evaluación EVAL3 al tercer transistor 556 de evaluación, la línea 408a de señal de dirección directa de descarga a un bajo nivel de voltaje. Si la señal de control CSYNC permanece a un bajo nivel de voltaje conforme se proporciona el impulso de sincronización en la tercera señal de evaluación EVAL3 al tercer transistor 556 de evaluación, la línea 408a de señal de dirección directa permanece cargada a un alto nivel de voltaje. La Figura 11 es un diagrama de sincronización que ilustra la operación del generador 400 de dirección en la dirección directa. Las señales T1-T6 de sincronización proporcionan una serie de seis impulsos repetitivos. Cada una de las señales T1-T6 de sincronización proporciona un impulso en la serie de seis impulsos. En una serie de seis impulsos, la señal TI de sincronización en 600 incluye el impulso 602 de sincronización, la señal T2 de sincronización en 604 incluye el impulso 606 de sincronización, la señal T3 de sincronización en 608 incluye el impulso 610 de sincronización, la señal T4 de sincronización en 612 incluye el impulso 614 de sincronización, la señal T5 de sincronización en 616 incluye el impulso 618 de sincronización y la señal T6 de sincronización en 620 incluye el impulso 622 de sincronización. La señal de control CSYNC en 624 incluye los impulsos de control que ajustan la dirección de cambio en el registro 402 de cambio e inician el registro 402 de cambio para generar las señales ~A1, ~A2, ... ~A7 de dirección, indicadas en 625. El impulso 602 de sincronización de la señal TI de sincronización en 600 se proporciona al registro 402 de cambio en la primera señal de pre-carga PREl. Durante el impulso 602 de sincronización, el nodo interno 522, en cada una de las celdas 403a-403m de registro de cambio, se carga para proporcionar señales SN1-SN13 de nodo interno de alto nivel de voltaje. Todas las señales SN de nodo interno de registro de cambio, indicadas en 626, se ajustan a altos niveles de voltaje en 628. Las señales SN 626 de nodo interno de alto nivel de voltaje encienden el transistor 520 de nodo interno en cada una de las celdas 403a-403m de registro de cambio. En este ejemplo, la serie de seis impulsos de sincronización se. ha proporcionado antes del impulso 602 de sincronización y el registro 402 de cambio no se ha iniciado, tal que todas las señales SO de registro de cambio, indicadas en 630, se descargan a bajos niveles de voltaje, indicados en 632 y todas las líneas ~A1, -A2 , ... ~A7 de dirección en 625 permanecen a altos niveles de voltaje, indicados en 633. El impulso 606 de sincronización de la señal T2 de sincronización en 604 se proporciona al registro 402 -de cambio de la primera señal de evaluación EVAL1. El impulso 606 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio. En tanto que la señal de control CSYNC 624 permanece a un bajo nivel de voltaje en 634 y todas las señales SO 630 de salida de registro de cambio permanecen a bajos niveles de voltaje en 636, el transistor 508 de entrada directa y el transistor 510 de entrada inversa en cada una de las celdas 403a-403m de registro de cambio están apagados. Los transistores 508 de entrada directa no conductores y los transistores 510 de entrada inversa no conductores impiden que el nodo 522 interno en cada una de las celdas 403a-403m de registro de cambio se descarguen a un bajo nivel de voltaje. Todas las señales SN 626 de nodo interno de registro de cambio permanecen a altos niveles de voltaje en 638. El impulso 610 de sincronización de la señal T3 de sincronización en 608 se proporciona al registro 402 de cambio en la segunda señal PRE2 de pre-carga, al circuito 404 de dirección en la cuarta señal de pre-carga PRE4 y a los transistores 438 de pre-carga de línea de dirección y el transistor 422a de prevención de evaluación en el arreglo lógico 406. Durante el impulso 610 de sincronización en la segunda señal de pre-carga. PRE2, todas las señales SO 630 de salida de registro de cambio se cargan a altos niveles de voltaje en 640. También, durante el impulso 610 de sincronización en la cuarta señal PRE4 de pre-carga, la señal DIRR 642 de dirección inversa se carga a un alto nivel de voltaje en 644. Además, el impulso 610 de sincronización carga todas las señales 625 de dirección a altos niveles de voltaje en 646 y enciende el transistor 422a de prevención de evaluación para desplazar la señal de evaluación lógica LEVAL 648 a un bajo nivel de voltaje en 650. El impulso 614 de sincronización de la señal T4 de sincronización en 612 se proporciona al registro 402 de cambio en la segunda señal de evaluación EVAL2 , al circuito 404 de dirección en la cuarta señal de evaluación EVAL4 y el transistor 422b de prevención de evaluación en el arreglo lógico 406. El impulso 614 de sincronización en la segunda señal de evaluación EVAL2 enciende el segundo transistor 518 de evaluación en cada una de las celdas 403a-403m de registro de cambio. Con las señales SN 626 de nodo interno a altos niveles de voltaje habiendo encendido el transistor 520 de nodo interno en cada una de las celdas 403a-403m de registro de cambio, todas las señales SO 630 de salida de registro de cambio se descargan a bajos niveles de voltaje en 652. También, el impulso 614 de sincronización de la cuarta señal de evaluación EVAL4 enciende el cuarto transistor 562 de evaluación. Un impulso de control 654 de la señal de control CSYNC 624 enciende el transistor 564 de control. Con el cuarto transistor 562 de evaluación y el transistor 564 de control encendidos, la señal de dirección DIRR 642 se descarga a un bajo nivel de voltaje en 656. Además, el impulso 614 de sincronización enciende el transistor 442b de prevención de evaluación para retener la señal de evaluación lógica LEVAL 648 a un bajo nivel de voltaje en 658. La señal de evaluación lógica LEVAL 648 de bajo nivel de voltaje apaga los transistores 440 de evaluación de dirección. El impulso 618 de sincronización de la señal T5 de sincronización en 616 se proporciona al circuito 404 de dirección en la tercera señal de pre-carga PRE3 y al transistor 444 de pre-carga de evaluación lógica en el arreglo lógico 406. Durante el impulso 618 de sincronización en la tercera señal PRE3 de pre-carga, la señal de dirección directa DIRF 658 se carga a un alto nivel de voltaje en 660. La señal de dirección directa DIRF 658 de alto nivel de voltaje enciende el transistor 512 de dirección directa en cada una de las celdas 403a-403m de registro de cambio para configurar el registro 402 de cambio para el cambio en la dirección directa. También, durante el impulso 618 de sincronización, la señal de evaluación lógica LEVAL 648 se carga a un alto nivel de voltaje en 662, que enciende todos los transistores 440 de evaluación lógica. Con todas las señales SO 630 de salida de registro de cambio a bajos niveles de voltaje, se apagan todos los pares 446, 448, ...470 de transistores de dirección y todas las señales -Al, ~A2, ... -A7 de dirección en 625 permanecen a altos niveles de voltaje. El impulso 622 de sincronización de la señal T6 de sincronización en 620 se proporciona al circuito 404 de dirección como la tercera señal de evaluación EVAL3. El impulso 622 de sincronización enciende el tercer transistor 556 de evaluación. Puesto que la señal de control CSYNC 624 permanece a un bajo nivel de voltaje en 664, el transistor 558 de control se apaga y la señal de dirección directa DIRF 658 permanece a un alto nivel de voltaje. La señal de dirección directa DIRF 658 de alto nivel de voltaje y la dirección inversa DIRR 642 de bajo nivel de voltaje configuran cada una de las celdas 403a-403m de registro de cambio para el cambio en la dirección directa. En la siguiente serie de seis impulsos de sincronización, el impulso 666 de sincronización carga todas las señales SN 626 de nodo interno a altos niveles de voltaje. El impulso 668 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio. La señal de control CSYNC 624 proporciona un . impulso de control en 670 al transistor 508 de entrada dirección en la celda 403a de registro de cambio. Con el transistor 512 de dirección directa encendido ya, la señal SNl de nodo interno en la celda 403a de registro de cambio se descarga a un bajo nivel de voltaje, indicando en 672. Las señales SO 630 de salida de registro de cambio están a bajos niveles de voltaje en 674, que apaga el transistor de entrada directa en las celdas 403b-403m de registro de cambio. Con los transistores de entrada directa apagados, cada una de las otras señales SN2-SN13 de nodo interno en las celdas 403b-403m de registro de cambio permanecen a altos niveles de voltaje, indicado en 676. Durante el impulso 678 de sincronización, todas las señales SO 630 de salida de registro de cambio se cargan a altos niveles de voltaje en 680 y la señal DIRR 642 de dirección inversa se carga a un alto nivel de voltaje en 682. Además, durante el impulso 678 de sincronización, todas las señales ~A1, ~A2, ... ~A7 de dirección en 625 se cargan a altos niveles de voltaje en 684 y la señal de evaluación lógica LEVAL 648 se descarga a un bajo nivel de voltaje en 686. La señal de evaluación lógica LEVAL 648 de bajo nivel de voltaje apaga los transistores 440 de evaluación de dirección, lo que impide que los pares 446, 448, ...470 de transistores de dirección desplacen las señales ~A1, ~A2, ... ~A7 de dirección en 625 a bajos niveles de voltaje. Durante el impulso 688 de sincronización, las señales S02-S013 de salida de registro de cambio se descargan a bajos niveles de voltaje en 690. La señal SOI de salida de registro de cambio permanece a un alto nivel de voltaje, indicado en 692, debido a una señal SNl de nodo interno en 672 apagando el transistor 520 de nodo interno de la celda 403a de registro de cambio. También, el impulso 688 de sincronización enciende el segundo transistor 562 de evaluación y el impulso 694 de control enciende el transistor 564 de control para descargar la señal de dirección inversa DIRR 642 a un bajo nivel de voltaje en 696. Además, el impulso 688 de sincronización enciende el transistor 442b de prevención de evaluación para desplazar la señal de evaluación lógica LEVAL 648 a un bajo nivel de voltaje en 698 y para mantener apagados los transistores 440 de evaluación. Durante el impulso 700 de sincronización, la señal de dirección directa DIRF 658 se mantiene a un alto nivel de voltaje y la señal de evaluación lógica LEVAL 648 se carga a un alto nivel de voltaje en 702. La señal de evaluación lógica LEVAL 648 de alto nivel de voltaje en 702 enciende los transistores 440 de evaluación. La señal SOI de salida de registro de cambio de alto nivel en 692 enciende los pares 446a y 446b de transistores de dirección y las señales ~A1 y ~A2 de dirección en 625 se desplazan activamente a bajo niveles de voltaje en 704. Las otras señales S02-S013 de salida de registro de cambio se desplazan a bajos niveles de voltaje en 690, tal que los transistores 448, 450, ...470 de dirección se apagan y las señales ~A3 - ~A7 de dirección permanecen a altos niveles de voltaje, indicado en 706. Las señales -Al, -A2, ... -A7 de dirección en 625 llegan a ser válidas durante el impulso 700 de sincronización en la señal T5 de sincronización en 616. El impulso 708 de sincronización enciende el . tercer transistor 556 de evaluación. Sin embargo, la señal de control CSYNC 624 está a un bajo nivel de voltaje en 710 y la señal de dirección directa DIRF 658 permanece a un alto nivel de voltaje en 712. En la siguiente serie de seis impulsos de sincronización, el impulso 714 de sincronización carga todas las señales SN 626 de nodo interno a niveles altos de voltaje 716. El impulso 718 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio para permitir la descarga del nodo 522, sí la señal de entrada directa SIF en cada una de las celdas 403a-403m de registro de cambio esta en un alto nivel de voltaje. La señal de entrada directa SIF en la celda 403a de registro de cambio es la señal de control CSYNC 624, que esta a un bajo nivel de voltaje en 720. La señal de entrada directa SIF en cada una de las otras celdas 403b-403m de registro de cambio es la señal SO 630 de salida de registro de cambio de la celda 403 de registro de cambio precedente. La señal SOI de salida de registro de cambio esta en un alto nivel de voltaje en 692 y es la señal de entrada directa SIF de la segunda celda 403b de registro de cambio. Las señales S02-S013 de salida de registro de cambio están todas a bajos niveles de voltaje en 690. Las celdas 403a y 403c-403m de registro de cambio reciben señales de entrada directa SIF de bajo nivel de voltaje que apaga el transistor 508 de entrada directa en cada una de las celdas 403a y 403c-403m de registro de cambio, tal que las señales SNl y SN3-SN13 de nodo interno permanecen altas en 722. La celda 403b de registro de cambio recibe la señal SOI de salida de registro de cambio de .alto nivel de voltaje como una señal de entrada directa SIF que enciende el transistor de entrada directa para descargar la señal SN2 de nodo interno en 724. Durante el impulso 726 de sincronización todas las señales SO 630 de salida de registro de cambio se descargan a altos niveles de voltaje en 728 y la señal DIRR de dirección inversa 642 a un alto nivel de voltaje en 730. También, el impulso 726 de sincronización cambia todas las señales ~A1, ~A2 , ... ~A7 625 de dirección hacia un alto nivel de voltaje en 732 y enciende el transistor 442a de prevención de evaluación para desplazar LEVAL 648 a un bajo nivel de voltaje en 734. Las señales ~A1, ~A2 , ... ~A7 625 de dirección fueron válidas de las señales ~A1 y ~A2 de dirección de tiempo se desplazaron hacia abajo en 704, hasta que las señales ~A1, ~A2, ... ~A7 625 de dirección se desplazaron hacia arriba en 732. Las señales ~A1, ~A2 , ... ~A7 625 de dirección son válidas durante el impulso 708 de sincronización de la señal T6 de sincronización en 620 de la serie precedente de seis impulsos de sincronización y los impulsos de sincronización 714 y 718 de las señales TI de sincronización en 600 y T2 en 604 de la presente serie de seis impulsos de sincronización. El impulso 736- de sincronización enciende el segundo transistor 518 de evaluación en cada una de las celdas 403a-403m de registro de cambio para evaluar las señales SN 626 de nodo interno. Las señales SNl y SN3-SN13 de nodo interno están a altos niveles de voltaje en 722 y descargan las señales SOI y S03-S013 de salida de registro de cambio a bajos niveles de voltaje en 738. La señal SN'2 de nodo interno esta a un bajo nivel de voltaje en 724 que apaga el transistor de nodo interno de la celda 403b de registro de cambio y mantiene la señal S02 de salida de registro de cambio a un alto nivel de voltaje en 740. Cuando se enciende el cuatro transistor 562 de evaluación, por el impulso 736 de sincronización, el impulso 742 de control en CSYNC 624 enciende el transistor 564 de control, la señal de dirección inversa DIRR 642 se descarga a un bajo nivel de voltaje en 744. Las señales de dirección DIRR 642 y DIRF 658 se ajustan durante cada serie de seis impulsos de sincronización. Además, el impulso 736 de sincronización enciende el transistor 442b de prevención de evaluación para mantener LEVAL 648 a un bajo nivel de voltaje en 746. Durante el impulso 748 de sincronización, se mantiene la señal de dirección directa DIRF 658 a un alto nivel de voltaje en 750 y LEVAL 648 se carga a un alto nivel de voltaje en 752. La señal de evaluación lógica LEVAL 678 de alto nivel de voltaje en 752 enciende los transistores 440 de evaluación. La señal S02 de salida de registro de cambio de alto nivel de voltaje en 740 enciende los transistores de dirección 448a y 448b para desplazar las señales ~A1 y ~A3 de dirección a bajos niveles de voltaje en 754. Las otras señales ~A2 y ~A4— 7 de dirección se mantienen a altos niveles de voltaje en 756. El impulso 758 de sincronización enciende el tercer transistor 556 de evaluación. La señal de control CSYNC 624 permanece a un bajo nivel de voltaje en 760 para apagar el transistor 558 de control y mantener la señal de dirección directa de DIRF 642 a un alto nivel de voltaje. La siguiente serie de seis impulsos de sincronización cambia la señal S02 de salida de registro de cambio de alto nivel de voltaje a la siguiente celda 403c de registro de cambio que proporciona una señal S03 de salida de registro de cambio de alto nivel de voltaje. El cambio continua con cada serie de seis impulsos de sincronización hasta que la señal S01-S013 de salida de registro de cambio ha sido alta una vez. Después de que ha sido alta la señal S013 de salida de registro de cambio, se define la serie de señales SO 630 de salida de registro de cambio de alto nivel de voltaje. El registro 402 de cambio se puede iniciar nuevamente al proporcionar un impulso de control en la señal de control CSYNC, tal como el impulso 670 de control, coincidente con un impulso de sincronización de la señal T2 de sincronización en 604. En la operación de dirección directa, se proporciona un impulso de control en la señal de control CSYNC 624 coincidente con un impulso de sincronización de la señal T4 de sincronización a 612 para ajustar la dirección de cambio a la dirección directa. También, se proporciona un impulso de control de la señal de control CSYNC 624 coincidente con un impulso de sincronización de la señal T2 de sincronización en 604 para iniciar o comenzar el cambio del registro 402 de cambio de una señal de alto voltaje a través de las señales de salida S01-S013 de registro de cambio . La Figura 12 es un diagrama de sincronización que ilustra la operación del generador 400 de dirección en la dirección inversa. Las señales de sincronización T1-T6 proporcionan las series repetitivas de seis impulsos. Cada una de las " señales T1-T6 de sincronización proporciona un impulso en una serie de seis impulsos. En una serie de seis impulsos, la señal TI de sincronización en 800 incluye el impulso 802 de sincronización, la señal T2 de sincronización en 804 incluye el impulso 806 de sincronización, la señal T3 de sincronización en 808 incluye el impulso 810 de sincronización, la señal T4 de sincronización en 802 incluye el impulso 814 de sincronización, la señal T5 de sincronización en 816 incluye el impulso 818 de sincronización y la señal T6 de sincronización en 820 incluye el impulso 822 de sincronización. La señal de control CSYNC en 824 incluye los impulsos de control que ajusta la dirección de cambio en el registro 402 de cambio e inicia en el registro 402 de cambio para generar las señales de dirección ~A1, ~A2 , ... ~A7 indicado en 825. El impulso 802 de sincronización se proporciona al registro 402 de cambio en la primera señal de pre-carga PREl. Durante el impulso 802 de sincronización, el nodo interno 522 en cada una de las celdas 403a-403m de registro de cambio se carga para proporcionar las señales correspondientes SN1-SN13 de nodo interno de alto nivel de voltaje. Las señales SN 826 de nodo interno de registro de cambio se ajustan a altos niveles de voltaje en 828. Las señales SN 826 de nodo interno de alto nivel de voltaje encienden los transistores 520 de nodo interno en las celdas 403 de registro de cambio. En este ejemplo, se ha proporcionado una serie de seis impulsos de sincronización antes del impulso 802 de sincronización y sin iniciar el registro 402 de cambio, tal que todas las señales SO 830 de salida de registro de cambio se descargan a bajos niveles de voltaje, indicado en 832 y todas las señales de dirección ~A1, ~A2, ... ~A7 en 825 permanecen a altos niveles de voltaje, indicando en 833. El impulso 806 de sincronización se proporciona al registro 402 de cambio en la primera señal de evaluación EVALl. El impulso 806 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio. La señal de control CSYNC 824 permanece a un bajo nivel de voltaje en 834 y todas las señales SO 830 de salida de registro de cambio permanecen a bajos niveles de voltaje en 836 para apagar el transistor 508 de entrada directa y el transistor 510 de entrada inversa en cada una de las celdas 403a-403m de registro de cambio. Los transistores de entrada directa inversa 508 y 510, no conductores, impiden que el nodo interno 522 en cada una de las celdas 403a-403m de registro de cambio se descargue a un bajo nivel de voltaje. Todas las señales SN 826 de nodo interno de registro de cambio permanecen a altos niveles de voltaje en 838. El impulso 810 de sincronización se proporciona al registro 402 de cambio en la segunda señal de pre-carga PRE2, al circuito 404 de dirección en la cuarta señal de pre-carga PRE4 y a los transistores 438 de pre-carga de línea de dirección y transistor 422a de prevención de evaluación en el arreglo lógico 406. Durante el impulso 810 de sincronización, todas las señales SO 830 de salida de registro de cambio se cargan a altos niveles de voltaje en 840. También, durante el impulso 810 de sincronización, la señal de dirección inversa DIRR 842 se carga a un alto nivel de voltaje en 844. Además, el impulso 810 de sincronización, mantiene todas las señales 825 de dirección a altos niveles de voltaje y enciende el transistor 422a de prevención de evaluación para desplazar la señal de evaluación lógica LEVAL 848 a un bajo nivel de voltaje en 850. El impulso 814 de sincronización se proporciona al registro 402 de cambio en la segunda señal de evaluación EVAL2, al circuito 404 de dirección en la cuarta señal de evaluación EVAL4 y al transistor 422b de prevención de evaluación en el arreglo lógico 406. El impulso 814 de sincronización enciende el segundo transistor 518 de evaluación en cada una de las celdas 403a-403m de registro de cambio. Con las señales SN 826 de nodo interno a altos niveles de voltaje que encienden el transistor 520 de nodo interno en cada una de las celdas 403a-403m de registro de cambio, todas las señales SO 830 de salida de registro de cambio se descargan a bajos niveles de voltaje en 852. También, el impulso 814 de sincronización enciende el cuarto transistor 562 de evaluación y la señal de control CSYNC 824 proporciona un bajo voltaje para apagar el transistor 564 de control. Con el transistor 564 de control apagado, la señal de dirección inversa de DIRR 842 permanece cargada a un alto nivel de voltaje. Además, el impulso 814 de sincronización enciende el transistor 442b de prevención de evaluación para retener la señal de evaluación lógica LEVAL 848 a un bajo nivel de voltaje en 858. La señal de evaluación lógica LEVAL 848 de bajo nivel de voltaje apaga los transistores 440 de evaluación de dirección. El impulso 818 de sincronización se proporciona al circuito 404 de dirección en la tercera señal pre-carga PRE3 y al transistor 444 de pre-carga de evaluación lógica en el arreglo lógico 406. Durante el impulso 818 de sincronización, la señal de dirección directa DIRF 858 se carga a un alto nivel de voltaje en 860. También, durante el impulso 818 de sincronización, la señal de evaluación lógica LEVAL 848 se carga a un alto nivel de voltaje en 862 para encender todos los transistores 440 de evaluación lógica. Con todas las señales SO 830 de salida de registro de cambio a bajos niveles de voltaje, todos los pares 446, 488,. ... 470 de transistores de dirección se apagan y todas las señales ~A1, ~A2 , ... ~A7 de dirección en 825 permanecen a altos niveles de voltaje. Se proporciona al impulso 822 de sincronización al circuito 404 de dirección como la tercera señal de evaluación EVAL3 , El impulso 822 de sincronización enciende el tercer transistor 556 de evaluación. La señal de control CSYNC 824 proporciona un impulso 864 para encender el transistor 558 de control y la señal de dirección directa DIRF 858 se descarga a un bajo nivel de voltaje en 865. La señal de dirección directa de DIRF 858 de bajo nivel de voltaje y la señal de dirección inversa DIRR 842 de alto nivel de voltaje ajustan cada una de las celdas 403a-403m de registro de cambio para el cambio en la dirección inversa. En la siguiente serie de seis impulsos de sincronización, durante el impulso 866 de sincronización, todas las señales SN 826 de nodo interno se descargan a altos niveles de voltaje. El impulso 868 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio. Un impulso 870 de control, que puede estar en la señal de control CSYNC, se proporciona para encender el transistor de entrada inversa en la celda 403m de registro de cambio y con el transistor de dirección inversa encendido, la señal SN13 de nodo interno se descarga a un bajo nivel de voltaje, indicado en 872. Las señales SO 830 de salida de registro de cambio están a bajos niveles de voltaje en 874, que apaga el transistor de entrada inversa en las celdas 403a-403l de registro de cambio. Con los transistores de entrada inversa apagados, cada una de las otras señales SN1-SN12 de nodo interno se mantiene a altos niveles de voltaje, indicado en 876. Durante el impulso 878 de sincronización, todas las señales SO 830 de salida de registro de cambio se cargan a altos niveles de voltaje en 880 y la señal de dirección inversa DIRR 842 se mantiene a un alto nivel de voltaje en 882. Además, el impulso 878 de sincronización mantiene todas las señales ~A1, ~A2 , ... ~A7 825 de dirección a altos niveles de voltaje en 884 y desplaza la señal de evaluación lógica LEVAL 848 a un bajo nivel de voltaje en 886. La señal de evaluación lógica LEVAL 848 de bajo nivel de voltaje apaga los transistores 440 de evaluación, que impiden que los pares 446, 448, ... 470 de transistores de dirección desplacen las señales ~A1, ~A2 , ... ~A7 de dirección 825 a bajos niveles de voltaje. Durante el impulso 888 de sincronización, las señales S01-S012 de salida de registro de cambio se descargan a bajos niveles de voltaje en 890. La señal S013 de salida de registro de cambio permanece a un alto nivel de voltaje, indicado en 892, en base a la señal SN13 de nodo interno de bajo nivel de voltaje en 872 que apaga el transistor 520 de nodo interno de la celda 403m de registro de cambio. También, el impulso 888 de sincronización enciende el segundo transistor de evaluación y la señal de control CSYNC 824 apaga el transistor 564 de control para mantener la señal de dirección inversa DIRR 842 a un alto nivel de voltaje en 896. Además, el impulso 888 de sincronización enciende el transistor 442b de prevención de evaluación para retener la señal de evaluación lógica LEVAL 848 a un bajo nivel de voltaje en 898 y mantener apagados los transistores 440 de evaluación. Las señales SO 830 de salida de registro de cambio se establecen durante el impulso 888 de sincronización, tal que una señal S013 de salida de registro de cambio esta a un alto nivel de voltaje y todas las otras señales S01-S012 de salida de registro de cambio están a bajos- niveles de voltaje. Durante el impulso 900 de sincronización, la señal de dirección directa DIRF 858 se carga a un alto nivel de voltaje 901 y la señal de evaluación lógica LEVAL 848 se carga a un alto nivel de voltaje en 902. La señal de evaluación lógica LEVAL 848 de alto nivel de voltaje 902 enciende los transistores 440 de evaluación. La señal S013 de salida de registro de cambio de alto nivel de voltaje en 892 enciende los transistores 470a y 470b de dirección y las señales ~A3 y ~A5 de dirección se desplazan de manera activa a bajos niveles de voltaje, indicado 904. Las otras señales S01-S012 de salida de registro de cambio se desplazan a bajos niveles de voltaje en 890, tal que los pares 446, 448, ... 468 de transistores de dirección se apagan y las señales ~A1, ~A2, ~A4, ~A6 y ~A7 de dirección permanecen a altos niveles de voltaje, indicado en 906. Las señales ~A1, ~A2 , ... ~A7 825 de dirección llegan hacer válidas durante el impulso 900 de sincronización. El impulso 908 de sincronización enciende el tercer transistor 556 de evaluación y un impulso de control 910 en la señal de control CSYNC 824 enciende el transistor 558 de control para descargar la señal de dirección directa DIRF 858 a un bajo voltaje en 912. En la siguiente serie de seis impulsos de sincronización, durante el impulso 914 de sincronización todas las señales SN 826 de nodo interno se cargan a altos niveles de voltaje en 916. El impulso 918 de sincronización enciende el primer transistor 506 de evaluación en cada una de las celdas 403a-403m de registro de cambio para descargar el nodo 522 si la señal de entrada inversa SIR en cada una de las celdas 403a-403m de registro de cambio esta a un alto nivel de voltaje. La señal SIR de entrada inversa en la celda 403m de registro de cambio es la señal de control CSYNC 824, que esta a un bajo nivel de voltaje 920. La señal de entrada inversa SIR en cada una de las otras celdas 403a-4031 de registro de cambio es la señal SO 830 de salida de registro de cambio de la siguiente celda 403 de registro de cambio. La señal S013 de salida de registro de cambio esta a un alto nivel de voltaje en 892 y es la señal de entrada inversa SIR de la celda 4031 de registro de cambio. Las señales S01-S012 de salida de registro de cambio están todas a bajos niveles de voltaje en 890. Las celdas 403a-403k de registro de cambio tienen señales de entrada inversa SIR de bajo nivel de voltaje que apagan el transistor 510 de entrada inversa, tal que las señales SNl-SNl1 y SN13 de nodo interno permanecen a altos niveles de voltaje en 922. La celda 4031 de registro de cambio recibe la señal de salida S013 de registro de cambio de alto nivel de voltaje como la señal de entrada inversa SIR que enciende el transistor de entrada inversa para descargar la señal SN12 de nodo interno en 924. Durante el impulso 926 de sincronización, todas las señales SO 830 de salida de registro de cambio se cargan a altos niveles de voltaje 928 y la señal de DIRR 842 de dirección inversa se mantiene a un alto nivel de voltaje de 930. También, durante el impulso 926 de sincronización todas las señales ~A1, ~A2, ... ~A7 825 de dirección se cargan a un alto nivel de voltaje 932 y el transistor 442a de prevención de evaluación se enciende para desplazar LEVAL 848 a un bajo nivel de voltaje en 934. Las señales de dirección ~A1, ~A2 , ... ~A7 825 fueron válidas de las señales ~A3 y ~A5 de dirección de tiempo se desplazaron hacia abajo en 904 hasta que todas las señales ~A1, ~A2 , ... ~A7 825 de dirección se desplazaron altas en 932. Las señales ~A1, ~A2 , ... ~A7 825 de dirección son válidas durante los impulsos 908, 914 y 918 de sincronización. El impulso 936 de sincronización enciende el segundo transistor 518 de evaluación en cada una de las celdas 403a-403m de registro de cambio para evaluar, las señales SN 826 de nodo interno. Las señales SNl-SNl1 y SN13 de nodo interno están a altos niveles de voltaje 922 para descargar las señales S01-S011 y S013 de salida de registro de cambio a niveles de bajo voltaje en 938. La señal SN12 de nodo interno esta a un bajo nivel de voltaje 924 que apaga el transistor de nodo interno de la celda 4031 de registro de cambio y mantiene la señal S012 de salida de registro de cambio a un alto nivel de voltaje en 940. También, el impulso 936 de sincronización enciende el cuarto transistor 562 de evaluación y la señal de control CSYNC 824 está aun bajo nivel de voltaje para apagar el transistor 564 de control para mantener la señal de dirección inversa DIRR 842 a un alto nivel de voltaje en 944. Además, el impulso 936 de sincronización enciende el transistor 442b de prevención de evaluación para mantener LEVAL 848 a un bajo nivel de voltaje en 946. Durante el impulso 948 de sincronización, la señal de dirección directa DIRF 858 -se carga a un nivel alto de voltaje en 950 y LEVAL 848 se carga a un alto nivel de voltaje en 952. La señal de evaluación lógica LEVAL 848 de alto nivel de voltaje en 952 enciende los transistores 440 de evaluación. La señal S012 de salida de registro de cambio de alto nivel de voltaje en 940 enciende los transistores 468a y 468b de dirección para desplazar las señales ~A3, y ~A4 de dirección a bajos niveles de voltaje en 954. Las otras señales ~A1, ~A2 y ~A5-~A7 de dirección se mantienen a altos niveles de voltaje en 956. El impulso 958 de sincronización enciende el tercer transistor 556 de evaluación. Un impulso 960 de control en la señal de control CSYNC 824 enciende el transistor 558 de control y la señal de dirección directa DIRF 842 se descarga un bajo nivel de voltaje 962. La siguiente serie de seis impulsos de sincronización cambia la señal de salida S012 de registro de cambio de alto nivel de voltaje a la siguiente celda 403k de registro de cambio que proporciona una señal SOll de salida de registro de cambio de alto nivel de voltaje. El cambio continua con cada serie de seis impulsos de sincronización hasta que la señal S01-S013 de salida de registro de cambio ha sido alta una vez. Después de que es alta la señal SOI de salida de registro de cambio, se detiene la serie de señales SO 830 de salida de registro de cambio de alto nivel de voltaje. El registro 402 de cambio se puede iniciar nuevamente al proporcionar un impulso de control, tal como el impulso 870 de control, coincidente con un impulso de sincronización de la señal T2 804 de sincronización. En la operación de dirección inversa, . se proporciona un impulso de control a partir de CSYNC 824 coincidente con un impulso de sincronización de la señal T6 de sincronización en 820 para ajustar la dirección del cambio a la dirección inversa. También, un impulso de control de CSYNC 824 se proporciona coincidente con un impulso de sincronización de la señal T2 804 de sincronización para iniciar o comenzar el cambio por el registro 402 de cambio de una señal de alto nivel de voltaje a través de las señales S01-S013 de salida de registro de cambio. La Figura 13 es un diagrama de bloques que ilustra una modalidad de dos generadores de 1000 y 1002 de dirección y seis grupos 1004a-1004f de activación. Cada uno de los generadores 1000 y 1002 de dirección es similar al generador 400 de dirección de la Figura 9 y los grupos 1004a-1004f de activación son similares a los grupos 202a-202f de activación ilustrados en la Figura 7. El generador 1000 de dirección se acopla eléctricamente a los grupos 1004a-1004c de activación a través de las primeras líneas 1006 de dirección. Las líneas 1006 de dirección proporcionan señales ~A1, ~A2, ... ~A7 de dirección del generador 1000. de dirección a cada uno de los grupos 1004a-1004c de activación. También, el generador 1000 de dirección se acopla eléctricamente a la línea 1010 de control. La línea 1010 de control recibe la señal de control CSYNC de conducción al generador 1000 de dirección. En una modalidad, la señal CSYNC se proporciona por un controlador externo a una boquilla de cabeza de impresión en la cual dos generadores 1000 y 1002 de generador y seis grupos 1004- 1004f de activación se fabrican. Además, el generador 1000 de dirección se acopla eléctricamente a las líneas 1008a- 1008f de selección. Las líneas 1008a-1008f de selección son similares a las líneas 212a-212f de selección ilustradas en la Figura 7. Las líneas 1008a-1008f de selección conducen las señales S?L1, SEL2 , ... SEL6 de selección al generador 1000 de dirección, así como a los correspondientes grupos 1004a-1004f de activación (no mostrados) . La línea 1008a de selección conduce la señal SEL1 de selección al generador 1000 de dirección, en una modalidad es la señal T3 de sincronización-señal T6 de sincronización. La línea 1008b de selección conduce la señal de selección SEL2 al generador 1000 de dirección, en' una modalidad es la señal T3 de sincronización-señal TI de sincronización. La línea 1008c de selección conduce la señal SEL3 de selección al generador 1000 de dirección en una modalidad es la señal T3 de sincronización-señal T2 de sincronización. La línea 1008d se selección conduce la señal de selección SEL4 al generador 1000 de dirección, en una modalidad es la señal T3 de sincronización-señal T3 de sincronización. La línea 1008e se selección conduce la señal de selección SEL5 al generador 1000 de dirección, en una modalidad es la señal T3 de sincronización-señal T4 de sincronización, y la línea 1008f se selección conduce la señal de selección SEL6 al generador 1000 de dirección, en una modalidad es la señal T3 de sincronización-señal T5 de sincronización. El generador 1002 de dirección se acopla eléctricamente a los grupos 1004d-1004f de activación a través de las segundas líneas 1012 de dirección. Las líneas 1012 de dirección proporcionan señales ~B1, ~B2 , ... ~B7 de dirección del generador 1002 de dirección a cada uno de los grupos 1004d-1004f de activación. También, el generador 1002 de dirección se acopla eléctricamente a la línea 1010 de control que conduce la señal de control CSYNC al generador 1002 de dirección. Además, el generador 1002 de dirección se acopla eléctricamente a las líneas 1008a-1008f de selección. Las líneas de selección 1008a-1008f conducen las señales de selección SEL1, SEL2 , ... SEL6 al generador 1002 de dirección, así como a los correspondientes grupos 1004a-1004f de activación (no mostrado) . La línea 1008a de selección conduce la señal de selección SEL1 al generador 1002 de dirección, que en una modalidad es la señal T3 de sincronización. La línea 1008b de selección conduce la señal de selección SEL2 al generador 1002 de dirección, que en una modalidad es la señal T4 de sincronización. La línea 1008c de selección conduce la señal de selección SEL3 al generador 1002 de dirección, que en una modalidad es la señal T5 de sincronización. La línea 1008 de selección conduce la señal de selección SEL4 al generador 1002 de dirección, que en una modalidad en la señal T6 de sincronización. La línea 1008e de selección conduce la señal de selección SEL5 al generador 1002 de dirección, que en una modalidad de la señal TI de sincronización, y la línea 1008f de selección conduce la señal de selección SEL6 al generador 1002 de dirección, que en una modalidad es la señal T2 de sincronización. Las señales de selección SEL1, SEL2 , ... SEL6 incluyen una serie de seis impulsos que se repiten en una serie repetitiva de seis impulsos. Cada una de las señales de selección SEL1, SEL2 , ... SEL6 incluye un impulso en la serie de seis impulsos. En una modalidad, un impulso en la señal de selección SEL1 se sigue por un impulso en la señal de selección SEL2, que se sigue por un impulso en la señal de selección SEL3, que se sigue por un impulso en la señal de selección SEL4, que se sigue por un impulso en la señal de selección SEL5, que se sigue por un impulso en la señal de selección SEL6. Después del impulso en la señal de selección SEL6, la serie se repite empezando con un impulso en la señal de selección SEL6. La señal de control CSYNC incluye impulsos coincidentes con impulsos en señales de selección SEL1, SEL2 , ... SEL6 para iniciar los generadores 1000 y 1002 de dirección y configurar la dirección de cambio o la generación de dirección en los generadores 1000 y 1002 de dirección, por ejemplo, como se analiza con respecto a las Figuras 11 y 12. Para iniciar la generación de dirección del generador 1000 de dirección, la señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T2 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL3. El generador 1000 de dirección genera las señales ~A1, ~A2 , ... ~A7 de dirección en respuesta a las señales de selección SEL1, SEL2, ... SEL6 y la señal de control CSYNC. Las señales de dirección ~A1, ~A2 , ... ~A7 se proporcionan a través de las primeras líneas 1006 de dirección a los grupos 1004a-1004c de activación. En el generador 1000 de dirección, las señales ~A1, ~A2, ... ~A7 de dirección son válidas durante los impulsos de sincronización en las señales T6, TI y T2 de sincronización que corresponden a los impulsos de sincronización en las señales de selección SEL1, SEL2 y SEL3. La señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T4 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL5 para ajustar el generador 1000 de dirección para el cambio en la dirección directa. La señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T6 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL1 para ajustar el generado 1000 de dirección para el cambio en la dirección inversa . Los grupos 1004a-1004c de activación reciben señales ~A1, ~A2 , ... ~A7 de dirección válidas durante los impulsos en la señal SEL1, SEL2 y SEL3 de selección. Cuando el grupo uno de activación (FGl) en 1004a recibe las señales ~A1, ~A2 , ... ~A7 de dirección y el impulso en la señal de selección SEL1, la celda 120 de activación en los subgrupos SGl de filas seleccionados se habilitan para la activación por la señal de activación ACTIVACIÓNl . Cuando el grupo dos de activación (FG2) en 1004b recibe las señales ~A1, ~A2 , ... ~A7 de dirección y el impulso en la señal SEL2 de selección, la celda 120 de activación en los subgrupos seleccionados de filas SG2 se habilitan para la activación por la señal de activación ACTIVACIÓN2. Cuando el grupo tres de activación (FG3) en 10.04c recibe las señales ~A1, ~A2 , ... ~A7 de dirección y el impulso en la señal de selección SEL3, la celda 120 de activación en los subgrupos seleccionados de filas SGl se habilitan para la activación por la señal de activación ACTIVACIÓN3. El generador 1002 de selección genera las señales ~B1, ~B2, ... ~B7 de dirección en respuesta a las señales de selección SEL1, SEL2 , ... SEL6 y la señal de control CSYNC. Las señales de dirección ~B1, ~B2 , ... ~B7 se proporcionan a través de las segundas líneas de dirección 1012 a los grupos de activación 1004d-1004f. En el generador de dirección 1002, las señales de dirección ~B1, ~B2 , ... ~B7 son válidas durante los impulsos de sincronización en las señales T6, TI y T2 de sincronización que corresponden a los impulsos de sincronización en las señales de selección SEL4, SEL5 y SEL6. La señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T4 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL2 para configurar el generador 1002 de dirección para el cambio en la dirección directa. La señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T6 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL4 para configurar el generador 1002 de dirección para el cambio en la dirección inversa. Para iniciar la generación de dirección del generador 1002 de dirección, la señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T2 de sincronización que corresponde al impulso de sincronización en la señal. de selección SEL6. Los grupos 1004d-1004f de activación reciben señales ~B1, ~B2 , ... ~B7 de dirección válidas durante los impulsos en las señales de dirección SEL4, SEL5 y SEL6. Cuando el grupo cuatro de activación (FG4) en 1004d recibe las señales ~B1, ~B2 , ... ~B7 de dirección y el impulso en la señal de selección SEL4, la celda 120 de activación en los subgrupos seleccionados SG4 de filas se habilitan para la activación por la señal de activación ACTIVACIÓN4. Cuando el grupo cinco de activación (FG5) en 1004e recibe las señales ~B1, ~B2, ... ~B7 de dirección y el impulso en la señal de selección SEL5, la celda 120 de activación en los subgrupos seleccionados SG5 de filas se habilitan para la activación por la señal ACTIVACIÓN5 de activación. Cuando el grupo seis de activación (FG6) en 1004f recibe las señales de dirección ~B1, ~B2 , ... ~B7 y el impulso en la señal de selección SEL6, la celdas de activación 120 en los subgrupos seleccionados de filas SG6 se habilitan para la activación por la señal de activación ACTIVACIÓN6. En una operación de ejemplo, durante una serie de seis impulsos, la señal de control CSYNC incluye impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL2 y SEL5 para configurar los generadores 1000 y 1002 de dirección para el cambio en la dirección directa. El impulso de control coincidente con el impulso de sincronización en la señal de selección SEL2 configura al generador 1002 de dirección para el cambio en la dirección directa. El impulso de control coincidente con el impulso de sincronización en la señal de selección SEL5 configura al generador 1000 de dirección para el cambio en la dirección directa. En la siguiente serie de seis impulsos, la señal de control CSYNC incluye los impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL2 , SEL3 , SEL5 y SEL6. Los impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL2 y SEL5 establecen la dirección de cambio a la dirección directa en los generadores 1000 y 1002 de dirección. Los impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL3 y SEL6 inician los generadores 1000 y 1002 de dirección para generar las señales de dirección ~A1, ~A2, ... ~A7 y ~B1, ~B2 , .... ~B7. El impulso de control coincidente con el impulso de sincronización en la señal de selección SEL3 inicia el generador 1000 de dirección y el impulso de control coincidente con el impulso de sincronización en la señal de selección SEL6 inicia el generador 1002 de dirección. Durante la tercera serie de impulsos de sincronización, el generador 1000 de dirección genera las señales ~A1, ~A2 , .... ~A7 de dirección que son válidas durante los impulsos de sincronización en las señales de selección SEL1, SEL2 y SEL3. Las señales de dirección válidas ~A1, ~A2 , ... ~A7 se usan para habilitar las celdas 120 de activación en los subgrupos de filas SGl, SG2 y SG3 en los grupos de activación FGl, FG2 y FG3 en 1004a-1004c para la activación. Durante la tercera serie de impulsos de sincronización, el generador 1002 de dirección genera las señales de dirección ~B1, ~B2 , ... ~B7 que son válidos durante los impulsos de sincronización en las señales SEL4, SEL5 y SEL6 de selección. Las señales ~B1, ~B2 , ... ~B7 de dirección válidas se usan para habilitar las celdas 120 de activación en los subgrupos SG4, SG5 y SG6 de filas en los grupos de activación FG4, FG5 y FG6 en 1004d-1004f para la activación. Durante la tercera serie de impulsos de sincronización en las señales de selección SEL1, SEL2, ... SEL6, las señales ~A1, ~A2, ... ~A7 de dirección incluyen las señales de bajo nivel de voltaje que corresponden a una de las trece direcciones de las señales ~B1, ~B2 , ... ~B7 de dirección incluyen señales de bajo voltaje que corresponden a la misma de las trece direcciones. Durante cada serie subsiguiente de impulsos de sincronización de las señales de selección SEL1, SEL2 , ... SEL6, las señales ~A1, ~A2 , ' ... ~A7 de dirección y las señales ~B1, ~B2, ... ~B7 de dirección incluyen señales de bajo nivel de voltaje que corresponden a la misma de las trece direcciones. Cada serie de impulsos de sincronización es un intervalo de tiempo de dirección, tal que una de las trece direcciones se proporciona durante cada serie de impulso de sincronización. En la operación de dirección directa, la dirección uno se proporcionar primero por los generadores 1000 y 1002, seguido por la dirección dos y así sucesivamente hasta la dirección trace. Después de la dirección trece, los generadores 1000 y 1002 de dirección proporcionan todas las señales ~A1, ~A2 , ... ~A7 y ~B1, ~B2 , ... ~B7 de dirección de alto nivel de voltaje. También, durante cada serie de impulsos de sincronización de las señales de selección SEL1, SEL2 , ... SEL6, se proporcionan impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL2 y SEL5 para continuar el cambio en la dirección directa. En otra operación de ejemplo, durante una serie de seis impulsos, la señal de control CSYNC incluye impulsos de control coincidentes con impulsos de sincronización en las señales de selección SEL1 y SEL4 para configurar los generadores 1000 y 1002 en la dirección para el cambio en la dirección inversa. El impulso de control coincidente con el impulso de sincronización en la señal de selección SEL1 configura el generador 1000 de dirección para el cambio en la dirección inversa. El impulso de control coincidente con el impulso de sincronización en la señal de selección SEL4 configura el generador 1002 de dirección para el cambio en la dirección inversa. En la siguiente serie de seis impulsos, la señal de control CSYNC incluye impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL1, SEL3 , SEL4 y SEL6. Los impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL1 y SEL4 ajustan la dirección de cambio a la dirección inversa en los generadores 1000 y 1002 de dirección. Los impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL3 y SEL6 inician los generadores 1000 y 1002 de dirección para generar las señales de dirección ~A1, ~A2, ... ~A7 y ~B1, ~B2, ... ~B7. Los impulsos de control coincidentes con el impulso de sincronización en la señal de selección SEL3 inicia el generador 1000 de dirección y el impulso de control coincidente con el impulso de sincronización en la señal de selección SEL6 inicia el generador 1002 de dirección. Durante la tercera serie de impulsos de sincronización, el generador 1000 de dirección genera las señales de dirección ~A1, ~A2, ... ~A7 que son válidas durante los impulsos de sincronización en la señales de selección SEL1, SEL2 , ... SEL3. Las señales ~A1, ~A2 , ... ~A7 de dirección válidas se usan para habilitar las celdas 120 de activación en los subgrupos de filas SGl, SG2 y SG3 en los grupos de activación FGl, FG2 y FG3 en 1004a-1004c para la activación. El generador 1002 de dirección genera las señales de dirección ~B1, ~B2 , ... ~B7 que son válidas durante los impulsos de sincronización en las señales de selección SEL4, SEL5 y SEL6, durante la tercera serie de impulsos de sincronización. Las señales de dirección válidas ~B1, ~B2 , ... ~B7 se usan para habilitar las celdas 120 de activación en los subgrupos de filas SG4, SG5 y SG6 en los grupos de activación FG4, FG5 y FG6 en 1004d-1004f para activación. Durante la tercera serie de impulsos de sincronización en las señales de selección SEL1, SEL2, ... SEL6, en la operación de dirección inversa, las señales ~A1, ~A2 , ... ~A7 de dirección incluyen las señales de bajo voltaje que corresponden a una de las trece direcciones y las señales ~B1, ~B2, ... ~B7 de dirección incluyen señales de bajo voltaje que corresponden a la misma de las trece direcciones. Durante cada serie subsiguiente de impulsos de sincronización de las señales de selección SEL1, SEL2, ...

SEL6, las señales de dirección ~A1, ~A2 , ... ~A7 y ~B1, ~B2, ~B7 incluyen señales de bajo nivel de voltaje que corresponden a la misma de las trece direcciones. Cada serie de impulsos de sincronización es un intervalo de tiempo de dirección, tal que una de las trece direcciones se proporciona durante cada serie de impulsos de sincronización. En la operación de dirección inversa, se proporciona la dirección trece primero por el generador 1000 y 1002 de dirección, seguido por la dirección doce y así sucesivamente hasta la dirección uno. Después de la dirección uno, los generadores 1000 y 1002 de dirección proporcionan todas las señales ~A1, ~A2, ... ~A7 y ~B1, ~B2 , ~B7 de dirección de alto nivel de voltaje. También, durante cada serie de impulsos de sincronización de las señales de selección SEL1, SEL2 , ... SEL6, se proporcionan impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL1 y SEL4 para continuar el cambio en la dirección inversa. Para terminar o prevenir la generación de dirección, la señal de control CSYNC incluye impulsos de control coincidentes con los impulsos de sincronización en las señales de selección SEL1, SEL2 , SEL4 y SEL5. Esto depura los registros de cambio, tal como el registro 402 de cambio, en los generadores 1000 y 1002 de dirección. Un nivel alto de voltaje constante, o una serie de impulsos de alto voltaje, en la señal de control CSYNC también termina o previene la generación de dirección y un bajo nivel de voltaje en la señal de control CSYNC no iniciará los generadores 1000 y 1002 de dirección.

La Figura 14 es un diagrama de sincronización que ilustra la operación directa e inversa de los generadores 1000 y 1002 de dirección. La señal de control usada para el cambio en la dirección directa es CSYNC (F D) en 1124 y la señal de control usada para el cambio en la dirección inversa es CSYNC (REV) en 1126. Las señales de dirección ~A1, ~A2, ... ~A7 en 1128 se proporcionan por el generador 1000 de dirección e incluyen referencias de dirección de operación tanto directa como inversa. Las señales de dirección ~B1, ~B2 , ... ~B7 en 1130 se proporcionan por el generador 1002 de dirección e incluyen las referencias de dirección de operación tanto directa como inversa. Las señales de . dirección SEL1, SEL2 , ... SEL6 proporciona una serie repetitiva de seis impulsos. Cada una de las señales de selección SEL1, SEL2 , SEL6 incluye un impulso en la serie de seis impulsos. En una serie de la serie repetitiva de seis impulsos, la señal de selección SEL1 en 1100 incluye el impulso 1102 de sincronización, la señal de selección SEL2 en 1104 incluye el impulsó de sincronización 1106, la señal de selección SEL3 en 1108 incluye el impulso de sincronización 1110, la señal de selección SEL4 en 1112 incluye el impulso 1114 de sincronización, la señal SEL5 de selección en 1116 incluye el impulso 1118 de sincronización y la señal SEL6 de selección en 1120 incluye el impulso 1122 de sincronización.

En la operación de dirección directa, la señal de control CSYNC (FWD) 1124 incluye el impulso 1132 de control coincidente con el impulso 1106 de sincronización de la señal SEL2 de selección en 1104. El impulso 1132 de control configura el generador 1002 de dirección para el cambio en la dirección directa. También, la señal de control CSYNC (FWD) 1124 incluye el impulso 1134 de control coincidente con el impulso 1118 de sincronización en la señal SEL5 en 1116. El impulso 1134 de control configura el generador 1000 de dirección para el cambio en la dirección directa. En la siguiente serie repetitiva de seis impulsos, la señal SEL1 de selección en 1100 incluye el impulso 1136 de sincronización, la señal SEL2 de selección en 1104 incluye el impulso 1138 de sincronización, la señal SEL3 de selección en 1108 incluye el impulso 1140 de sincronización, la señal SEL4 de selección en 1112 incluye el impulso 1142 de sincronización, la señal SEL5 de selección en 1116 incluye el impulso 114 de sincronización y la señal SEL6 de selección en 1120 incluye el impulso 1146 de sincronización. La señal de control CSYNC (FWD) 1124 incluye el impulso 1148 de control coincidente con el impulso 1138 de sincronización para continuar el ajuste del generador 1002 de dirección para el cambio en la dirección directa y el impulso 1152 de control coincidente con el impulso 1144 de sincronización para continuar el ajuste del generador 1000 de dirección para el cambio en la dirección directa. También, la señal de control CSYNC (FWD) 1124 incluye el impulso 1150 de control y coincidente con el impulso 1140 de sincronización en la señal SEL3 de selección en 1108. El impulso 1150 de control inicia el generador 1000 de dirección para generar las señales ~A1, ~A2 , ... ~A7 de dirección en 1128. Además, la señal de control CSYNC (FWD) 1124 incluye el impulso 1154 de control coincidente con el impulso 1146 de sincronización en la señal SEL6 de selección en 1120. El impulso 1154 de control inicia el generador 1002 de dirección para generar las señales de dirección ~B1, ~B2 , ... ~B7 en 1130. En la siguiente o tercera serie de seis impulsos, la señal SEL1 de selección en 1100 incluye el impulso 1156 de sincronización, la señal SEL2 de selección en 1104 incluye el impulso 1158 de sincronización, la señal SEL3 de selección en 1108 incluye el impulso 1160 de sincronización, la señal SEL4 de selección en 1112 incluye el impulso 1162 de sincronización, la señal SEL5 de selección en 1116 incluye el impulso 1164 de sincronización de la señal SEL6 de selección en 1120 incluye el impulso 1166 de sincronización. La señal de control CSYNC (FWD) 1124 incluye el impulso 1168 de control coincidente con el impulso 1158 de sincronización para continuar el ajusta del generador 1002 de dirección para el cambio en la dirección directa y el impulso 1170 de control coincidente con el impulso 1164 de sincronización para continuar el ajuste del generador 1000 de dirección para el cambio en la dirección directa. El generador 1000 de dirección proporciona las señales de dirección ~A1, ~A2 , ... ~A7 en 1128. Después de que se inicia en la operación de dirección directa, el generador 1000 de dirección y las señales de dirección ~A1, ~A2, ... ~A7 en 1128 proporciona la dirección uno en 1172. La dirección uno en 1172 llega hacer válida durante el impulso 1146 de sincronización en la señal de selección SEL6 en 1120 y permanece válida hasta el impulso 1162 de sincronización en la señal de selección SEL4 en 1112. La dirección uno en 1172 es válida durante los impulsos 1156, 1158 y 1160 de sincronización en las señales de selección SEL1, SEL2 y SEL3 en 1100, 1104' y 1108, El generador 1002 de dirección proporciona las señales ~B1, ~B2 , ... ~B7 de dirección en 1130. Después de que se inicia la operación de dirección directa, el generador 1002 de dirección y la señales de dirección ~B1, ~B2, ... ~B7 en 1130 proporcionan la dirección uno en 1174. La dirección uno en 1174 llega hacer válida durante el impulso 1160 de sincronización en la señal de selección SEL3 en 1108 y permanece válida hasta el impulso 1176- de sincronización en la señal de selección SEL1 en 1100. La dirección uno en 1174 es válida durante los impulsos 1162, 1164 y 1166 de sincronización en las señales de selección SEL4, SEL5 y SEL6 en 1112, 116 y 1120. Las señales de dirección ~A1, ~A2, ... ~A7 en 1128 y ~B1, ~B2 , ... ~B7 en 1130 proporciona la misma dirección, la dirección uno en 1172 y 1174. La dirección uno se proporciona durante la serie de seis impulsos de sincronización empezando con el impulso 1156 de sincronización y terminando con el impulso 1166 de sincronización, que es el intervalo de tiempo de dirección para la dirección uno. Durante la siguiente serie de seis impulsos, empezando con el impulso 1176 de sincronización, las señales ~A1, ~A2 , ... ~A7 de dirección en 1128 proporcionan la dirección dos en 1178 y las señales ~AB, ~B2 , ... ~B7 de dirección en 1130 proporcionan la dirección dos también. De esta manera, los generadores 1000 y 1002 de dirección proporcionan direcciones a partir de la dirección uno hasta la dirección trece en la dirección directa. Después de la dirección trece, los generadores 1000 y 1002 de dirección se reinician para volver al ciclo a través de las direcciones válidas nuevamente de la misma manera. En la operación de dirección inversa, la señal de control CSYNC (REV) 1126 incluye el impulso 1180 de control coincidente con el impulso 1102 de sincronización en la señal de selección SEL1 en 1100. El impulso 1180 de control configura el generador 1000 de dirección para el cambio en la dirección inversa. También, la señal de control CSYNC (REV) 1126 incluye el impulso 1182 de control coincidente con el impulso 1114 de sincronización en la señal de selección SEL4 en 1112. El impulso 1184 de control ajusta el generador 1002 de dirección para el cambio en la dirección inversa. La señal inversa CSYNC (REV) 1126 incluye el impulso 1184 de control coincidente con el impulso 1136 de sincronización para continuar el ajuste del generador 1000 de dirección para el cambio en la dirección inversa y el impulso 1188 de control coincidente con el impulso 1142 de sincronización para continuar el ajuste del generador 1002 de dirección para el cambio en la dirección inversa. También, la señal de control CSYN(REV) 1126 incluye el impulso 1186 de control coincidente con el impulso 1140 de sincronización en la señal de selección SEL3 en 1108. El impulso 1186 de control inicia el generador 1000 de dirección para generar las señales ~A1, ~A2 , ... ~A7 de dirección en 1128. Además, la señal de control CSYNC (REV) 1126 incluye el impulso 1190 de control coincidente con el impulso 1146 de sincronización en la señal de selección SEL6 en 1120. El impulso 1190 de control inicia el generador 1002 de dirección para generar las señales de dirección ~B1, ~B2, ... ~B7 en 1130.

La señal de control CSYNC (REV) 1126 incluye el impulso 1192 de control coincidente con el impulso 1156 de sincronización para continuar el ajuste del generador 1000 de dirección para el cambio en la dirección inversa y el impulso 1194 de control coincidente con el impulso 1162 de sincronización para continuar el ajuste del generador 1002 de dirección para el cambio en la dirección inversa. El generador 1000 de dirección proporciona las señales ~A1~A7 de dirección en 1128. Después de que se inicia la operación de dirección inversa, el generador 1000 de dirección y la señales de dirección ~A1, ~A2 , ... ~A7 en 1128 proporcionan la dirección trece en 1172. La dirección trece en 1172 llega hacer válida durante el impulso 1146 de sincronización y permanece válida hasta el impulso 1162 de sincronización. La dirección trece en 1172 es válida durante los impulsos de sincronización 1156, 1158 y 1160 en las señales de selección SEL1, SEL2 y SEL3 en 1100, 1104 y 1108. El generador 1002 de dirección proporciona las señales ~B1, ~B2 , ... ~B7 de dirección en 1130. Después de que se inicia la operación de dirección inversa, el generador 1002 de dirección- y las señales ~B1, ~B2 , ... ~B7 de dirección en 1130 proporciona la dirección trece en 1174. La dirección trece en 1174 llega hacer válida durante el impulso 1160 de sincronización y permanece válida hasta el impulso 1176 de sincronización. La dirección trece en 1174 es válida durante los impulsos 1162, 1164 y 1166 de sincronización en las señales de selección SEL4, SEL5 y SEL6 en 1112, 1116 y 1120. Las señales ~A1, ~A2 , ... ~A7 en 1128 y ~B1, ~B2, ... ~B7 en 1130 proporciona la misma dirección, la dirección trece en 1172 y 1174. La dirección trece se proporciona durante la serie de seis impulsos de sincronización empezando con el impulso 1156 de sincronización y terminando con el impulso 1166 de sincronización, que es el intervalo de tiempo en dirección para la dirección trece. Durante la siguiente serie de seis impulsos, empezando con el impulso 1176 de sincronización, las señales ~A1, ~A2 , ... ~A7 de dirección en 1128 proporciona la dirección doce en 1178 y las señales ~B1, ~B2, ... ~B7 de dirección en 1130 proporciona la dirección doce también. Los generadores 1000 y 10002 de dirección proporcionan direcciones de la dirección trece hasta la dirección uno en la dirección inversa. Después de la dirección uno, los generadores 1000 y 1002 de generador se reinícian para proporcionar direcciones válidas nuevamente. La Figura 15 es un diagrama de bloques que ilustran una modalidad de un generador 1200 de dirección, un circuito 1202 de enganche y seis grupos 1204a-1204f de activación en una boquilla 40 de cabeza de impresión. El generador 1200 de dirección es similar al generador 400 de dirección de la Figura 9 y los grupos 1204a-1204f de activación son similares a los grupos 202a-202f de activación ilustrados en la Figura 7. El generador 1200 de dirección se acopla eléctricamente a los grupos 1204a-1204c de activación y al circuito 1202 de enganche a través de las líneas 1206 de dirección. También, el generador 1200 de dirección se acopla eléctricamente a la línea 1210 de control que conduce la señal de control CSYNC al generador 1200 de dirección. Además, el generador 1200 de generador se acopla eléctricamente a las líneas 1208a-1208f de selección. Las líneas 1208a-1208f son similares a las líneas 212a-212f de selección ilustradas en la Figura 7. Las líneas 1208a-1208f de selección conducen las señales de selección SEL1, SEL2, ... SEL6 al generador 1200 de dirección, así como a los correspondientes grupos 1204a-1204f de activación (no mostrados) . La línea 1208a de selección conduce la señal de selección SEL1 al generador 1200 de dirección, que en una modalidad es la señal T6 de sincronización. La línea 1208b de selección conduce la señal de selección SEL2 al generador 1200 de dirección, que en una modalidad es la señal TI de sincronización. La línea 1208c de selección conduce la señal de selección SEL3 al generador 1200 de dirección, que en una modalidad es la señal T2 de sincronización. La línea 1208d de selección conduce la señal de selección SEL4 al generador 1200 de dirección, que en una modalidad es la señal T3 de sincronización. En la línea 1208e de selección conduce la señal de selección SEL5 al generador 1200, que en una modalidad es la señal T4 de sincronización, y la línea 1208f de selección conduce la señal de selección SEL6 al generador 1200 de dirección, que en una modalidad de la señal T5 de la señal de sincronización. El circuito 1202 de enganche se acopla eléctricamente a los grupos 1204c-1204f de activación a través de las líneas 1212 de dirección. También, el circuito 1202 de enganche se acopla eléctricamente a las líneas 1208a y 1207f de selección y la línea 1214 de señal de evaluación. Las líneas 1208a y 1208f de selección reciben las señales de selección SEL1 y SEL2 y proporciona la señal SEL1 y SEL6 de selección recibidas al circuito 1202 de enganche. La línea 1214 de evaluación conduce la señal de evaluación EVAL, que es similar a la inversa de la señal de selección SEL11, al circuito 1202 de enganche. Además, el circuito 1202 de enganche se acopla eléctricamente a las líneas 1206 de dirección que conducen las señales ~A1, ~A2, ... ~A7, de dirección al circuito 1202 de enganche. En una modalidad, la señal de evaluación EVAL se genera en la boquilla 40 de cabeza de impresión a partir de las señales de selección SEL1, SEL2, ... SEL6.

Las señales de selección SEL1, SEL2 , ... SEL6, proporciona una serie de seis impulsos que se repiten en una serie repetitiva de seis impulsos, como se describe con respecto a las Figuras 13 y 14. La señal de control CSYNC incluye impulsos coincidentes con los impulsos de las señales de selección SEL1, SEL2 , ... SEL6, para iniciar el generador 1200 de dirección y para configurar la dirección de cambio y la generación de dirección en el generador 1200 de dirección. El generador 1200 de dirección genera las señales ~A1, ~A2 , ... ~A7 de dirección en respuesta a las señales SEL1, SEL2, ... SEL6, de selección y la señal de control CSYNC. Las señales de dirección ~A1, ~A2 , ... ~A7 se proporcionan a través de las líneas 1206 de dirección a los grupos 1204a-1204c de activación. En generador 1200 de dirección, las señales ~A1, ~A2 , ... ~A7 de dirección son válidas durante los impulsos de sincronización en las señales T6, TI y T2 de sincronización que corresponden a los impulsos de sincronización en las señales de selección SEL1, SEL2 y SEL3. La señal de controlo CSYNC incluye un impulso de control coincidente en un impulso de control coincidente con un impulso de sincronización en la señal T4 de sincronización que corresponde al impulso de sincronización en la señal de selección SEL5 para configurar el generador 1200 de dirección para el cambio en la dirección directa. La señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal T6 de sincronización que corresponde al impulso de sincronización de la señal de selección SEL1 para configurar el generador 1200 de dirección para el cambio en la dirección de inversa. Para iniciar la generación de dirección del generador 1200 de dirección, la señal de control CSYNC incluye un impulso de control coincidente por un impulso de sincronización en la señal T2 de sincronización que corresponde al impulso de sincronización de la señal de selección SEL3. El circuito 1202 de enganche proporciona las señales ~B1, ~B2 , ... ~B7 de dirección en respuesta a las señales ~A1, ~A2 , ... ~A7 de dirección recibidas, las señales de selección SEL1 y SEL6 y la señal de valuación EVAL. El enganche 1202 de dirección recibe señales ~A1, ~A2 , ~A7 de dirección válidas durante el impulso de sincronización en la señal de selección SEL1 y se engancha en las señales ~A1, ~A2 , ... ~A7 de dirección válidas para proporcionar señales ~B1, . ~B , ... ~B7 de dirección. Las señales ~A1, ~A2 , ... ~A7 y ~B1, ~B2 , ... ~B7 de dirección proporciona la misma dirección a los grupos 1204a-1204f de activación durante un intervalo de tiempo de dirección. Las señales ~B1, ~B2 , ... ~B7 se proporcionan a través de las líneas 1212 de dirección a los grupos 1204c-1204f de activación. Las señales ~B1, ~B2 , ... ~B7 de dirección son válidas durante los impulsos de sincronización en las señales de selección SEL3 , SEL4, SEL5 y SEL6. En una operación de ejemplo, durante una serie de seis impulsos, la señal de control CSYNC incluye un impulso de control coincidente con un impulso de sincronización en la señal de selección SEL5 para configurar el generador 1200 de dirección para el cambio en la dirección directa o coincidente con un impulso de sincronización en la señal de selección SEL1 para el cambio en la dirección inversa. El generador 1200 de dirección no se inicia durante esta serie de seis impulsos y, en este ejemplo, proporciona todas las señales ~A1, ~A2 , ... ~A7 de dirección de alto nivel de voltaje. El circuito 1202 de enganche se engancha en las señales ~A1, ~A2 , ... ~A7 de dirección para proporcionar señales ~B1, ~B2 , ... ~B7 de dirección de alto nivel de voltaje . En la siguiente serie de seis impulsos de sincronización, la señal de control CSYNC incluye un impulso de control coincidente con el impulso de sincronización en la señal de selección SEL5 o señal de selección SEL1 para configurar la dirección seleccionada de cambio en el generador 1200 de dirección. También, la señal de control CSYNC incluye un impulso de control coincidente con el impulso de sincronización en la señal de control SEL3 para iniciar el generador 1200 de dirección para generar señales ~A1, ~A2 , ... ~A7 de dirección, válidas. Durante esta segunda serie de seis impulsos, el generador 1200 de dirección proporciona todas las señales ~A1, ~A2 , ... ~A7 de dirección de alto nivel de voltaje y el enganche 1202 se engancha en las señales ~A1, ~A2 , ... ~A7 de dirección para proporcionar todas las señales ~B1, ~B2 , ... ~B7 de dirección de alto nivel de voltaje. En la siguiente, serie de seis impulsos de sincronización, la señal de control CSYNC incluye un impulso de control coincidente con el impulso de sincronización en la señal de selección SEL5 o SEL1 para configurar la dirección seleccionada de cambio en el generador 1200 de dirección. Durante esta tercera serie de seis impulsos, el generador 1200 de dirección proporciona señales ~A1, ~A2 , ... ~A7 de dirección válidas que incluyen señales de bajo nivel de voltaje durante los impulsos de sincronizacion.de las señales de selección SEL1, SEL2 y SEL3. Las señales de dirección ~A1, ~A2 , ... ~A7 válidas se usan para habilitar las celdas 120 de activación en los subgrupos de filas de SGl, SG2 y SG3 en los grupos FGl, FG2 y FG3 de activación en 1204a-1204c para activación. El circuito 1202 de enganche se engancha en las señales ~A1, ~A2, ... ~A7 de dirección válidas y proporciona las señales ~B1, ~B2, ... ~B7 de dirección válidas. El circuito 1202 de enganche proporciona las señales ~B1, ~B2 , ... ~B7 de dirección válidas durante los impulsos de sincronización de las señales de selección SEL3, SEL4, SEL5 y SEL6. Las señales ~B1, ~B2 , ... ~B7 de dirección válidas se usan para habilitar la celda 120 de activación en los subgrupos de filas SG3 , SG4 , SG5 y SG6 en los grupos FG3 , FG4, FGS y FG6 de activación en 1204c-1204f para la activación. Durante la tercera serie de impulsos de sincronización de las señales de selección SEL1, SEL2 , ... SEL6, las señales de dirección ~A1, ~A2 , ... ~A7 incluyen señales de bajo nivel de voltaje que corresponden a una de las trece direcciones y las señales ~B1, ~B2, ... ~B7 de dirección incluyen señales de bajo nivel de voltaje, que corresponden a la misma de las trece direcciones. Durante cada serie subsiguiente de seis impulsos de las señales de selección SEL1, SEL2 , ... SEL6 , las señales ~A1, ~A2 , ... ~A7 y ~B1, ~B2, ... ~B7 de dirección incluyen señales de bajo nivel de voltaje que corresponden a la misma de las trece direcciones. Cada serie de impulsos de sincronización es un intervalo de tiempo de dirección, tal que una de las trece direcciones se proporciona durante cada serie de seis impulsos. En la operación de dirección directa, la dirección uno se proporciona primero por el generador 1200 de dirección y el circuito 1202 de enganche, seguido por la dirección 2 y así sucesivamente hasta la dirección trece. Después de la dirección trece, el generador 1200 de dirección y el circuito 1202 de enganche proporcionan todas las señales ~A1, ~A2 , ... ~A7 y ~B1, ~B2 , ... ~B7 de dirección de alto nivel de voltaje. En la operación de dirección inversa, la dirección trece se proporciona primero por el generador 1200 de dirección y el circuito 1202 de enganche, seguido por la dirección doce y así hasta la dirección uno. Después de la dirección uno, el generador 1200 de dirección y el circuito 1202 de enganche proporcionan todas las señales ~A1, ~A2, ... ~A7 y ~B1, ~B2, ... ~B7 de dirección de alto nivel de voltaje. También, durante cada serie de seis impulsos de las señales de selección SEL1, SEL2 , ... SEL6, se proporciona un impulso de control coincidente con un impulso de sincronización en la señal de selección SEL5 o SEL1 para continuar el cambio en la dirección seleccionada. La Figura 16 es un diagrama que ilustra una modalidad de un registro 1220 de enganche. El circuito 1202 de enganche incluye siete registros de enganche, tal como el registro 1220 de enganche. Cada registro 1220 de enganche se engancha en una de las siete señales ~A1, ~A2, ... ~A7 de dirección y proporciona las correspondientes señales ~B1, ~B2, ... ~B7 de dirección enganchadas. El registro 1220 de enganche incluye una primera etapa 1222 de enganche, una segunda etapa 1224 de enganche y un transistor 1226 de enganche. La primera etapa 1222 de enganche se acopla eléctricamente en 1228 a un lado de la ruta de pérdida- fuente del transistor 1226 de enganche y la segunda etapa 1224 de enganche se acopla eléctricamente en 1230 al otro lado de la ruta de pérdida-fuente del transistor 1226 de enganche. La puerta del transistor 1226 de enganche se acopla eléctricamente a la línea 1208a de señal que conduce la señal de selección SEL1 al transistor 1226 de enganche como la señal de enganche ENGANCHE. La primera etapa 1222 de enganche incluye un primer transistor 1234 de pre-carga, un transistor 1236 de selección, un transistor 1238 de dirección y un capacitor 1240 de nodo de dirección. La puerta del primer transistor 1234 de pre-carga se acopla eléctricamente a la pérdida del primer transistor 1234 de pre-carga y a una línea 1208f de señal que conduce la señal de selección SEL6 al primer transistor 1234 de pre-carga como la primera señal de pre-carga PREl . La fuente del primer transistor 1234 de pre-carga se acopla eléctricamente en 1228 a un lado de la ruta de pérdida-fuente del transistor 1226 de enganche y a un lado del capacitor 1240 de nodo de dirección. El otro lado del capacitor 1240 de nodo de dirección se acopla eléctricamente a un voltaje de referencia, tal como tierra. Además, la fuente del primer transistor 1234 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 1236 de selección. La puerta del transistor 1236 de selección se acopla eléctricamente a la línea 1208a de selección que conduce la señal SEL1 de selección al transistor 1236 de selección. El otro lado de la ruta de pérdida-fuente del transistor 1236 de selección se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 1238 de dirección. El otro lado de la ruta de pérdida-fuente del transistor 1238 de dirección se acopla eléctricamente a un voltaje de- referencia, tal como tierra. La puerta del transistor 1238 de dirección se acopla eléctricamente a una de las líneas 1206 de dirección. La segunda etapa 1224 de enganche incluye un segundo transistor de pre-carga 1246, un transistor 1248 de evaluación, un transistor 1250 de dirección enganchado y un capacitor 1252 de nodo de dirección, enganchado. La puerta del segundo transistor 1246 de pre-carga se acopla eléctricamente a la pérdida o dren del segundo transistor 1246 de pre-carga y a la línea 1208a de señal que conduce la señal de selección SEL1 al segundo transistor 1246 de pre-carga como la segunda señal de pre-carga PRE2. La fuente del segundo transistor 1246 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 1248 de evaluación y a una de las líneas 1212 de dirección enganchadas. La puerta del transistor 1248 de evaluación se acopla eléctricamente a la línea 1214 de señal de evaluación. El otro lado de la ruta de pérdida-fuente del transistor 1248 de evaluación se acople eléctricamente a la ruta de pérdida-fuente del transistor 1250 de dirección, enganchado. El otro lado de la ruta de pérdida-fuente del transistor 1250 de dirección, enganchado se acopla eléctricamente a un voltaje de referencia, tal como tierra. La puerta del transistor 1250 de dirección, enganchado se acopla eléctricamente en 1230 a la ruta de pérdida-fuente del transistor 1226 de enganche. Además, la puerta del transistor 1250 de dirección, enganchado, se acopla eléctricamente en 1230 a un lado del capacitor 1252 de nodo de dirección, enganchado. El otro lado del capacitor 1252 enganchado de nodo de dirección se acopla eléctricamente a un voltaje de referencia, tal como tierra. El primer transistor 1234 de pre-carga recibe la señal de pre-carga PREl a través de la línea 1208f de señal, y el transistor 1236 de selección recibe la señal de selección SEL1 a través de la línea 1208a de señal. Si la señal de selección SEL1 se ajusta a un bajo nivel de voltaje y la señal de pre-carga PREl se ajusta a un alto nivel de voltaje, se apaga el transistor 1236 de selección (que no conduce) y el capacitor 1240 de nodo de dirección se carga a un alto nivel de voltaje a través del transistor 1234 de pre-carga.

El transistor 1238 de dirección recibe una de las señales ~A1, ~A2 , ... ~A7 de dirección a través de la línea 1206 de dirección. Si la señal ~A1, ~A2 , ... ~A7 de dirección se ajusta a un alto nivel de voltaje, el transistor 1238 de dirección se enciende (que conduce) y si la señal ~A1, ~A2 , ... ~A7 de dirección recibida se ajusta a un bajo nivel de voltaje, se apaga (que no conduce) el transistor 1238 de dirección. El transistor 1236 de selección se enciende conforme la señal de selección SEL1 transita a un alto nivel de voltaje. Si el transistor 1238 de dirección está encendido, el capacitor 1240 de nodo de dirección se descarga a un bajo nivel de voltaje. Si el transistor 1238 de dirección está apagado y el capacitor 1240 de nodo de dirección se carga a un alto nivel de voltaje, el capacitor 1240 de nodo de dirección no se descarga y permanece a un alto nivel de voltaje. El transistor 1226 de enganche recibe la señal de enganche ENGANCHE a través de la línea 1208a de señal. Si la señal de enganche ENGANCHE se ajusta a un alto nivel de voltaje, el transistor 1226 de enganche se enciende y si la señal de enganche ENGANCHE se ajusta a un bajo nivel de voltaje, se apaga el transistor 1226 de enganche. El transistor 1226 de enganche se enciende para pasar el nivel de voltaje en el capacitor 1240 de nodo de dirección al capacitor 1252 de nodo de dirección, enganchado. La capacitancia del capacitor 1240 de nodo de dirección es aproximadamente tres veces mayor que la capacitancia del capacitor 1252 de nodo de dirección, enganchado tal que cuando se mueve la carga entre el capacitor 1240 de nodo de dirección y el capacitor 1252 de nodo de dirección enganchado, niveles altos o bajos de voltaje, adecuados, permanecen en los capacitores 1240 y 1252. Si el capacitor 1226 de engancha está apagado conforme el capacitor 1240 de nodo de dirección se carga a un alto nivel de voltaje a través del primer transistor 1234 de pre-carga, el nivel de voltaje en el capacitor 1252 de nodo de dirección enganchado permanece sin cambio. El capacitor 1240 de nodo de dirección se pre-carga sin afectar la segunda etapa 1224 de enganche del registro 1220 de enganche, incluyendo la señal de dirección enganchada en la línea 1212 de dirección enganchada. Si el transistor 1226 de enganche está encendido conforme el capacitor 1240 de nodo de dirección se carga un alto nivel de voltaje a través del primer transistor 1234 de pre-carga, el capacitor 1252 de nodo de dirección enganchado se carga a un alto nivel de voltaje y el transistor 1250 de dirección enganchado se enciende. La segunda etapa 1224 de enganche, que incluye la señal de dirección enganchada en la línea 1212 de dirección enganchada, se afecta conforme el capacitor 1240 de nodo de dirección y el capacitor 1252 de nodo de dirección enganchado se cargan a un alto nivel de voltaje a través del primer transistor 1234 de pre-carga. En una modalidad, el transistor 1226 de enganche se remueve de entre la primera etapa 1222 de enganche y la segunda etapa 1224 de enganche. Además, el capacitor 1252 de nodo de dirección enganchado se puede remover y el valor de capacitancia del capacitor 1240 de nodo de dirección se puede reducir puesto que el capacitor 1240 de nodo de dirección no necesita por más tiempo cargar o descarga el capacitor 1252 de nodo de dirección, enganchado. En esta modalidad, el capacitor 1240 de nodo de dirección se pre-carga a través del primer transistor 1234 de pre-carga para encender el transistor 1250 de dirección enganchado en la segunda etapa 1224 de enganche y la pre-carga del capacitor 1240 de nodo de dirección no se aisla de la segunda etapa 1224 de enganche. El segundo transistor 1246 de pre-carga recibe la señal de pre-carga PRE2 a través de la línea 1208a de señal, y el transistor 1248 de evaluación recibe una señal de evaluación EVAL a través -de . la línea 1246 de señal de evaluación. Si la señal de evaluación EVAL se ajusta a un bajo nivel de voltaje y la señal de pre-carga PRE2 se ajusta a un alto nivel de voltaje, el transistor 1248 de evaluación se apaga y la línea 1212 de dirección, enganchada se carga a un alto nivel de voltaje a través del transistor 1246 de pre-carga.

El transistor 1226 de enganche se enciende para pasar el nivel de voltaje en el capacitor 1240 de nodo de dirección al capacitor 1252 de nodo de dirección enganchado. Un alto nivel de voltaje enciende el transistor 1250 de dirección, enganchado y un bajo nivel de voltaje apaga el transistor 1250 de dirección, enganchado. La señal' de evaluación EVAL se ajusta a un alto nivel de voltaje para encender el transistor 1248 de evaluación y descargar la señal de dirección enganchada a un bajo nivel de voltaje si el transistor 1250 de dirección, enganchado, se enciende. Si el transistor 1250 de dirección, enganchado está apagado conforme se enciende el transistor 1248 de evaluación, la línea 1212 de dirección enganchada permanece a un alto nivel de voltaje. El transistor 1226 de enganche se apaga para engancharse en el nivel de voltaje en el capacitor 1252 de nodo de dirección, enganchado y el estado del transistor 1250 de dirección, enganchado. En una operación de ejemplo de una modalidad del registro 1220 de enganche, la primera señal de pre-carga PREl, la señal de selección SEL1 y la señal de enganche ENGANCHE se ajustan a un bajo nivel de voltaje. Además, la segunda señal de pre-carga PRE2 se ajusta a un bajo nivel de voltaje y la señal de evaluación EVAL se ajusta a un alto nivel de voltaje. Con la señal de enganche ENGANCHE a un bajo nivel de voltaje, el transistor 1226 de enganche se apaga para engancharse en el nivel de voltaje en el capacitor 1252 de nodo de dirección, enganchado que ajusta el estado encendído/apagado del transistor 1250 de dirección, enganchado. Con la señal de evaluación EVAL ajustada a un alto nivel de voltaje, el transistor 1248 de evaluación se enciende para descargar la señal de dirección enganchada si se enciende el transistor 1250 de dirección, enganchado. Con la señal de pre-carga PRE2 ajustada a un bajo nivel de voltaje, el nivel de voltaje en la línea 1212 de dirección enganchada corresponde al estado del transistor 1250 de dirección, enganchado. Si el transistor 1250 de dirección enganchado está encendido, las señales ~B1, ~B2, ~B7 de dirección, enganchadas en la línea 1212 de dirección enganchada se accionan de manera activa a un bajo nivel de voltaje. Si está apagado el transistor 1250 de dirección enganchado, la señal ~B1, ~B2 , ... ~B7 de dirección enganchada en la línea 1212 de dirección enganchada permanece a un nivel alto de voltaje pre-cargado. La primera señal de pre-carga PREl se ajusta a un alto nivel de voltaje para precargar el capacitor 1240 de nodo de dirección a un alto nivel de voltaje. Conforme el capacitor 1240 de nodo de dirección se carga a un alto nivel de voltaje, una señal ~A1, ~A2 , ... ~A7 de dirección válida se proporciona en la línea 1206 de dirección al transistor 1238 de dirección. La señal ~A1, ~A2 , ... ~A7 de dirección válida ajusta el estado en encendido/apagado del transistor 1238 de dirección y la señal de pre-carga PREl transita a un bajo nivel de voltaje al final del primer periodo de tiempo de pre-carga. Entonces, la señal de selección SEL1, la señal de enganche ENGANCHE y la señal de pre-carga PRE2 se ajustan a un alto nivel de voltaje y la señal de evaluación EVAL se ajusta a un bajo nivel de voltaje. La señal se selección SEL1 enciende el transistor 1236 de selección y la señal de enganche ENGANCHE enciende el transistor 1226 de enganche. Si la señal ~A1, ~A2 , ... ~A7 de dirección válida en la línea 1206 de señal está a un alto nivel de voltaje, el transistor 1238 de dirección se enciende y el capacitor 1240 de nodo de dirección y el capacitor 1252 de nodo de dirección, enganchado, se descargan a un bajo nivel de voltaje. Si la señal ~A1, ~A2 , ... ~A7 de dirección válida en la línea 1206 de señal está a un bajo nivel de voltaje, el transistor 1238 de dirección se apaga y el capacitor 1240 de nodo de dirección carga el capacitor 1252 de nodo de dirección enganchado a un alto nivel de voltaje. Lo inverso de la señal ~A1, ~A2 , ... ~A7 de dirección válida recibida en la línea 1206 de señal se almacena en los capacitores 1240 y 1252. El nivel de voltaje en el capacitor 1252 de dirección enganchado ajusta el estado encendido/apagado del transistor 1250 de dirección, enganchado. Con la señal de evaluación EVAL ajustada a un bajo nivel de voltaje y la señal de pre-carga PRE2 ajustada a un alto nivel de voltaje, se apaga el transistor 1248 de evaluación y la línea 1212 de dirección de enganche se carga a un alto nivel de voltaje. La señal de selección SELl, la señal de enganche ENGANCHE y la señal de pre-carga PRE2 se ajustan a un bajo nivel de voltaje al final de periodo de tiempo de selección. Con la señal de enganche ENGANCHE a un bajo nivel de voltaje, el transistor 1226 de enganche se apaga para engancharse en el estado del transistor 1250 de dirección, enganchado. Entonces, la señal de evaluación EVAL se ajusta a un alto nivel de voltaje para encender el transistor 1248 de evaluación. Si el capacitor 1252 de nodo de dirección enganchado se carga a un alto nivel de voltaje para encender el transistor 1250 de dirección de enganche, la línea 1212 de dirección enganchada se descarga a un bajo nivel de voltaje. Si el capacitor 1252 de nodo de dirección enganchado está a un bajo nivel de voltaje para apagar el transistor 1250 de dirección enganchado, la línea 1212 de dirección enganchada permanece cargada a un alto nivel de voltaje. De esta manera, lo inverso de la señal ~A1, ~A2, ~A7 de dirección se presenta en el capacitor 1252 enganchado de nodo de dirección y lo inverso del nivel de voltaje en el capacitor 1252 enganchado de nodo de dirección se presenta en la línea 1212 enganchada de dirección como la señal ~B1, ~B2 , ... ~B7 de dirección enganchada. La señal ~A1, ~A2 , ... ~A7 de dirección se engancha en el registro 1220 de enganche y se proporciona como la señal ~B1, ~B2, ... ~B7 de dirección enganchada en la línea 1212 de dirección enganchada . La señal ~B1, ~B2 , ... ~B7 de dirección enganchada permanece válida conforme la señal de pre-carga PREl se bascula alta para cargar el capacitor 1240 de nodo de dirección con el transistor 1226 de enganche apagado. La señal ~B1, ~B2 , ... ~B7 de dirección enganchada llega a ser inválida conforme la señal de selección SELl, la señal de enganche ENGANCHE y la señal de pre-carga PRE2 se ajustan a un alto nivel de voltaje y la señal de evaluación EVAL se ajusta a un bajo nivel de voltaje. La Figura 17 es un diagrama de sincronización, que ilustra una operación de ejemplo de una modalidad del registro 1220 de enganche. Las señales ~A1, ~A2 , ... ~A7 de dirección en 1300 están en transición en 1302. La señal de pre-carga PREl en 1304 se ajusta a un alto nivel de voltaje en 1306 durante un periodo de tiempo, indicado en 1308. Durante el periodo 1308 de tiempo, la señal de selección SELl en 1310 y la señal de enganche ENGANCHE en 1312 se ajustan a un bajo nivel de voltaje para apagar el transistor 1236 de selección y el transistor 1226 de enganche, respectivamente. El alto nivel de voltaje de la señal de pre-carga PREl en 1306, carga el capacitor 1240 de nodo de dirección a través del capacitor 1234 de pre-carga. Con el transistor 1226 de enganche apagado, el nivel de voltaje en el capacitor 1252 enganchado de nodo de dirección permanece sin cambio. Además, durante el periodo 1308 de tiempo, la señal de pre-carga PRE2 en 1314 está a un bajo nivel de voltaje y la señal de evaluación EVAL en 1316 está a un alto nivel de voltaje para encender el transistor 1248 de evaluación. La señal ~B1, ~B2 , ... ~B7 de dirección enganchada en 1318 permanece sin cambio. Las señales ~A1, ~A2 , ... ~A7 de dirección en 1300 se proporcionan por el generador 1200 de dirección y llegan a ser señales ~A1, ~A2, ... ~A7 de dirección válidas en 1320. Una de las señales' -Al, ~A2 , ... ~A7 de dirección válidas en 1320 se proporciona en la línea 1206 de señal para ajustar el estado de encendido/apagado del transistor 1238 de dirección. La señal de pre-carga PREl en 1304 transita baja en 1322 al final del periodo 1308 de tiempo. Las señales ~A1, ~A2 , ... ~A7 de dirección entre 1300 permanecen válidas en 1324 durante el siguiente periodo de tiempo, indicado en 1326. Durante el periodo de tiempo en 1326, la señal de pre-carga PREl en 1304 permanece a un bajo nivel de voltaje en tanto que la señal de selección SELl en 1310 transita a un alto nivel de voltaje en 1328, la señal de enganche ENGANCHE en 1312 transita a un alto nivel de voltaje en 1330, la señal de pre-carga PRE2 en 1314 transita a un alto nivel de voltaje en 1332 y la señal de evaluación EVAL en 1316 transita a un bajo nivel de voltaje en 1334. La señal ~A1, ~A2 , ... ~A7 de dirección válida en 1324 ajusta el estado encendido/apagado del transistor 1238 de dirección. Con la señal de selección SELl en 1310 ajustada a un alto nivel de voltaje y la señal de enganche ENGANCHE en 1312 ajustada a un alto nivel de voltaje, el nivel de voltaje en el capacitor 1240 de nodo de dirección y el capacitor 1252 de nodo de dirección enganchado se basa en el estado del transistor 1238 de dirección. Si el transistor 1238 de dirección se enciende por la señal ~A1, ~A2 , ... ~A7 de dirección válida en 1324, el capacitor 1240 de nodo de dirección y el capacitor 1252 enganchado de nodo de dirección se descargan a un bajo nivel de voltaje. Si el transistor 1238 de dirección se apaga por la señal ~A1, ~A2, ... ~A7 de dirección válida en 1324, el capacitor 1240 de nodo de dirección y el capacitor 1252 enganchado de nodo de dirección permanecen a un alto nivel de voltaje. Con la señal de pre-carga PRE2 en 1314 ajustada a un alto nivel de voltaje en 1332 y la señal de evaluación EVAL en 1316 ajustada a un bajo nivel de voltaje en 1334, el transistor 1248 de evaluación se apaga y la línea 1212 de dirección enganchada se carga a un alto nivel de voltaje a través del segundo transistor 1246 de pre-carga. Conforme la señal de evaluación EVAL en 1316 transita a un bajo nivel de voltaje en 1334 y la señal de pre-carga PRE2 en 1314 transita a un alto nivel de voltaje en 1332, las señales ~B1, ~B2, ... ~B7 de dirección enganchadas en 1318 transitan a señales de dirección enganchadas inválidas en 1336. Al final del periodo 1326 de tiempo, la señal de selección SELl en 1310 transita a un bajo nivel de voltaje en 1338 para apagar el transistor 1236 de selección, la señal de enganche ENGANCHE en 1312 transita a un bajo nivel de voltaje en 1340 para apagar el transistor 1226 de enganche y la señal de pre-carga PRE2 en 1314 transita a un bajo nivel de voltaje en 1342 para determinar la carga de la línea 1212 de dirección enganchada a través del transistor 1246 de pre-carga. Apagando el transistor 1226 de enganche, los enganches en el nivel de voltaje en el transistor 1252 enganchado de nodo de dirección apagan o encienden el transistor 1250 de dirección enganchado. La señal de evaluación EVAL en 1316 transita a un alto nivel de voltaje en 1344, durante el siguiente periodo de tiempo, indicado en 1346. Conforme la señal de evaluación EVAL en 1316 transita a un alto nivel de voltaje en 1344, las señales ~B1, ~B2 , ... ~B7 de dirección enganchadas en 1318, incluyendo la señal de la línea 1212 de dirección enganchada, llegan a ser válidas en 1348. Las señales ~A1, ~A2, ... ~A7 de dirección en 1300 proporcionadas por el generador 1200 de dirección permanecen válidas durante el periodo 1346 de tiempo. Además, ambas señales ~A1, ~A2 , ... ~A7 de dirección en 1300 y las señales de dirección enganchadas ~B1, ~B2, ... ~B7 en 1318 permanecen válidas para el siguiente periodo de tiempo, indicado en 1350. Las señales ~A1, ~A2 , ... ~A7 de dirección en 1300 llegan a ser señales de dirección inválidas en 1352, al comienzo del periodo de tiempo indicado en 1354. Además, las señales ~A1, ~A2, ... ~A7 de dirección en 1300 permanecen inválidas durante el periodo de tiempo indicado en 1356. Las señales ~B1, ~B2, ... ~B7 de dirección enganchadas permanecen válidas durante los periodos de tiempo 1354 y 1356. Las señales ~A1, -A2 , ... -A7 de dirección en 1300 están en transición en 1358, durante el periodo de tiempo indicado en 1360, y llegan a ser señales -Al, ~A2,...~A7 de dirección válidas en 1362. La señal de pre-carga PR?1 en 1304 transita a un alto nivel de voltaje en 1364, y las señales -Bl, ~B2,...~B7 de dirección enganchada son válidas durante el periodo 1360 de tiempo. El periodo 1360 de tiempo es similar al periodo 1308 de tiempo y el ciclo se repite por sí mismo a través de los periodos 1326, 1346, 1350, 1354 y 1356 de tiempo. En esta modalidad, el ciclo incluye seis periodos de tiempo, tal como los periodos 1326, 1346, 1350, 1354, 1356 y 1360 de tiempo. Las señales -Al, -A2 , ... -A7 de dirección en 1300 son válidas para tres periodos de tiempo 1326, 1346, y 1350 y las señales -Bl, ~B2 , ... -B7. de dirección enganchadas en 1318 son válidas para cuatro periodos de tiempo 1350, 1354, 1356 y 1360. Las señales de dirección -Al, ~A2,...~A7 de dirección en 1300 y las señales -Bl, ~B2,...~B7 de dirección enganchadas en 1318 son ambas válidas durante el periodo 1350 de tiempo. El registro 1220 de enganche se engancha en las señales -Al, -A2 , ... -A7 de dirección en 1300 en tanto que las señales -Bl, ~B2,...~B7 de dirección enganchadas en 1318 son inválidas durante dos periodos de tiempo, tal como los periodos 1326 y 1346 de tiempo. En otras modalidades, el número de periodos de tiempo en un ciclo se puede ajustar a cualquier número adecuado de periodos de tiempo y el circuito 1202 de enganche puede engancharse en las señales -Al, -A2 , ... -A7 de dirección en 1300 en dos o más periodos de tiempo. La Figura 18 es un diagrama que ilustra una modalidad de una celda 1400 de registro de cambio de dirección individual para el uso en otras modalidades de generadores de dirección que proporcionan direcciones en las direcciones directa e inversa. La celda 1400 de registro de cambio incluye una primera etapa que es una etapa de entrada, indicada con líneas punteadas en 1402, y una segunda etapa que es una etapa de salida, indicada con líneas punteadas en 1404. La primera etapa 1402 incluye un primer transistor 1406 de pre-carga, un primer transistor 1408 de evaluación y un transistor 1410 de entrada. La segunda etapa 1404 incluye un segundo transistor 1412 de pre-carga, un segundo transistor 1414 de evaluación y un transistor 1416 de nodo interno. La primer etapa 1402, la puerta y un lado de la ruta de pérdida-fuente del primer transistor 1406 de pre-carga se acoplan eléctricamente a la primera línea 1418 de pre-carga. La primera línea 1418 de pre-carga conduce impulsos de sincronización en la primera señal de pre-carga PREl a la celda 1400 de registro de cambio. El otro lado de la ruta de pérdida-fuente del primer transistor 1406 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del primer transistor 1408 de evaluación y la puerta del transistor 1416 del nodo interno a través, del nodo 1420 interno. El nodo interno 1420 proporciona la señal de SN de nodo interno entre las etapas 1402 y 1404 a la puerta del transistor 1416 de nodo interno. La puerta del primer transistor 1408 de evaluación se acopla eléctricamente a la primera línea 1422 de señal de evaluación que conduce impulsos de sincronización en la primera señal de evaluación EVALl a la celda 1400 de registro. El otro lado de la ruta de pérdida-fuente del primer transistor 1408 de evaluación se acopla eléctricamente a un lado de la ruta de pérdida-fuente en el transistor 1410 de entrada en 1424. La puerta del transistor 1410 de entrada se acopla eléctricamente a la línea 1411 de entrada. El otro lado de la ruta de pérdida- fuente del transistor 1410 de entrada se acopla eléctricamente a una referencia, tal como tierra, en 1426. En la segunda etapa 1404, la puerta y un lado de la ruta de pérdida-fuente del segundo transistor 1412 de pre-carga se acoplan eléctricamente a una segunda línea de pre-carga 1428. La segunda línea 1428 de pre-carga conduce impulsos de sincronización en una segunda señal de pre-carga PRE2 a la celda 1400 de registro de cambio. El otro lado de la ruta de pérdida-fuente del segundo transistor 1412 de pre-carga se acopla eléctricamente a un lado de la ruta de pérdida-fuente del segundo transistor 1414 de evaluación y la línea 1430 de salida del registro de cambio. La puerta del segundo transistor 1414 de evaluación se acopla eléctricamente a la segunda línea 1432 de señal de evaluación que conduce la segunda señal de evaluación EVAL2 a la celda 1400 del registro de cambio. El otro lado de la ruta de pérdida-fuente del segundo transistor 1414 de evaluación se acopla eléctricamente a un lado de la ruta de pérdida-fuente del transistor 1416 del nodo interno en 1434. El otro lado de la ruta de pérdida-fuente del transistor 1416 de nodo interno se acopla eléctricamente a una referencia, tal como tierra, en 1436. La puerta del transistor 1416 de nodo interno incluye una capacitancia 1438 para almacenar la señal SN de nodo interno. La línea de salida de la celda de registro de cambio en 1430 incluye una capacitancia 1440 que almacena la señal de salida SO de celda de registro de cambio. La celda 1400 de registro de cambio recibe una señal de entrada SI y a través de una serie de operaciones de pre-carga y evaluación, almacena el valor de la señal de entrada SI como la señal de salida SO. La primera etapa 1402 recibe la señal de entrada SI y almacena lo inverso de la señal de entrada SI como la señal SN de nodo interno. La segunda etapa 1404 recibe la señal SN de nodo interno y almacena lo inverso de la señal SN de nodo interno como la señal NO de salida. En operación, la celda 1400 de registro de cambio recibe un impulso de sincronización en la primera señal de pre-carga PREl que pre-carga en nodo interno 1420 y la señal SN en nodo interno a un alto nivel de voltaje a través del primer transistor 1406 de pre-carga. Entonces, la celda 1400 de registro de cambio recibe un impulso de sincronización en la primera señal de evaluación EVALl que enciende el primer transistor 1408 de evaluación. Si la señal de entrada SI está a un bajo nivel de voltaje que apaga el transistor 1410 de entrada, el nodo interno 1420 y la señal SN de nodo interno permanecen cargadas a un alto nivel de voltaje. Si la señal SI de entrada está a un alto nivel de voltaje que enciende el transistor 1410 de entrada, el nodo interno 1420 y la señal SN de nodo interno se descargan a un bajo nivel de voltaje. La celda 1400 de registro de cambio recibe un impulso de sincronización en una segunda señal de pre-carga PRE2 que pre-carga en la línea 1430 de señal de salida y la señal de salida SO a un alto nivel de voltaje. Anterior al impulso de sincronización en la segunda señal de pre-carga PRE2, la línea 1430 de salida puede almacenar una señal SO de salida válida. Entonces, la celda 1400 de registro de cambio recibe un impulso de sincronización en la segunda señal de evaluación EVAL2 que enciende el segundo transistor 1414 de evaluación. Si la señal SN de nodo interno está a un bajo nivel de voltaje se apaga el transistor 1416 de nodo interno, la línea 1430 de salida y la señal SO de salida permanecen cargadas a un alto nivel de voltaje. Si la señal SN de nodo interno está a un alto nivel de voltaje que enciende el transistor 1416 de nodo interno, la línea 1430 de salida y la señal SO de salida se descargan a un bajo nivel de voltaje. La Figura 19 es un diagrama que ilustra un generador 1500 de dirección que usa la celda 1400 de registro de cambio para proporcionar direcciones en la dirección directa e inversa. El generador 1500 de dirección incluye un primer registro 1502 de cambio, un segundo registro 1504 de cambio, un primer circuito lógico 1506, un segundo circuito lógico 1508 y un circuito 1510 de dirección. El primer registro 1502 de cambio se acopla eléctricamente al primer circuito lógico 1506 a través de las líneas 1512a-1512m de salida de registros de cambio. Las líneas 1512a-1512m de salida de registro de cambio proporcionan señales S01-S013 de salida de registro de cambio al circuito lógico 1506 como señales A11-A113 de entrada de circuito lógico, respectivamente. También, el primer registro 1502 de cambio se acopla eléctricamente a la línea 1514 de señal que conduce la señal de control CSYNC al primer registro 1502 de cambio. Además, el primer registro 1502 de cambio recibe impulsos de sincronización de las señales T1-T4 de sincronización. El primer registro 1502 de cambio se acopla eléctricamente a la primera línea 1516 de señal de sincronización que conduce' la señal TI de sincronización al primer registro 1502 de cambio como la primera señal de pre-carga PREl. El primer registro 1502 de cambio se acopla eléctricamente a la primera red 1518 de división de resistencias a través de la primera línea 1520 de señal de evaluación. La primera red 1518 de división de resistencias se acopla eléctricamente a la segunda línea 1522 de señal de sincronización que conduce la señal T2 de sincronización a la primera red 1518 de división de resistencias. La primera red 1518 de división de resistencias proporciona una señal de sincronización de nivel T2 de voltaje reducido al primer registro 1502 de cambio a través de la primera línea 1520 de señal de evaluación como la primera señal de evaluación EVALl. El primer registro 1502 de cambio se acopla eléctricamente a la tercera línea 1524 de señal que conduce la señal T3 de sincronización al primer registro 1502 de cambio como la segunda señal de pre-carga PRE2. El primer registro 1502 de cambio se acopla eléctricamente a la segunda red 1526 de división de resistencias a través de la segunda línea 1528 de señal de evaluación. La segunda red 1526 de división de resistencias se acopla eléctricamente a la cuarta línea 1530 de señal de sincronización que proporciona la señal T4 de sincronización a la segunda red 1526 de división de resistencias. La segunda red 1526 de división de resistencias proporciona una señal de sincronización de nivel T4 de voltaje reducido al primer registro 1502 de cambio a través de la segunda línea 1528 de señal de evaluación como la segunda señal de evaluación EVAL2. El segundo registro 1504 de cambio se acopla eléctricamente al segundo circuito lógico 1508 a través de las líneas 1532a-1532m de salida de registro de cambio. La salida 1532a-1532m de salida de registro de cambio conducen señales S01-S013 de salida de registro de cambio al circuito lógico 1508 como señales A113-A11 de entrada de circuito lógico, respectivamente. También, el segundo registro 1504 de cambio se acopla eléctricamente a la línea 1514 de señal de control que conduce la señal de control CSYNC al segundo registro 1504 de cambio. Además, el segundo registro .1504 de cambio recibe impulsos de sincronización de los impulsos T1-T4 de sincronización. El segundo registro 1504 de cambio se acopla eléctricamente a la primera línea 1516 de señal de sincronización que conduce la señal TI de sincronización al segundo registro 1504 de cambio como la primera señal PREl de pre-carga. El segundo registro 1504 de cambio se acopla eléctricamente a la primera línea 1520 de señal de evaluación que conduce una señal de sincronización del nivel T2 de voltaje reducido al segundo registro 1504 de cambio como la primera señal de evaluación EVALl . El segundo registro 1504 de cambio se acopla eléctricamente a la tercera línea 1524 de señal de sincronización que conduce la señal T3 de sincronización al segundo registro 1504 de cambio como la segunda señal PRE2 de pre-carga. El segundo registro 1504 de cambio se acopla eléctricamente a la segunda línea 1528 de señal de evaluación que conduce una señal de sincronización de nivel T4 de voltaje reducido al segundo registro 1504 de cambio como la segunda señal de evaluación EVAL2. El circuito 1510 de dirección se acopla eléctricamente al primer registro 1502 de cambio a través de la línea 1540 de señal de dirección directa y al segundo registro 1504 de cambio a través de la línea 1542 de señal de dirección inversa. La línea 1540 de señal de dirección directa conduce la señal de dirección directa DIRR desde el circuito 1510 de dirección al primer registro 1502 de cambio. La línea 1542 de señal de dirección inversa conduce la señal de dirección inversa DIRR desde el circuito 1510 de dirección al segundo registro 1504 de cambio. También, el circuito 1510 de dirección se acopla eléctricamente a la línea 1514 de señal de control que conduce la señal de control CSYNC al circuito 1510 de dirección. También, el circuito 1510 de dirección recibe impulsos de sincronización de las señales T3-T6 de sincronización. El circuito 1510 de dirección se acopla eléctricamente a la tercera línea 1524 de señal de sincronización que conduce la línea T3 de sincronización al circuito 1510 de dirección como la cuarta señal de pre-carga PRE4. El circuito 1510 de dirección se acopla eléctricamente a la segunda línea 1528 de señal de evaluación que conduce la señal de sincronización de voltaje T4 reducido al circuito 1510 de dirección como la cuarta señal de evaluación EVAL4. También, el circuito de dirección 1510 se acopla eléctricamente a la quinta línea 1544 de señal de sincronización que conduce la señal T5 de sincronización al circuito 1510 de dirección como la tercera señal de pre-carga PRE3. Además, el circuito 1510 de dirección se acopla eléctricamente a la tercera red 1546 de división de resistencias a través de la tercera línea 1548 de señal de evaluación. La tercera red 1546 de división de resistencias se acopla eléctricamente a la sexta línea 1550 de la señal de sincronización que conduce la señal T6 de sincronización a la tercera red 1546 de división de resistencias. La tercera red 1546 de división de resistencias proporciona una señal de sincronización de voltaje T6 reducido al circuito 1510 de dirección como la tercera señal de evaluación EVAL3. El primer circuito lógico 1506 se acopla eléctricamente a las líneas 1512a-1512m de salida de registro de cambio para recibir las señales S01-S013 de salida de registro de cambio como señales de entrada All-A113, respectivamente. También, el primer circuito lógico 1506 se acopla eléctricamente a las líneas 1552a-1552g de dirección para proporcionar las señales -Al, -A2 , ... -A7 de dirección, respectivamente. El segundo circuito lógico 1508 se acopla eléctricamente a las líneas 1532a-1532m de salida de registro de cambio para recibir las señales S01-S013 de salida de registro de cambio como señales A113-A11 de entrada, respectivamente. . También, el segundo circuito lógico 1508 se acopla eléctricamente a las líneas 1552a- 1552g de dirección para proporcionar las señales -Al, ~A2,...~A7 de dirección, respectivamente. El primer registro 1502 de cambio y el primer circuito lógico 1506 proporcionan señales de bajo voltaje en las señales -Al, ~A2,...~A7 de dirección para proporcionar trece direcciones como se describe anteriormente. El primer registro 1502 de cambio y el primer circuito lógico 1506 proporcionan las trece direcciones en una dirección directa desde la dirección uno a la dirección trece . El segundo registro 1504 de cambio y el segundo circuito lógico 1508 proporcionan señales de bajo voltaje en las señales -Al, ~A2,...~A7 de dirección' para proporcionar las trece direcciones en una dirección inversa desde la dirección trece a la dirección uno. El circuito 1510 de dirección conduce las señales de dirección DIRF y DIRR que habilitan ya sea el primer registro 1502 de cambio para la operación de dirección directa o el segundo registro 1504 de cambio para la operación de dirección inversa. Las señales T1-T6 de sincronización proporcionan una serie de seis impulsos en una serie repetitiva de seis impulsos. Cada señal T1-T6 de sincronización incluye un impulso en la serie de seis impulsos y las señales T1-T6 de sincronización proporcionan impulsos en orden desde la señal TI de sincronización a la señal T6 de sincronización. El primer registro 1502 de cambio incluye trece celdas de registro de cambio, tal como la celda 1400 de registro de cambio. Las trece celdas 1400 de registro de cambio se acoplan eléctricamente en serie con la línea 1430 de salida de una acoplada eléctricamente a la línea 1411 de entrada de la celda 1400 de registro de cambio siguiente en línea. La primera celda 1400 de registro de cambio en la serie recibe la señal de control CSYNC como la señal SI de entrada y proporciona la señal SOI de salida. La siguiente celda 1400 de registro de cambio recibe la señal SOI de salida como la señal SI de entrada y proporciona la señal S02 de salida y así sucesivamente, hasta incluyendo la última celda 1400 de registro de cambio que recibe la señal S012 de salida anterior como la señal SI de entrada y proporciona la señal de salida S013. El primer registro 1502 de cambio se inicia al recibir un impulso de control en la señal de control CSYNC coincidente con un impulso de tiempo en la señal T2 de sincronización. En respuesta, se proporciona una señal de alto nivel de voltaje, individual, en SOI. Durante cada serie subsiguiente de seis impulsos de sincronización, el primer registro 1502 de cambio cambia la señal de alto nivel de voltaje individual a la siguiente celda 1400 de registro de cambio y la señal S02-S013 de salida de registro de cambio. La señal individual de alto nivel de voltaje se cambia desde la señal SOI de salida de registro de cambio a la señal S02 de salida de registro de cambio y así sucesivamente, hasta incluyendo la señal S013 de salida de registro de cambio. Después que se ha apostado la señal S013 de salida de registro de cambio a un alto nivel de voltaje, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje. El primer circuito lógico 1506 es similar al circuito lógico 406 (mostrado en la Figura 9) . El primer circuito lógico 1506 recibe la señal individual de alto nivel de voltaje como una señal de entrada A11-A113 y proporciona las correspondientes señales de dirección de bajo nivel de voltaje en. las señales -Al, ~A2,...~A7 de dirección. En respuesta a una señal All de entrada de alto nivel de voltaje, el primer circuito lógico 1506 proporciona las señales de -Al y -A2 de dirección de la dirección uno a bajos niveles de voltaje. En respuesta a una señal A12 de entrada de alto nivel de voltaje, el primer circuito lógico 1506 proporciona dos señales -Al y -A3 de dirección de la dirección dos a bajos niveles de voltaje y así sucesivamente, hasta incluyendo una señal A113 de entrada de alto nivel de voltaje y el primer circuito lógico 1506 que proporciona las señales -A3 y -A5 de dirección de la dirección trece a bajos niveles de voltaje. El segundo registro 1504 de cambio es similar al primer registro 1502 de cambio. El segundo registro 1502 de cambio proporciona una señal individual de alto nivel de voltaje como la señal SOI de registro de cambio en respuesta a que se inicie por un impulso de control coincidente con un impulso de control en la señal T2 de sincronización. En respuesta a cada serie subsiguiente de seis impulsos, la señal de alto nivel de voltaje se cambia a la siguiente celda 1400 de registro de cambio y la señal S02-S013 de salida de registro de cambio. La señal de nivel alto de voltaje se cambia desde la señal SOI de salida de registro de cambio a la señal S02 de salida de registro de cambio y así sucesivamente, hasta incluyendo la señal S013 de salida de registro de cambio. Después que la señal S013 de salida de registro de cambio se ha ajustado a un alto nivel de voltaje, todas las señales S01-S013 de salida de registro de cambio están a bajos niveles de voltaje. El segundo circuito lógico 1508 es similar al circuito lógico 406 (mostrado en la Figura 9) y recibe las señales S01-S013 de salida de alto nivel de voltaje como las señales de entrada A113-A11. El segundo circuito lógico 1508 proporciona las trece direcciones en el orden inverso desde dirección trece a dirección uno. En respuesta a una señal SOI de alto nivel de voltaje, que se recibe como la señal de entrada A113, el segundo circuito lógico 1508 proporciona las señales -A3 y -A5 de dirección de bajo nivel de voltaje de la dirección trece. Entonces, en respuesta a una señal S02 de alto nivel de voltaje, que se recibe como la señal A112 de entrada, el segundo circuito lógico 1508 proporciona las señales -A3 y ~A4 de dirección de bajo nivel de voltaje de la dirección doce y así sucesivamente, hasta incluyendo en respuesta a una señal S013 de alto nivel de voltaje, que se recibe como la señal de entrada All, el segundo circuito lógico 1508 proporciona las señales -Al y A2 de dirección de bajo nivel de voltaje de la dirección uno . El circuito 1510 de dirección es similar al circuito 404 de dirección de la Figura 10B. Si el circuito 1510 de dirección recibe un impulso de control en la señal CSYNC de control coincidente con un impulso de sincronización en la señal T4 de sincronización, el circuito 1510 de dirección proporciona una señal DIRR de dirección de bajo nivel de voltaje y una señal DIRF de dirección de alto nivel de voltaje para el cambio en la dirección directa, desde la dirección uno a la dirección trece. Si el circuito 1510 de dirección recibe un impulso de control coincidente con un impulso de sincronización en la señal T6 de sincronización, el circuito 1510 de dirección proporciona una señal DIRF de dirección de bajo nivel de voltaje y una señal DIRR de dirección de alto nivel de voltaje para el cambio en la dirección inversa, desde la dirección trece a la dirección uno. Cada registro 1502 y 1504 de cambio incluye un transistor de dirección (no mostrado) en la primera celda 1400 de registro de cambio en la serie de celdas 1400 de registro de cambio. El transistor de dirección se sitúa en serie con el transistor 1410 de entrada, similar- al acoplamiento en serie de los transistores 512 y 514 de dirección en la celda 403a de registro de cambio ilustrado en la Figura 10A. El transistor de dirección se acopla eléctricamente entre la ruta de pérdida-fuente del transistor 1410 de entrada y la referencia 1426. El transistor de dirección en la primera celda 1400 de registro de cambio en la serie de celdas 1400 de registro de cambio opera similar a los transistores 512 y 514 de dirección en la celda 403a de registro de cambio de la Figura 10A. Una señal DIRF ó DIRR de dirección de alto nivel de voltaje enciende el transistor de dirección para habilitar el registro 1502 ó 1504 de cambio para que se inicie por un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T2 de sincronización. Una señal DIRF ó DIRR de dirección de bajo nivel de voltaje apaga el transistor de dirección para deshabilitar el registro 1502 ó 1504 de cambio. En la operación directa, en una serie de seis impulsos, el circuito 1510 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T4 de sincronización para proporcionar las señales -Al, ~A2,...~A7 de dirección en la dirección directa. La señal DIRF de dirección de alto nivel de voltaje habilita el primer registro 1502 de cambio y la señal DIRR de dirección de bajo nivel de voltaje deshabilita el segundo registro 1504 de cambio. En la siguiente serie de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T2 de sincronización. El impulso de control coincidente con el impulso de sincronización de la señal T2 de sincronización inicia el primer registro 1502 de cambio al descargar el nodo 1420 interno a través del primer transistor 1408 de evaluación, el transistor 1410 de entrada y le transistor de dirección (no mostrado) . El segundo registro 1504 de cambio no se inicia puesto que se deshabilita. El primer registro 1502 de cambio proporciona una señal SOI de salida, individual, de alto nivel de voltaje al primer circuito lógico 1506 que proporciona las señales -Al, -A2, ... -A7 de dirección de la dirección uno. Cada serie subsiguiente de seis impulsos, cambia la señal de alto nivel de voltaje a la siguiente señal S02-S013 de salida de registro de cambio. El primer circuito lógico 1506 recibe cada señal S01-S013 de salida de alto nivel de voltaje y proporciona las direcciones correspondientes, desde dirección uno a dirección trece en las señales -Al, ~A2,...-A7 de dirección. Después que la señal S013 de salida de registro de cambio ha estado alta, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje y todas las señales -Al, -A2 , ... -A7 de dirección se ajustan a altos niveles de voltaje. En la operación inversa, en una serie de seis impulsos, el circuito 1510 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T6 de sincronización para proporcionar las señales -Al, -A2 , ... -A7 de dirección en la dirección inversa. La señal DIRF de dirección de bajo nivel de voltaje deshabilita el primer registro 1502 de cambio y la señal DIRR de dirección de alto nivel de voltaje habilita el segundo registro 1504 de cambio. En la siguiente serie de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T2 de sincronización. El impulso de control coincidente con el impulso de sincronización en la señal T2 de sincronización inicia el segundo registro 1504 de cambio al descargar el nodo 1420 interno a través del primer transistor 1408 de evaluación, el transistor 1410 de entrada y el transistor de dirección (no mostrado) . No se inicia el primer registro 1502 de cambio puesto que está deshabilitado . El segundo registro 1504 de cambio proporciona una señal SOI de salida de alto nivel de voltaje, individual, al segundo circuito lógico 1508 que proporciona las señales -Al, -A2, ... -A7 de dirección de la dirección trece. Cada serie subsiguiente de seis impulsos, cambia la señal de su nivel de voltaje a la siguiente señal S02-S013 de salida de registro de cambio. El segundo circuito lógico 1508 recibe cada señal S01-S013 de salida de alto nivel de voltaje y proporciona las direcciones correspondientes, desde dirección trece a dirección uno en las señales -Al, ~A2,...~A7 de dirección. Después que ha estado alta la señal SOI de salida de registro de cambio, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje y todas las señales -Al, -A2 , ... -A7 de dirección se ajustan a altos niveles de voltaje. La Figura 20 es un diagrama que ilustra un generador 1600 de dirección que usa la celda 1400 de registro de cambio en un registro 1602 de cambio para proporcionar direcciones en una dirección directa y en' una dirección inversa. El generador 1600 de dirección incluye el registro 1602 de cambio, un circuito lógico directo 1604, un circuito lógico inverso 1606 y un circuito 1608 de dirección. El registro 1602 de cambio se acopla eléctricamente al circuito lógico directo 1604 y el circuito lógico inverso 1606 por las líneas 1610a-1610m de salida de registro de cambio. Las líneas 1610a-1610m de salida de registro de cambio proporcionan las señales S01-S013 de salida de registro de cambio al circuito lógico directo 1604 como las señales de entrada A11-A113, respectivamente. Las líneas 1610a-1610m de salida de registro de cambio proporcionan las señales S01-S013 de salida de registro de cambio al circuito lógico inverso 1606 como las señales de entrada Al13 -All, respectivamente. También, el registro 1602 de cambio se acopla eléctricamente a la línea 1612 de señal de control que proporciona la señal de control CSYNC al registro 1602 de cambio. Además, el registro 1602 de cambio recibe impulsos de sincronización de las señales Tl-T4 de sincronización. El registro 160s de cambio se acopla eléctricamente a la primera línea 1614 de señal de sincronización que proporciona la señal TI de sincronización al registro 1602 de cambio como la primera señal de pre- carga PREl. El registro 1602 de cambio se acopla eléctricamente a la primera red. 1616 de división de resistencias a través de la primera línea 1618 de señal de evaluación. La primera red 1616 de división de resistencias se acopla eléctricamente a la segunda línea 1620 de señal de sincronización que conduce la señal T2 de sincronización a la primera red 1616 de división de resistencias. La primera red 1616 de división de resistencias proporciona una señal de sincronización de nivel T2 de voltaje reducido al registro 1602 de cambio a través de la primera línea 1618 de señal de evaluación como la primera línea de evaluación EVAL 1. El registro 1602 de cambio se acopla eléctricamente a la tercera línea 1622 de señal de sincronización que proporciona la señal T3 de sincronización al registro 1602 de cambio como la segunda señal PRE2 de pre-carga. El registro 1602 de cambio se acopla eléctricamente a la segunda red 1624 de división de resistencias a través de la segunda línea 1626 de señal de evaluación. La segunda red 1624 de división de resistencia se acopla eléctricamente a la cuarta línea 1628 de señal de sincronización que conduce la señal T4 de sincronización a la segunda red 1624 de división de resistencias. La segunda red 1624 de división de resistencias proporciona una señal de sincronización de nivel T4 de voltaje reducido al registro 1602 de cambio a través de la segunda línea 1626 de señal de evaluación como la segunda señal de evaluación EVAL2. El circuito 1608 de dirección se acopla eléctricamente al circuito 1604 lógico directo a través de la línea 1630 de señal de dirección directa y al circuito lógico inverso 1606 a través de la línea 1632 de señal de dirección inversa. La línea 1630 de señal de dirección directa proporciona la señal de dirección directa DIRF desde el circuito 1608 de dirección al circuito lógico directo 1604. La línea 1632 de señal de dirección inversa proporciona la señal de dirección inversa DIRR desde el circuito 1608 de dirección al circuito 1606 lógico inverso. También, el circuito de dirección 1608 se acopla eléctricamente a la línea 1612 de señal de control que proporciona la señal de control CSYNC al circuito 1608 de dirección. Además, el circuito 1608 de dirección recibe impulsos de sincronización de la señal T3-T6 de sincronización . El circuito 1608 de dirección se acopla eléctricamente a la tercera línea 1622 de señal de sincronización para recibir la señal T3 de sincronización como la cuarta señal PRE4 -de pre-carga y a la segunda línea 1626 de señal de evaluación para recibir la señal de sincronización de voltaje T4 reducido como la cuarta señal de evaluación EVAL4. También, el circuito de dirección 1608 se acopla eléctricamente a la quinta línea 1634 de señal de sincronización que proporciona la señal T5 de sincronización al circuito 1608 de dirección como la tercera señal PRE3 de pre-carga. Además, el circuito 1608 de dirección se acopla eléctricamente a la tercera red 1636 de división de resistencias a través de la tercera línea 1638 de señal de evaluación. La tercera red 1636 de división de resistencia se acopla eléctricamente a la sexta línea 1640 de señal de sincronización que proporciona la señal T6 de sincronización a la tercera red 1636 de división de resistencias. La tercera red 1636 de división de resistencias proporciona una señal de sincronización de voltaje T6 reducido al circuito 1608 de dirección como la tercera señal de evaluación EVAL3. El circuito lógico directo 1604 se acopla eléctricamente a las líneas 1610a-1610m de salida de registro de cambio para recibir las señales S01-S013 de salida de registro de cambio como las señales de entrada A11-A113, respectivamente. También, el circuito lógico directo 1604 se acopla eléctricamente a las líneas 1642a-1642g de dirección para proporcionar las señales -Al, ~A2,...~A7 de dirección, respectivamente. El circuito 1606 lógico inverso se acopla eléctricamente a las líneas 1610a-1610m de salida de registro de cambio para recibir ' las señales S01-S013 de salida de registro de cambio como las señales de entrada A113-A11, respectivamente. También, el circuito lógico inverso 1606 se acopla eléctricamente a las líneas 1642a-1642g de dirección para proporcionar las señales -Al, -A2 , ... -A7 de dirección, respectivamente. El registro 1602 de cambio y los circuitos lógicos 1604 y 1606 directo e inverso proporcionan señales de bajo nivel de voltaje en las señales -Al, -A2 , ... -A7 de dirección para proporcionar trece direcciones como se describe anteriormente. El registro 1602 de cambio y el circuito lógico directo 1604 proporciona las trece direcciones en una dirección directa desde la dirección uno a la dirección trece. El registro 1602 de cambio y el circuito lógico inverso 1606 proporcionan las trece direcciones en una dirección inversa desde la dirección trece a la dirección uno. El circuito 1608 de dirección proporciona las señales de dirección DIRF y DIRR que habilitan ya sea el circuito lógico directo 1604 para operaciones de dirección directa o el circuito 1606 lógico inverso para operaciones de dirección inversa. Las señales T1-T6 de sincronización proporcionan una serie de seis impulsos. Cada señal T1-T6 de sincronización proporciona un impulso en la serie de seis impulsos y las señales de sincronización T1-T6 proporcionan impulsos en orden desde la señal TI de sincronización a la señal T6 de sincronización. El registro 1602 de cambio incluye trece celdas de registro de cambio tal como la celda 1400 de registro de cambio. Las trece celdas 1400 de registro de cambio se acoplan eléctricamente en serie con la línea 1430 de salida de una acoplada eléctricamente a la línea 1411 de entrada de la celda 1400 siguiente en línea de registro de cambio. La primera celda 1400 de registro de cambio en la serie recibe la señal de control CSYNC como la señal de entrada SI y proporciona la señal de salida a SOI . La siguiente celda 1400 de registro de cambio recibe la señal de salida SOI como la señal de entrada SI y proporciona la señal de salida S02 y así sucesivamente, hasta incluyendo la última celda 1400 de registro de cambio que recibe la señal S012 de salida anterior como la señal de entrada SI y proporciona las señales de salida S013. El registro 1602 de cambio se inicia por un impulso de control de la señal de control CSYNC coincidente con un impulso de sincronización en la señal T2 de sincronización. En respuesta, se proporciona en SOI una señal de alto nivel de voltaje, individual. Durante cada serie subsiguiente de seis impulsos de sincronización, el registro 1602 de cambio cambia la señal individual de alto nivel de voltaje a la siguiente celda 1400 de registro de cambio y la señal S01-S013 de salida de registro de cambio. La señal individual de alto nivel de voltaje se cambia desde la señal SOI de salida de registro de cambio a la señal S02 de salida de registro de cambio y así sucesivamente, hasta incluyendo la señal S013 de salida de registro de cambio. Después que la señal S013 de salida de registro de cambio se ha ajustado a un alto nivel de voltaje, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje. El circuito lógico directo 1604 es similar al circuito lógico 406 (mostrado en la Figura 9) . El circuito lógico directo 1604 recibe la señal individual de alto nivel de voltaje como una señal de entrada All-Al13 y proporciona las correspondientes señales de dirección de bajo nivel de voltaje en las señales -Al, ~A2,...~A7 de dirección. En respuesta a una señal All de entrada de alto nivel de voltaje, el circuito lógico directo 1604 proporciona las señales -Al y -A2 de dirección de la dirección uno a bajos niveles de voltaje. En respuesta a una señal A12 de entrada de alto nivel de voltaje, el primer circuito lógico 1604 proporciona las señales -Al y -A3 de dirección de la dirección dos a bajos niveles de voltaje, y así sucesivamente, hasta incluyendo una señal A113 de entrada de alto nivel de voltaje y el circuito lógico directo 1604 proporciona las señales -A3 y -A5 de dirección en la dirección trece a bajos niveles de voltaje. El circuito lógico inverso 1606 es similar al circuito lógico 406 (mostrado en la Figura 9) y recibe las señales S01-S013 de salida de alto nivel de voltaje como las señales de entrada A113-A11, respectivamente. El circuito lógico inverso 1606 proporciona las trece direcciones en orden inverso desde la dirección trece a la dirección uno. En respuesta a una señal SOI de alto nivel de voltaje, que se recibe como la señal A113 de entrada, el circuito lógico inverso 1606 proporciona las señales -A3 y -A5 de dirección de la dirección trece a bajos niveles de voltaje. Entonces, en respuesta a una señal S02 de alto nivel de voltaje, que se recibe como la señal de entrada A112, el circuito lógico inverso 1606 proporciona las señales -A3 y -A4 de dirección de la dirección doce a bajos niveles de voltaje, y así sucesivamente hasta incluyendo en respuesta a S013 de alto nivel de voltaje, que se recibe como la señal de entrada All, el circuito lógico inverso 1606 proporciona las señales -Al y -A2 de dirección de la dirección uno a bajos niveles de voltaje. El circuito 1608 de dirección es similar al circuito 404 de dirección de la Figura 10B. si el circuito 1608 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T4 de sincronización, el circuito 1608 de dirección proporciona una señal de dirección DIRR de bajo nivel de voltaje de una señal de dirección DIRF de alto nivel de voltaje para el cambio en la dirección directa, desde la dirección uno a la dirección trece. Si el circuito 1608 de dirección recibe un impulso de control coincidente con un impulso de sincronización en la señal T6 de sincronización, el circuito 1608 de dirección proporciona una señal de dirección DIRF de bajo nivel de voltaje y una señal de dirección DIRR de alto nivel de voltaje para el cambio en la dirección inversa desde la dirección trece a la dirección uno. En una modalidad, cada circuito lógico 1604 y 1606 incluye un transistor de dirección situado en serie con el transistor 444 de pre-carga de línea de evaluación lógica. En cada circuito lógico 1604 y 1606, la ruta de pérdida-fuente del transistor de dirección se acopla eléctricamente entre la ruta de pérdida-fuente del transistor 444 de pre-carga de línea de evaluación lógica y la línea 474 de señal de evaluación lógica. La puerta del transistor de dirección en el circuito 1604 lógico directo se acopla eléctricamente a la línea 1630 de dirección directa para recibir la señal DIRF de dirección directa. La puerta del transistor de dirección en el transistor 1606 lógico inverso se acopla eléctricamente a la línea 1632 de dirección inversa para recibir la señal de dirección inversa DIRR. En otra modalidad, cada circuito lógico 1604 y 1606 incluye un transistor de dirección situado en serie con los transistores 440 de evaluación lógica. En cada circuito lógico 1604 y 1606, la ruta de pérdida-fuente del transistor de dirección se acopla eléctricamente entre cada una de las rutas de pérdida-fuente de los transistores 440 de evaluación lógica y la referencia 478. En una modalidad, una señal de dirección DIRF de alto nivel de voltaje enciende el transistor de dirección en el circuito lógico directo 1604 para habilitar el impulso de sincronización en la señal T5 de sincronización para cargar la línea 474 de señal de evaluación lógica, que enciende los transistores 440 de evaluación lógica en el circuito lógico directo 1604 para proporcionar las señales -Al, ~A2,...~A7 de dirección en la dirección directa. Una señal de dirección DIRF de bajo nivel de voltaje apaga el transistor de dirección para inhabilitar el circuito lógico directo 1604. Una señal de dirección DIRR de alto nivel de voltaje enciende el transistor de dirección en el circuito 1606 lógico inverso para habilitar el impulso de sincronización en la señal T5 de sincronización para cambiar la línea 474 de señal de evaluación lógica, que enciende los transistores 440 de evaluación lógica en el circuito lógico inverso 1606 para proporcionar las señales -Al, -A2 , ... -A7 de dirección en la dirección inversa. Una señal de dirección DIRR de bajo nivel de voltaje apaga el transistor de dirección en el circuito 1606 lógico inverso para deshabilitar el circuito lógico inverso 1606.

En la operación directa, en una serie de seis impulsos, el circuito 1608 de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T4 de sincronización para proporcionar las señales -Al, -A2 , ... -A7 de dirección en la dirección directa. Las señales de dirección DIRF de alto nivel de voltaje habilita el circuito lógico directo 1604 y la señal de dirección DIRR de bajo nivel de voltaje deshabilita el circuito lógico inverso 1606. En la siguiente serie de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T2 de sincronización. El impulso de control coincidente con el impulso de sincronización en la señal T2 de sincronización inicia el registro 1602 de cambio. El registro 1602 de cambio proporciona una señal SOI individual de salida de alto nivel de voltaje al circuito lógico directo 1604 que proporciona las señales -Al, ~A2,...~A7 de dirección de la dirección uno. Un impulso de control en la señal de control CSYNC también se proporciona coincidente con el impulso de sincronización en la señal T4 de sincronización para continuar proporcionando las señales -Al, ~A2,...~A7 de dirección en la dirección directa. En cada serie subsiguiente de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T4 de sincronización para continuar proporcionando las señales -Al, -A2 , ... -A7 de dirección en la dirección directa. También, en cada serie subsiguiente de seis impulsos, el registro 1602 de cambio cambia la señal de alto nivel de voltaje desde una señal S01-S013 de salida de registro de cambio a la siguiente señal S01-S013 de salida de registro de cambio. Los circuitos 1604 lógico directo recibe cada señal S01-S013 de salida de alto nivel de voltaje y proporciona la dirección correspondiente, desde la dirección uno a la dirección trece en las señales -Al, ~A2,...-A7 de dirección. Después que la señal S013 de salida de registro de cambio ha estado alta, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje y todas las señales -Al, ~A2,...~A7 de dirección se ajustan a altos niveles de voltaje. En la operación inversa, en una serie de seis impulsos, el circuito 1608' de dirección recibe un impulso de control en la señal de control CSYNC coincidente con un impulso de sincronización en la señal T6 de sincronización para proporcionar las señales -Al, -A2 , ... -A7 de dirección en la dirección inversa. La señal de dirección DIRF de bajo nivel de voltaje deshabilita el circuito lógico directo 1604 y la señal de dirección DIRR de alto nivel de voltaje habilita el circuito lógico inverso 1606. En la siguiente serie de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T2 de sincronización. El impulso de control coincidente con el impulso' de sincronización en la señal T2 de sincronización inicida el registro 1602 de cambio. El registro 1602 de cambio proporciona una señal SOI de salida de alto nivel de voltaje, individual al circuito lógico inverso 1606 como la señal de entrada A113. El circuito lógico inverso 1606 proporciona las señales -Al, -A2 , ... -A7 de dirección de la dirección trece. También, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T6 de sincronización para continuar proporcionando las señales -Al, ~A2,...~A7 de dirección en la dirección inversa . En cada serie subsiguiente de seis impulsos, se proporciona un impulso de control en la señal de control CSYNC coincidente con el impulso de sincronización en la señal T6 de sincronización para continuar proporcionando las señales -Al, -A2 , ... -A7 de dirección en la dirección inversa. También, en cada serie subsiguiente de seis impulsos, el registro 1602 de cambio cambia la señal de alto nivel de voltaje desde una señal S01-S013 de salida de registro de cambio a la siguiente señal de S01-S013 de salida de registro de cambio. El circuito 1606 lógico inverso recibe cada señal de S01-S013 de salida de alto nivel de voltaje y proporciona la dirección correspondiente desde la dirección trece a la dirección uno de las señales -Al, -A2 , ... -A7 de dirección. Después que ha estado alta la señal SOI de salida de registro de cambio, todas las señales S01-S013 de salida de registro de cambio se ajustan a bajos niveles de voltaje y todas las señales -Al, -A2 , ... -A7 de dirección se ajustan a altos niveles de voltaje. La Figura 21 es un diagrama que ilustra una disposición de ejemplo de una modalidad de una boquilla 1700 de cabeza de impresión. La boquilla 1700 de cabeza de impresión incluye seis grupos 1702a-1702f de activación colocados a lo largo de tres fuentes de alimentación de fluido de tinta, aquí representados como ranuras 1704, 1706 y 1708 de alimentación. Los grupos 1702a y 1702d de activación se colocan a lo largo de la ranura 1704 de alimentación de tinta, los grupos 1702b y 1702e de activación se colocan a lo largo de la ranura 1706 de alimentación de tinta y los grupos 1702c y 1702f de activación se colocan a lo largo de una ranura 1708 de alimentación de tinta. La ranura 1704, 1706 y 1708 de alimentación de tinta se localizan paralelas entre sí y cada ranura 1704, 1706 y 1708 de alimentación de tinta incluye una longitud que se extiende a lo largo de la dirección y de la boquilla 1700 de cabeza de impresión. En una modalidad, cada una de las ranuras 1704, 1706 y 1708 de alimentación de tinta suministra una tinta de color diferente a los generadores 60 de gota en los grupos 1702a-1702f de activación. En una modalidad, la ranura 1704 de alimentación de tinta suministra tinta de color amarillo, la ranura 1706 de alimentación de tinta suministra tinta de color magenta y la ranura 1708 de alimentación de tinta suministra tinta de color cian. En otras modalidades, las ranuras 1704, 1706 y 1708 de alimentación de tinta pueden suministrar tinta de cualquier color adecuado del mismo o diferentes colores. Los grupos 1702a-1702f de activación se dividen en ocho grupos de líneas de datos, indicados en D1-D8. Cada grupo D1-D8 de línea de datos incluye la celda 120 de activación pre-cargadas de cada uno de los grupos 1702a- 1702f de activación. Cada una de las celdas 120 de activación pre-cargadas en un grupo D1-D8 de línea de datos se acopla eléctricamente a una línea 208a-208h de datos. El grupo DI de línea de datos, indicado en 1710a-1710f, incluye las celdas 120 pre-cargadas de activación, acopladas eléctricamente a la línea 208a de datos. El grupo D2 de línea de datos, indicado en 1712a-1712f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la linea 208b de datos. El grupo D3 de línea de datos, indicado en 1714a-1714f, incluye las celdas 120 de activación pre- cargadas acopladas eléctricamente a la línea 208c de datos. El grupo D4 de línea de datos, indicado en 1716a-1716f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la línea 208d de datos. El grupo D5 de línea de datos, indicado en 1718a-1718f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la línea 208e de datos. El grupo D6 de línea de datos, indicado en 1720a-1720f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la línea 208f de datos. El grupo D7 de línea de datos, indicado en 1722a-1722f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la línea 208g de datos, y el grupo D8 de línea de datos, indicado en 1724a-1724f, incluye las celdas 120 de activación pre-cargadas acopladas eléctricamente a la línea 208h de datos. Cada una de las celdas 120 de activación pre-cargadas en la boquilla 1700 de cabeza de impresión se acopla eléctricamente a solo una línea 208a-208h de datos. Cada línea 208a-208h de datos se acopla eléctricamente a todas las puertas de los transistores 136 de datos en la celda 120 de activación pre-cargadas del grupo D1-D8 de línea de datos correspondiente. El grupo uno de activación (FGl) 1702a se coloca a lo largo de la mitad de la longitud de la ranura 1704 de alimentación de tinta. La ranura 1704 de alimentación de tinta incluye los lados opuestos 1704a y 1704b que se extienden a lo largo de la dirección y de la boquilla 1700 de cabeza de impresión. Las celdas 120 de activación pre- cargadas en la boquilla 1700 de cabeza de impresión incluyen las resistencias 52 de activación que son parte de los generadores 60 de gotas. Los generadores 60 de gotas en FGl 1702a se colocan a lo largo de los lados opuestos 1704a y 1704b de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en FGl 1702a se acoplan para fluidos a la ranura 1704 para alimentación de tinta para recibir tinta desde la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos, indicados en 1710a, 1714a, 1718a y 1722a, se colocan a lo largo de un lado 1704a de la ranura 1704 de alimentación de tinta y los generadores 60 de gotas en los grupos D2, D4 , D6 y D8 de línea de datos, indicados en 1712a, 1716a, 1720a y 1724a, se colocan a lo largo del lado opuesto 1704b de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos en 1710a, 1714a, 1718a y 1722a se colocan entre un lado 1700a de la boquilla 1700 de cabeza de impresión y la ranura 1704 de alimentación de tinta, y los generadores 60 de gotas en los grupos D2, D4, D6 y D8 de línea de datos en 1712a, 1716a, 1720a y 1724a se colocan a lo largo de un canal de guía interior de la boquilla 1700 de cabeza de impresión entre la ranura 1704 de alimentación de tinta y la ranura 1706 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710a, 1714a, 1718a y 1722a se colocan a lo largo de la longitud de un lado 1704a de la ranura 1704 de alimentación de tinta y los generadores 60 de gotas para los grupos D2, D4, D6 y D8 de línea de datos en 1712a, 1716a, 1720a y 1724a se colocan a lo largo del lado opuesto 1704b de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710a son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712a. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714a son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716a. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718a son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 1720a, y los generadores 60 de gotas en el grupo D7 de línea de datos en 1722a son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724a. El grupo cuatro de activación (FG4) 1702d se coloca a lo largo de la otra mitad de la longitud de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en FG4 1702d se colocan a lo largo de lados opuestos 1704a y 1704b de la ranura 1704 de alimentación de tinta y se acoplan para fluidos a la ranura 1704 de alimentación de tinta para recibir tinta de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos, indicados en 1710d, 1714d, 1718d y 1722d, se colocan a lo largo de un lado 1704a de la ranura 1704 de alimentación de tinta y los generadores 60 de gotas en los grupos D2 , D4 , D6 y D8 de línea de datos, indicados en 1712d, 1716d, 1720d y 1724d, se colocan a lo largo del lado opuesto 1704b de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710d, 1714d, 1718d y 1722d se colocan entre un lado 1700a de la boquilla 1700 de cabeza de impresión de la ranura 1704 de alimentación de tinta, y los generadores 60 de gotas en los grupos D2 , D4, D6 y D8 de línea de datos en 1712d, 1716d, 1720d y 1724d se colocan a lo largo de un canal de guía interior de la boquilla 1700 de cabeza de impresión entre la ranura 1704 de alimentación de tinta y la ranura 1706 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos en 1710d, 1714d, 1718d y 1722d se colocan a lo largo de la longitud de un lado 1704a de la ranura 1704 de alimentación de tinta y los generadores 60 de gotas para los grupos D2, D4 D6 y D8 de línea de datos en 1712d, 1716d, 1720d y 1724d se colocan a lo largo del lado opuesto 1704b de la ranura 1704 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710d son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712d. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714d son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716d. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718d son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 1720d, y los generadores 60 de gotas en el grupo D7 de línea de datos en 1722d son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724d. El grupo dos de activación (FG2) 1702b se colocan a lo largo de una mitad de la longitud de la ranura 1706 de alimentación de tinta. La ranura 1706 de alimentación de tinta incluye los lados opuestos 1706a y 1706b que se extienden a lo largo de la dirección y de la boquilla 1700 de cabeza de impresión. Los generadores 60 de gotas en FG2 1702b se colocan a lo largo de cada uno de los lados opuestos 1706a y 170b de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en FG2 1702b se acoplan para fluidos a la ranura 1706 para alimentación de tinta para recibir tinta de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos, indicados en 1710b, 1714b, 1718b y 1722b, se colocan a lo largo de un lado 1706b de la ranura 1706 de alimentación de tinta y los generadores 60 de gotas en los grupos D2, D4, D6 y D8 de línea de datos, indicados en 1712b, 1716b, 1720b y 1724b, se colocan a lo largo del lado opuesto 1706a de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos en 1710b, 1714b, 1718b y 1722b se colocan a lo largo de un canal interior entre la ranura 1706 de alimentación de tinta y la ranura 1708 de alimentación de tinta, y los generadores 60 de gotas de los grupos D2, D4, D6 y D8 de línea de datos en 1712b, 1716b, 1720b y 1724b se colocan a lo largo de un canal interior dentro de la ranura 1704 de alimentación de tinta y la ranura 1706 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en cada grupo DI, D3 , D5 y D7 de línea de datos en 1710b, 1714b, 1718b y 1722b se colocan a lo largo de la longitud de un lado 1706b de la ranura 1706 de alimentación de tinta y los generadores 60 de gotas para los grupos D2 , D4, D6 y D8 de línea de datos en 1712b, 1716b, 1720b y 1724b se colocan a lo largo del lado opuesto 1706a de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710b son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712b. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714b son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716b. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718b son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 1720b, y los generadores 60 de gotas en el grupo D7 de línea de datos en 1722b son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724b. El grupo cinco de activación (FG5) 1702e se coloca a lo largo de la otra mitad de la longitud de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en FG5 1702e se colocan a lo largo de lados opuestos 1706a y 1706b de la ranura 1706 de alimentación de tinta y se acoplan para fluidos a la ranura 1706 de alimentación de tinta para recibir tinta de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos, indicados en 1710e, 1714e, 1718e y 1722e, se colocan a lo largo de un lado 1706b de la ranura 1706 de alimentación de tinta y los generadores 60 de gotas en los grupos D2 , D4, D6 y D8 de línea de datos, indicados en 1712e, 1716e, 1720e y 1724-e, se colocan a lo largo del lado opuesto 1706a de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos en 1710e, 1714e, 1718e y 1722e se colocan a lo largo de un canal de guía interior entre la ranura 1706 de alimentación de tinta y la ranura 1708 de alimentación de tinta, y los generadores 60 de gotas en los grupos D2 , D4, D6 y D8 de línea de datos en 1712e, 1716e, 1720e y 1724e se colocan a lo largo de un canal interior de la boquilla 1700 de cabeza de impresión entre la ranura 1704 de alimentación de tinta y la ranura 1706 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710e, 1714e, 1718e y 1722e se colocan a lo largo de la longitud de un lado 1706d de la ranura 1706 de alimentación de tinta y los generadores 60 de gotas para los grupos D2, D4 D6 y D8 de línea de datos en 1712e, 1716e, 1720e y 1724e se colocan a lo largo del lado opuesto 1706a de la ranura 1706 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710e son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712e. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714e son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716e. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718e son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 172Oe, y los generadores 60 de gotas en el grupo D7 de línea de datos en 1722e son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724e. El grupo tres de activación (FG3) 1702c se coloca a lo largo de una mitad de la longitud de la ranura 1708 de alimentación de tinta. La ranura 1708 de alimentación de tinta incluye los lados opuestos 1708a y 1708b que se extienden a lo largo de lá dirección y de la boquilla 1700 de cabeza de impresión. Los generadores 60 de gotas en FG3 1702c se colocan a lo largo de cada uno de los lados opuestos 1708a y 1708b de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en FG3 1702c se acoplan para fluidos a la ranura 1708 de alimentación de tinta para recibir tinta de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos, indicados en 1710c, 1714c, 1718c y 1722c, se colocan a lo largo de un lado 1708a de la ranura 1708 de alimentación de tinta y los generadores 60 de gotas en los grupos D2, D4 , D6 y D8 de línea de datos, indicados en 1712c, 1716c, 1720c y 1724c, se colocan a lo largo del lado opuesto 1708b de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710c, 1714c, 1718c y 1722c se colocan a lo largo de un canal interior entre la ranura 1706 de alimentación de tinta y la ranura 1708 de alimentación de tinta, y los generadores 60 de gotas en los grupos D2, D4, D6 y D8 de línea de datos en 1712c, 1716c, 1720c y 1724c se colocan entre un lado 1700b de la boquilla 1700 de cabeza de impresión y la ranura 1708 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710c, 1714c, 1718c y 1722c se colocan a lo largo de la longitud de un lado 1708a de la ranura 1708 de alimentación de tinta y los generadores 60 de gotas para los grupos D2 , D4, D6 y D8 de línea de datos en 1712c, 1716c, 1720c y 1724c se colocan a lo largo del lado opuesto 1708b de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710c son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712c. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714c son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716c. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718c son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 1720c, y los generadores 60 de gotas en el grupo D7 de línea de' datos en 1722c son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724c. El grupo seis de activación (FG6) 1702f se coloca a lo largo de la otra mitad de la longitud de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en FG6 1702f se colocan a lo largo de los lados opuestos 1708a y 1708b de la ranura 1708 de alimentación de tinta y se acoplan para fluidos a la ranura 1708 de alimentación de tinta para recibir tinta de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos, indicados en 1710f, 1714f, 1718f y 1722f, se colocan a lo largo de un lado 1708a de la ranura 1708 de alimentación de tinta y los generadores 60 de gotas en los grupos D2 , D4, D6 y D8 de línea de datos, indicados en 1712f, 1716f, 1720f y 1724f, se colocan a lo largo del lado opuesto 1708b de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en los grupos DI, D3 , D5 y D7 de línea de datos en 1710f, 1714f, 1718f y 1722f se colocan a lo largo de un canal interior entre la ranura 1706 de alimentación de tinta y la ranura 1708 de alimentación de tinta, y los generadores 60 de gotas en los grupos D2, D4, D6 y D8 de línea de datos en 1712f, 1716f, 1720f y 1724f se colocan entre un lado 1700b de la boquilla 1700 de cabeza de impresión y la ranura 1708 de alimentación de tinta. En una modalidad, los generadores 60 de gotas en los grupos DI, D3, D5 y D7 de línea de datos en 1710f, 1714f, 1718f y 1722f se colocan a lo largo de la longitud de un lado 1708a de la ranura 1708 de alimentación de tinta y los generadores 60 de gotas para los grupos D2, D4, D6 y D8 de línea de datos en 1712f, 1716f, 1720f y 1724f se colocan a lo largo del lado opuesto 1708b de la ranura 1708 de alimentación de tinta. Los generadores 60 de gotas en el grupo DI de línea de datos en 1710f son generadores 60 de gotas opuestos en el grupo D2 de línea de datos en 1712f. Los generadores 60 de gotas en el grupo D3 de línea de datos en 1714f son generadores 60 de gotas opuestos en el grupo D4 de línea de datos en 1716f. Los generadores 60 de gotas en el grupo D5 de línea de datos en 1718f son generadores 60 de gotas opuestos en el grupo D6 de línea de datos en 1720f, y los generadores 60 de gotas en el grupo D7 de línea de datos en 1722f son generadores 60 de gotas opuestos en el grupo D8 de línea de datos en 1724f . Los generadores 60 de gotas entre la ranura 1704 de alimentación de tinta y un lado 1700a de la boquilla 1700 de cabeza de impresión están en los grupos DI de línea de datos en 1710a y 1710d, D3 en 1714a y 1714d, D5 en 1718d y 1718d y D7 en 1722a y 1722d. Los generadores 60 de gotas entre la ranura 1708 de alimentación de tinta y el otro lado 1700b de la boquilla 1700 de cabeza de impresión están en los grupos D2 de línea de dato en 1712c y 1712f, D4 en 1716c y 1716f, D6 en 1720c y 1720f y D8 en 1724c y 1724f . De esta manera, se guían cuatro líneas 208a, 208c, 208e y 208g de datos entre la ranura 1704 de alimentación de tinta y un lado 1700a de la boquilla 1700 de la cabeza de impresión, como lo opuesto a guiar todas las ocho líneas 208a-208h de datos. También, cuatro líneas de datos 208b, 208d, 208f y 208h se guían entre la ranura 1708 de alimentación de tinta y el otro lado 1700b de la boquilla 1700 de cabeza de impresión, como lo opuesto a guiar todas las ocho líneas 208a-208h de datos. Además, los generadores 60 de gotas entre la ranura 1704 y 1706 de alimentación de tinta están en los grupos de línea de datos D2 en 1712a y 1712b, 1712d y 1712e, D4 en 1716a, 1716b, 1716d y 1716e, D6 en 1720a y 1720b, 1720d y 1720e, y D8 en 1724a, 1724b, 1724d y 1724e. También, los generadores 60 de gotas entre las ranuras 1706 y 1708 de alimentación de tinta están entre los grupos de líneas de datos DI en 1710b, 1710c, 1710e y 1710f, D3 en 1714b, 1714c, 1714e y 1714f, D5 en 1718b, 718bc, 1718e y 1718f, y D7 en 1722b, 1722c, 1722e y 1722f. De esta manera, se guían cuatro líneas de datos 208b, 208d, 208f, y 208h entre las ranuras 1704 y 1706 de alimentación de tinta y cuatro líneas 208a, 208c, 208e y 208g de datos se guían entre las ranuras 1706 y 1708 de alimentación de tinta, como lo opuesto a guiar todas las ocho líneas 208a-208h de datos entre las ranuras 1704 y 1706 de alimentación de tinta, y las ranuras 1706 y 1708 de alimentación de tinta. El tamaño de la boquilla 1700 de cabeza de impresión se reduce al guiar las cuatro líneas de datos en lugar de las ocho líneas de datos 208a-208h. En una modalidad, la boquilla 1700 de cabeza de impresión incluye 600 generadores 60 de gotas. Cada uno de los seis grupos 1702a-1702f de activación incluye 100 generadores 60 de gotas. Seis grupos de líneas de datos en cada uno de los grupos 1702a-1702f de activación incluyen 13 generadores 60 de gotas y dos de los grupos de línea de datos en cada uno de los grupos 1702a-1702f de activación incluyen 11 generadores 60 de gotas. En otras modalidades, la boquilla 1700 de cabeza de impresión puede incluir cualquier número adecuado de generadores 60 de gotas, tal como 400 generadores 60 de gotas o más de 600 generadores 60 de gotas. Además, la boquilla 1700 de cabeza de impresión puede incluir cualquier número adecuado de grupos de activación, grupos de líneas de datos y generadores 60 de gotas en cada grupo de activación y grupo de línea de datos. Adicionalmente, la boquilla de cabeza de impresión puede incluir un menor o mayor número de fuentes de alimentación de fluido. La Figura 22 es un diagrama que ilustra otro aspecto de la disposición de ejemplo de una modalidad de la boquilla 1700 de cabeza de impresión. La boquilla 1700 de cabeza de impresión incluye las líneas 208a-208h de datos, las líneas 214-214Í de activación, las fuentes de alimentación de tinta, por ejemplo, las ranuras 1704, 1706 y 1708 de alimentación de tinta y los seis grupos 1702a-1702f de activación. Además, la boquilla 1700 de cabeza de impresión incluye los generadores 1800a y 1800b de dirección y dos conjuntos de líneas de dirección 1806a-1806g y 1808a-1808g. El generador 1800a de dirección se acopla eléctricamente a las líneas de dirección 1806a-1806g, y el generador 1800b se acopla eléctricamente a las líneas de dirección 1808a-1808g. Las líneas de dirección 1806a-1806g se acoplan eléctricamente a la celda 120 de activación pre- cargadas en los sub-grupos de filas en los grupos 1702a- 1702c de activación, y las líneas de dirección 1808a-1808g se acoplan eléctricamente a las celdas 120 de activación pre-cargadas en los subgrupos de filas en los grupos 1702d- 1702f de activación. Las líneas de dirección 1806a-1806g y 1808a-1808g se acoplan eléctricamente a las celdas 120 de activación pre-cargadas en los sub-grupos de filas como se describe anteriormente para las líneas 206a-206g de dirección, respectivamente. Los generadores 1800a y 1800b de dirección son similares a los generadores 1000 y 1002 de dirección ilustrados en la Figura 13. Por consiguiente, las modalidades adecuadas de los generadores 1800a y 1800b de dirección se pueden implementar como se ilustra en las Figuras 9-12. Los generadores de dirección 1800a y 1800b suministran las señales ~A1, ~A2 , ... ~A7 y ~B1, ~B2, ... ~B7 de dirección a los grupos 1702a-1702f de activación a través de las líneas de dirección 1806a-1806g y 1808a-1808g. El generador 1800a de dirección suministran las señales ~A1, ~A2, ... ~A7 de dirección a los grupos 1702a-1702c de activación a través de las líneas de dirección 1806a-1806g. El generador 1800b de dirección suministra las señales ~B1, ~B2, ... ~B7 de dirección a los grupos de activación 1702d- 1702f a través de las líneas 1808a-1808g de dirección. Las señales ~A1, ~A2 , ... ~A7 de dirección se suministran por el generador 1800a de dirección a los grupos 1702a-1702c de activación como las señales de selección SELl, SEL2 , y SEL3 se proporcionan a las líneas 212a-212c de selección. Las señales ~B1, ~B2, ... ~B7 de selección se suministran por el generador 1800b de dirección a los grupos 1702d-1702f de activación como las señales de selección SEL4, SEL5 y SEL6 se proporcionan en las líneas 212d-212f de selección. En un ciclo a través de los grupos 1702d-1702f de activación, el generador 1800a de dirección suministran las señales ~A1, ~A2, ... ~A7 de dirección a la mitad de los grupos 1702a-1702c de activación y el generador 1800b de dirección suministra las señales ~B1, ~B2 , ... ~B7 de dirección a la otra mitad de los grupos 1702d-1702f de activación. En una modalidad, los generadores 1800a y 1800b de dirección se sincronizan para proporcionar la misma dirección en las líneas 1802a-1806g y 1808a-1808g de duración durante un ciclo a través de los grupos 1702a-1702f de activación. Después de cada ciclo a través de los grupos 1702a-1702f de activación, los generadores 1800a y 1800b de dirección cambian las señales ~A1, ~A2, ... ~A7 y ~B1, ~B2 , ... ~B7 de dirección para direccionar el siguiente subgrupo de fila secuencial en la secuencia de trece subgrupo de filas . Los generadores .1800a y 1800b de dirección se localizan en esquinas opuestas de la boquilla 1700 de cabeza de impresión. El generador 1800a de dirección se localiza en la esquina unida por los lados 1700b y 1700c de boquilla de impresión. El generador 1800b de dirección se localiza en la esquina unida por los lados 1700a y 1700d de cabeza de impresión. Las siete líneas 1806a-1806g de dirección se guían entre la ranura 1708 de alimentación de tinta y el lado 1700b de boquilla de cabeza de impresión, y a lo largo del lado 1700c de boquilla de cabeza de impresión entre la ranura 1704 de alimentación de tinta y el lado 1700a de boquilla de cabeza de impresión. Además, las líneas 1806a-1806g de dirección se guían entre las ranuras 1704 y 1706 de alimentación de tinta y entre las ranuras 1706 y 1708 de alimentación de tinta. Las líneas 1806a-1806g de dirección se guían a lo largo de una mitad de la longitud de las ranuras 1704, 1706 y 1708 de alimentación de tinta para acoplarse eléctricamente con las celdas 120 de activación pre-cargadas en los grupos 1702a-1702c de activación. La disposición de los generadores 1800a y 1800b de dirección puede variar, y se puede utilizar para incrementar la frecuencia de operación al reducir la longitud de las rutas de señal a las celdas 120 de activación pre- cargadas . Las siete líneas 1808a-1808g de dirección se guían entre la ranura 1704 de alimentación de tinta y el lado 1700a de boquilla de cabeza de impresión, y a lo largo del lado 1700d de boquilla de cabeza de impresión entre la ranura 1708 de alimentación de tinta y el lado 1700b de boquilla de cabeza de impresión. Además, las líneas 1808a- 1808g de dirección se guían entre las ranuras 1704 y 1706 de alimentación de tinta, y entre las ranuras 1706 y 1708 de alimentación de tinta. Las líneas 1808a-1808g de dirección se guían a lo largo de la otra mitad de la longitud de las ranuras 1704, 1706 y 1708 de alimentación de tinta para acoplarse eléctricamente con las celdas 120 de activación pre-cargadas en los grupos 1702d-1702f de activación. Las líneas de datos 208a, 208c, 208e y 208g se guían entre el lado 1700a de boquilla de cabeza de impresión y la ranura 1704 de alimentación de tinta y entre las ranuras 1706 y 1708 de alimentación de tinta. Cada una de las líneas 208a, 208c, 208e y 208g de datos que se guían entre el lado 1700a de boquilla de cabeza de impresión y la ranura 1704 de alimentación de tinta se acopla eléctricamente a la celda 120 de activación pre-cargadas en dos grupos 1702a y 1702b' de activación. Cada una de las líneas 208a, 208c, 208e y 208g de datos que se guían entre las ranuras 1706 y 1708 de alimentación de tinta se acopla eléctricamente a la celda 120 de activación pre-cargadas en cuatro grupos de activación 1702b, 1702c, 1702e y 1702f. La línea 208a de datos se acopla eléctricamente a la celda 120 de activación pre-cargadas en el grupo DI de línea de datos en 1710 para proporcionar la señal de datos ~D1. La línea 208c de datos se acopla eléctricamente a la celda 120 de activación pre-cargadas en el grupo D3 de línea de dato.s en 1714 para proporcionar la señal ~D3 de datos. La línea 208e de datos se acopla eléctricamente a la celda 120 de activación pre-cargadas en el grupo D5 de línea de datos en 1718 para proporcionar la señal ~D5 de datos y la línea 208g de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D7 de línea de datos en 1722 para proporcionar la señal ~D7 de datos. Las líneas 208a, 208c, 208e y 208g de datos reciben las señales ~D1, ~D3, ~D5 y ~D7 de datos y proporcionan las señales ~D1, ~D3 , ~D5 y ~D7 de datos a las celdas 120 de activación pre-cargadas en cada uno de los grupos 1702a-1702f de activación. En una modalidad, las líneas 208a, 208c, 208e y 208g no se guían por la longitud completa de las ranuras 1704, 1706 y 1708 de alimentación de tinta. En cambio, cada una de las líneas 208a, 208c, 208e y 208g de datos se guía a su respectivo grupo de línea de datos desde un adaptador de unión localizado a lo largo del lado de la boquilla 1700 de cabeza de impresión más cercano al grupo de línea de datos en los grupos 1702a-1702f de activación. Las líneas 208a y 208c de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1700c de la boquilla 1700 de cabeza de impresión, y las líneas 208e y 208f de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1700d de - la boquilla 1700 de cabeza de impresión. Las líneas 208b, 208d, 208f y 208h de datos se guían entre las ranuras 1704 y 1706 de alimentación de tinta y entre la ranura 1708 de alimentación de tinta y el lado 1700b de boquilla de cabeza de impresión. Cada una de las líneas 208b, 208d, 208f y 208h de datos que se guían entre las ranuras 1704 y 1706 de alimentación de tinta se acopla eléctricamente a la celda 120 de activación pre-cargadas en los cuatro grupos de activación 1702a, 1702b, 1702d y 1702e. Cada una de las líneas 208b, 208d, 208f y 208h de datos que se guían entre las ranuras 1708 de alimentación de tinta y el lado 1700b de boquilla de cabeza de impresión se acopla eléctricamente a la celda 120 de activación pre-cargadas en dos grupos 1702c y 1702f de activación. La línea 208b de datos se acopla eléctricamente a la celda 120 de activación pre-cargadas en el grupo D2 de línea de datos en 1712 para proporcionar la señal ~D2 de datos. La línea 208d de datos se acopla eléctricamente a .la celda 120 de activación pre- cargadas en el grupo D4 de línea de datos en 1716 para proporcionar la señal ~D4 de datos. La línea 208f de datos se acopla eléctricamente a las celdas 120 de activación pre- cargadas en el grupo D6 de línea de datos en 1720 para proporcionar la señal ~D6 de datos y la línea 208h de datos se acopla eléctricamente a la celda 120 de activación pre-cargadas en el grupo D8 de línea de datos en 1724 para proporcionar la señal ~D8 de datos. Las líneas 208b, 208d, 208f y 208h de datos reciben las señales ~D2 , ~D4, ~D6 y ~D8 de datos y proporcionan las señales ~D2 , ~D4, ~D6 y ~D8 de datos a las celdas 120 de activación pre-cargadas en cada uno de los grupos 1702a-1702f de activación. En una modalidad, las líneas 208b, 208d, 208f y 208h de datos no se guían por la longitud completa de las ranuras 1704, 1706 y 1708 de alimentación de tinta. En cambio, cada una de las líneas 208b, 208d, 208f y 208h de datos se guía a su respectivo grupo de línea de datos desde un adaptador de unión localizado a lo largo del lado de la boquilla 1700 de cabeza de impresión más cercano al grupo de línea de datos en los grupos 1702a-1702f de activación. Las líneas 208b y 208d de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1700c de la boquilla 1700 de cabeza de impresión, y las líneas 208f y 208h de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1700d de la boquilla 1700 de cabeza de impresión. Las líneas 214a-214f de activación conductoras se localizan a lo largo de las ranuras 1704, 1706 y 1708 de alimentación de tinta para suministrar las señales- de energía ACTIVACIÓN 1, ACTIVACIÓN 2, ... ACTIVACIÓN 6 a los grupos 1702a-1702f de activación, respectivamente. Las líneas 214a-214f de activación suministran energía a las resistencias 52 de activación en las celdas 120 de activación, pre-cargadas, conductoras, para calentar e inyectar tinta de los generadores 60 de gotas. Para inyectar de forma uniforme tinta desde cada generador 60 de gotas en un grupo 1702a-1702f de activación, la línea 214a-214f de activación . correspondiente se configura para suministrar de manera uniforme energía a cada resistencia 52 de activación en el grupo 1702a-1702f de activación. La variación de energía es el por ciento máximo de diferencia en la energía disipada a través de cualquiera de las dos resistencias 52 de activación en uno de los grupos 1702a-1702f de activación. La cantidad más alta de energía se encuentra en la primera resistencia 52 de activación de un grupo 1702a-1702f de activación, la resistencia 52 de activación más cercana al adaptador de unión que recibe la señal de energía ACTIVACIÓN 1, ACTIVACIÓN 2, ... ACTIVACIÓN 6, puesto que sólo se energiza una resistencia 52 individual de activación. La cantidad más baja de energía se encuentra en la última resistencia 52 de activación de un grupo 1702a- 1702f de activación puesto que se energizan todas las resistencias 52 de activación en un subgrupo de filas. Las contribuciones por disposición a la variación de energía incluyen el ancho de la línea de activación, el ancho de la línea de tierra, el espesor del metal y la longitud de la línea 214a-214f de activación. Una modalidad de la disposición y dimensionamiento de las líneas de tierra se representa y describe en la solicitud de patente copendiente número de serie [aún no asignado] , titulada "Dispositivo de inyección de fluido", presentada en la misma fecha como la presente solicitud y asignada al sesionarlo de esta solicitud, los contenidos de la cual se incorporan en la presente como referencia en su totalidad. Las variaciones de energía de 10 a 15 por ciento se prefieren y se ha encontrado que las variaciones de energía de hasta 20 por ciento son variaciones adecuadas de energía. Los grupos 1702a-1702f de activación y las líneas 214a-214f de activación se colocan a lo largo de las ranuras 1704, 1706 y 1708 de alimentación de tinta para lograr una variación adecuada de energía. Las celdas 120 de activación pre-cargadas en un grupo 1702a-1702f de activación se localizan a lo largo de los lados opuestos de una ranura 1704, 1706 ó 1708 de alimentación de tinta. En lugar de tener todas las celdas 120 de activación pre-cargadas en un grupo 1702a-1702f de activación a lo largo de la longitud completa de un lado de una ranura 1704, 1706 ó 1708 de alimentación de tinta, las celdas 120 de activación 'pre- cargadas en un grupo 1702a-1702f de activación se localizan a lo largo de la mitad de la longitud de cada uno de los lados opuestos de una ranura 1704, 1706 ó 1708 de alimentación de tinta. La longitud de la línea 214a-214f de activación correspondientes se reduce a la mitad de la longitud de la ranura 1704, 1706 ó 1708 de alimentación de tinta desde un extremo de la ranura 1704, 1706 y 1708 de alimentación de tinta, en comparación para longitud completa de una ranura 1704, 1706 y 1708 de alimentación de tinta. Cada una de las líneas 214a-214f de activación se colocan en ambos lados de una ranura 1704, 1706 ó 1708 de alimentación de tinta, y se acoplan eléctricamente en un extremo de la ranura 1704, 1706 ó 1708 de alimentación de tinta para formar una línea 214a-214f de activación en una forma sustancialmente en U. Las líneas 214a-214f de activación en una forma sustancialmente en U son efectivamente la mitad de la longitud de una línea de activación que se extiende en la longitud completa de una ranura 1704, 1706 y 1708 de alimentación de tinta. La tabla a continuación compara la variación de energía para .líneas 214a-214f de activación en una forma sustancialmente en U con aquélla de las líneas de activación lineales, es decir, líneas de activación que recorren la longitud completa de un lado de la ranura 1704, 1706 y 1708 de alimentación de tinta.

Como se muestra en la tabla, usando un grupo de activación lineal con los mismos resultados de línea de activación, línea de tierra y ancho de boquilla en una variación mayor y no adecuada de energía (11 por ciento versus 52 por ciento) . La diferencia de variación de energía se mejora ligeramente al incrementar el espesor de metal por cuatro veces para reducir la resistencia de la línea de activación. Sin embargo, aún es inadecuada la variación de energía (11 por ciento versus 36 por ciento) . De manera alternativa, para reducir la variación de energía a 11 por ciento en un arreglo de grupos de activación lineal, se incrementa el ancho de la boquilla. Las líneas 214a-214f de activación en una forma sustancialmente de U se acoplan eléctricamente las celdas 120 de activación pre-cargadas localizadas a lo largo de cada uno de los lados opuestos de las ranuras 1704, 1706 y 1708 de alimentación de tinta. La línea 214a se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FGl en 1702a. La línea 214a de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1704 de alimentación de tinta y se extiende desde un extremo de la ranura 1704 de alimentación de tinta a la mitad de la longitud de la ranura 1704 de alimentación de tinta en la dirección y. La línea 214a de activación suministra la señal de energía ACTIVACIÓN 1 y los impulsos de energía a FGl en 1702a. La línea 214b de activación se acopla eléctricamente a cada una de las celdas de activación pre- cargadas 120 en FG2 en 1702b. La línea 214b de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1706 de alimentación de tinta y se extiende desde un extremo de la ranura 1706 de alimentación de tinta a la mitad de la longitud de la ranura 1706 de alimentación de tinta en la dirección y. La línea 214b de activación suministra la señal de energía ACTIVACIÓN 2 y los impulsos de energía a la FG2 en 1702b. La línea 214c de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG3 en 1702c. La línea 214c de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1708 de alimentación de tinta y se extiende desde un extremo de la ranura 1708 de alimentación de tinta a la mitad de la longitud de la ranura 1708 de alimentación de tinta en la dirección y. La línea 214c de activación suministra la señal de energía ACTIVACIÓN 3 y los impulsos de energía FG3 en 1702c. La línea de activación 214d se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG5 en 1702d. La línea 214d de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1704 de alimentación de tinta y se extiende desde un extremo de la ranura 1704 de alimentación de tinta a la mitad de la longitud de la ranura 1704 de alimentación de tinta en la dirección y. La línea 214d de activación suministra la señal de energía ACTIVACIÓN 4 y los impulsos de energía a FG4 en 1702d. La línea 214e de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG5 en 1702e. La línea 214e de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1706 de alimentación de tinta y se extiende de un extremo de la ranura 1706 de alimentación de tinta a la mitad de la longitud de la ranura 1706 de alimentación de tinta en la dirección y. La línea 214e de activación suministra la señal de energía ACTIVACIÓN 5 y los impulsos de energía a FG5 en 1702e. La línea 214f de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG6 en 1702f. La línea 214f de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1708 de alimentación de tinta y se extiende en un extremo de la ranura 1708 de alimentación de tinta a la mitad de la longitud de la ranura 1708 de alimentación de tinta en la dirección y. La línea 214f de activación suministra la señal de energía. ACTIVACIÓN 6 y los impulsos de energía a FG6 en 1702f. La Figura 23 es un diagrama que ilustra una vista en planta de una sección 1820 de una modalidad de la boquilla 1700 de cabeza de impresión. La sección 1820 se localiza en el canal entre las ranuras 1704 y 1706 de alimentación de tinta, y l s grupos D6 adyacente de línea de datos en 1720a y 1720b. La sección 1820 incluye las líneas 1806a-1806g de dirección, las líneas 214a y 214b de activación y las líneas 208b, 208d, 208f y 208h de datos. Además, la sección 1820 incluye las líneas 1822a-1822c de conexión cruzada. Las líneas 1806a-1806g de dirección, las líneas 208b, 208d, 208f y 208h.de datos y las líneas 214a y 214b de activación se colocan paralelas entre sí y paralelas a la longitud de las ranuras 1704 y 1706 de alimentación de tinta. Las líneas 1822a-1822c de conexión cruzada se colocan ortogonales en las ranuras 1704 y 1706 de alimentación de tinta. Las líneas 1806a-1806g de dirección y las líneas 208b, 208d, 208f y 208h de datos son líneas conductoras formadas como parte del metal de la primera capa. Las líneas 214a y 214b de activación son líneas conductoras formadas como parte del metal de la segunda capa y las líneas 1822a-1822c de conexión cruzada se forman como parte de polisilicio. La capa de polisilicio se aisla del metal de la primera capa por una primera capa aislante. El metal de la primera capa se separa y se aisla del metal de la segunda capa por una segunda capa aislante . Las líneas 1806a-1806g de dirección se colocan entre las líneas 214a y 214b de activación, tal que las líneas 1806a-1806g de dirección y las líneas 214a y 214b de activación no se traslapen. El traslape de sustancialmente todas las líneas 1806a-1806g de dirección y las líneas 214a y 214b de activación a lo largo de la longitud de las ranuras 1704 y 1706 de alimentación de tinta se reduce al mínimo para reducir la diafonía entre las líneas 214a y 214b de activación y las líneas 1806a-1806g de dirección, en comparación a la diafonía entre el traslape de las líneas 214a y 214b de activación y las líneas 1806a-1806g de dirección. Las líneas 208b, 208d, 308f y 208h de datos y las líneas 214a y 214b de activación se traslapan sobre la longitud de las ranuras 1704 y 1706 de alimentación de tinta. Las líneas 1806á-1806g de dirección reciben las señales -Al, -A2 , ... -A7 de dirección del generador 1800 a de dirección integrado y las líneas 208b, 208d, 208f y 208h de datos reciben las señales -D2 , -D4, -D6 y -D8 de datos de la circuitería externa. Las líneas 1822a-18ssc de conexión cruzada se acoplan eléctricamente a las líneas 208b, 208d, 208f y 208h de datos seleccionadas o las líneas 1806a-1806g de dirección seleccionadas a través de las vías entre la capa de polisilicio y el metal de la primera capa. Las líneas 1822a-1822c de conexión cruzada reciben y suministran señales a través del canal entre las ranuras 1704 y 1706 de alimentación de tinta, a las celdas 120 de activación pre- cargadas, individuales. Las líneas 214a y 214b de activación reciben las señales ACTIVACIÓN 1 y ACTIVACIÓN 2 de la circuitería externa. El esquema de guía en la sección 1820 se usa entre las ranuras 1704 y 1706 de alimentación de tinta, entre las ranuras 1706 y 1708 de alimentación de tinta, entre la ranura 1704 de alimentación de tinta y un lado 1700a de la boquilla 1700 de cabeza de impresión, y entre la ranura 1708 de alimentación de tinta y el otro lado 1700b de la boquilla 1700 de cabeza de impresión. La Figura 24 es un diagrama que ilustra una disposición de ejemplo de una modalidad de boquilla 1900 de cabeza de impresión. La boquilla 1900 de cabeza de impresión incluye componentes que son similares a los componentes en la boquilla 1700 de cabeza de impresión y se usan números similares para componentes similares. La boquilla 1900 de cabeza de impresión incluye las líneas 208a-208h de datos, las líneas 214a-214f de activación, las ranuras 1704, 1706 y 1708 de alimentación de tinta, y los seis grupos de activación, indicados en 1702a-1702f. Adicionalmente, la boquilla 1900 de cabeza de impresión incluye el generador 1902 de dirección, el enganche 1904 de dirección, las líneas 1908a-1908g de dirección y las líneas 1910a-1910g de dirección enganchadas. El generador 1902 de dirección se acopla eléctricamente a las líneas 1908a-1908g de dirección y el enganche 1904 de dirección se acopla eléctricamente a las líneas 1910a-1910g de dirección enganchadas. Adicionalmente, el generador 1902 de dirección se acopla eléctricamente al enganche 1904 de dirección a través de líneas 1906a-1906g de interconexión. Una modalidad del generador 1902 de dirección es similar al generador 1200 de dirección mostrado en la Figura . Por consiguiente, una modalidad del cuadro del generador 1902 de dirección se puede implementar como se ilustra en las figuras 9-12. El enganche 1904 de dirección es una modalidad de un generador de dirección y se puede utilizar en lugar de un segundo generador de dirección en la boquilla 1900 de cabeza de impresión. En tanto que el generador 1902 de dirección genera direcciones en base a todas las señales externas (por ejemplo, CSYNC y las señales T1-T6 de sincronización) , el enganche 1904 de dirección genera direcciones en base a una dirección interna recibida proporcionada por el generador 1902 de dirección y en las señales de sincronización externas. Una modalidad adecuada del enganche 1904 de dirección es similar al circuito 1202 de enganche, mostrado en la Figura 15, que incluye siete registros de enganche, tal como el registro 1220 de enganche, ilustrado en las figuras 16 y 17. Las líneas 1908a-1908g de dirección se acoplan eléctricamente a las celdas 120 de activación pre-cargadas en los grupos 1702a, 1702b de activación y una primera parte del grupo 1702c de activación. Las líneas 1910a-1910g de dirección enganchadas se acoplan eléctricamente a las celdas 120 de activación pre-cargadas en los grupos 1702b-1702f de activación y una segunda parte del grupo 1702c de activación. La primera parte del grupo 1702c de activación se coloca entre la ranura 1702 de alimentación de tinta y la ranura 1708 de alimentación de tinta e incluye los grupos DI, D3, D5 y D7 de línea de datos en 1710c, 1714c, 1718c y 1722c. La segunda parte del grupo 1702c de activación se coloca entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión e incluye los grupos D2 , D4 , D6 y D8 de línea de datos en 1712c, 1716c, 1720c y 1724c. La primera parte del grupo 1702c de activación incluye la mitad de las celdas 120 de activación pre-cargadas en el grupo 1702c de activación y la segunda parte del grupo 1702c de activación incluye la otra mitad de las celdas 120 de activación pre-cargadas en el grupo 1702c de activación. Las líneas 1908a-1908g de dirección y las líneas 1910a-1910g de dirección enganchadas se acoplan eléctricamente a los subgrupos de filas como se describe anteriormente para las líneas 206a-206g de dirección, respectivamente. Es decir, la línea 1908a/1910a de dirección se acopla eléctricamente a los subgrupos de filas conforme la línea 206a de dirección se acopla a los subgrupos de filas, la línea 1908b/1910b de dirección se acopla eléctricamente a los subgrupos de filas puesto que las líneas 206b de dirección se acopla a los subgrupos de filas y así sucesivamente, hasta e incluyendo la línea 1908g/1910g de dirección que se acopla eléctricamente a los subgrupos de filas puesto que la línea 206g de dirección se acopla a los subgrupos de filas . El generador 1902 de dirección suministra las señales -Al, -A2 , ... -A7 de dirección al enganche 1904 de dirección y a los grupos 1702a, 1702b de activación y la primera parte del grupo 1702c de activación. El generador 1902 de dirección suministra las señales -Al, -A2, ... -A7 de dirección al enganche 1904 de dirección a través de las líneas 1906a-1906g de interconexión y a los grupos 1702a, 1702b de activación y la primera parte del grupo 1702c de activación a través de las líneas 1908a-1908g de dirección.

La señal -Al de dirección se suministra en la línea 1906a de interconexión y la línea 1908a de dirección, la señal -A2 de dirección se suministra de la línea 1906b de interconexión y la línea 1908b de dirección y así sucesivamente, hasta incluyendo la señal -A7 de dirección que se suministra en la línea 1906g de interconexión y la línea 1908g de dirección. El enganche 1904 de dirección recibe las señales -Al, -A2, ... -A7 de dirección y suministra las señales -Bl, -B2, ... -B7 de dirección enganchadas a los grupos 1702d-1702f de activación y la segunda parte del grupo 1702c de activación. El enganche 1904 de dirección recibe las señales -Al, -A2, ... -A7 de dirección en las líneas 1906a- 1906g de interconexión. Las señales -Al, -A2 , ... -A7 de recibidas se enganchan en el enganche 1904 de dirección, que suministra las correspondientes señales -Bl, -B2, ... -B7 de dirección, enganchadas, correspondientes. Las señales -Bl, -B2 , ... -B7 de dirección enganchadas se suministran a los grupos 1702d-1702f de activación y la segunda parte del grupo 1702c de activación a través de las líneas 1910a-1910g de dirección enganchadas. El enganche 1904 de dirección recibe la señal -Al de dirección en la línea 1906a de interconexión y se engancha en la señal -Al de dirección para suministrar la señal -Bl de dirección enganchada en la línea 1910a de dirección enganchada. El enganche 1904 de dirección recibe la señal -A2 de dirección en la línea 1906b de interconexión y se engancha en la línea -A2 de dirección para suministrar la señal -B2 de dirección enganchada en la línea 1910b de dirección enganchada, y así sucesivamente, hasta el enganche 1904 de dirección que recibe la señal ~A7 de dirección en la línea 1906g de interconexión y que se engancha en la señal -A7 de dirección para suministrar la señal -B7 de dirección enganchada en la línea 1910g de dirección enganchada . El generador 1902 de dirección suministra las señales -Al, -A2 , ... -A7 de dirección válidas para tres periodos de tiempo. Durante estos tres periodos de tiempo, las señales de selección SELl, SEL2 y SEL3 se suministran a los grupos 170sa-1702c de activación, respectivamente, en la selección de selección SELl, SEL2 ó SEL3 por periodo de tiempo. El enganche 1904 de dirección se engancha en las señales -Al, -A2 , ... -A7 de dirección válidas conforme la señal selección SELl se suministra al grupo 1702a de activación. Las salidas del enganche 1904 de dirección se establecen para validar las señales -Bl, -B2 , ... -B7 de dirección enganchada conforme la señal de selección SEL2 se suministra al grupo 1702b de activación. Las señales -Al, -A2, ... -A7 de dirección válidas de las señales -Bl, -B2 , ... ~B7 de dirección enganchadas, válidas se suministran al grupo 1702c de activación conforme la señal de selección SEL3 se suministra al grupo 1702c de activación. El enganche 1904 de dirección suministra señales -Bl, -B2, ... -B7 de dirección enganchadas, válidas durante cuatro periodos de tiempo. Durante estos cuatro periodos de tiempo, las señales de selección SEL3 , SEL4 , SEL5 y SEL6 se suministran a los grupos 1702c-1702f de activación, respectivamente, en la señal de selección, SEL3, SEL4, SEL5 ó SEL6 por periodo de tiempo. El generador 1902 de dirección cambia las señales -Al, -A2, ... -A7 de dirección para dirigir el siguiente subgrupo de filas de los trece subgrupos de filas después del periodo de tiempo incluyendo la señal de selección SEL3. Las nuevas señales -Al, -A2, ... -A7 de dirección son válidas antes del comienzo del siguiente ciclo y el periodo de tiempo incluye la señal de selección SELl. El enganche 1904 de dirección se engancha en las nuevas señales -Al, -A2, ... -A7 de dirección después del periodo de tiempo que incluye la señal de selección SEL6. Las señales -Bl, -B2, ... -B7 de dirección enganchadas son válidas durante el siguiente ciclo antes del periodo que incluye la señal de selección SEL3. En un ciclo a través de los grupos 1702a-1702f de activación, el generador 1902 de dirección suministra' las señales -Al, -A2 , ... -A7 de dirección a los grupos 1702a, 1702b de activación y la primera parte de 1702c como señales de selección SELl, SEL2 y' SEL3 se suministran a los grupos 1702a, 1702b y 1702c de activación. También, las señales -Bl, -B2 , ... -B7 de dirección enganchadas se suministran a la segunda parte del grupo 1702c de activación y los grupos 1702d-1702f de activación como las señales de selección SEL3, SEL4, SEL5 y SEL6 se suministran a los grupos 1702c- 1702f de activación. El generador 1902 de dirección y el enganche 1904 de dirección suministra la misma dirección en las líneas 1908a-1908g de dirección y las líneas 1910a-1910g de dirección enganchadas durante el ciclo a través de los grupos 1702a-1702f de activación. El generador 1902 de dirección se coloca adyacente al enganche 1904 de dirección en una esquina de la boquilla 1900 de cabeza de impresión unida por el lado 1900b de boquilla de cabeza de impresión y el lado 1900c de boquilla de cabeza de impresión. Con el generador 1902 de dirección y el enganche 1904 de dirección adyacentes entre sí, se mejora la confiabilidad de pasar las señales -Al, -A2, ... -A7 de dirección desde el generador 1902 de dirección al enganche 1904 de dirección en comparación al paso de las señales -Al, -A2 , ... -A7 de dirección a través de líneas 1906a-1906g de interconexión más largas. En otra modalidad, el generador 1902 de dirección y el enganche 1904 de dirección se pueden colocar en ubicaciones diferentes en la boquilla 1900 de cabeza de impresión. En una modalidad, el generador 1902 de dirección se puede colocar en la esquina de la boquilla 1900 de cabeza de impresión unida por el lado 1900b de boquilla de cabeza de impresión y el lado 1900c de boquilla de cabeza de impresión, y el enganche 1904 de dirección se puede colocar entre los grupos 1702c y 1702f de activación a lo largo del lado 1900b de boquilla de cabeza de impresión. En esta modalidad, se usan las líneas 1906a-1906g de interconexión para suministrar las señales -Al, -A2 , ... -A7 de dirección a la segunda parte del grupo 1702c de activación entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión. El generador 1902 de dirección suministra las señales -Al, -A2 , ... -A7 de dirección a tres grupos 1702a-1702c de activación y de enganche 1904 de dirección suministra las señales -Bl, -B2 , ... -B7 de dirección enganchadas en los tres grupos 1702d-1702f de activación. En la modalidad de ejemplo, las siete líneas 1908a-1908g de dirección se guían a lo largo del lado 1900c de boquilla de cabeza de impresión entre la ranura 1704 de alimentación de tinta y el lado 1900a de boquilla de cabeza de impresión. Además, las líneas 1908a-1908g de dirección se guían entre las ranuras 1704 y 1706 de alimentación de tinta, y entre las ranuras 1706 y 1708 de alimentación de tinta. Las líneas 1908a-1908g de dirección se guían a lo largo de una mitad de la longitud de las ranuras 1704, 1706 y 1708 de alimentación de tinta para acoplarse eléctricamente con las celdas 120 de activación pre-cargadas en los grupos 1702a, 1702b de activación y la primera parte del grupo 1702c de activación. Las siete líneas 1910a-1910g de dirección enganchadas se guían a lo largo de la longitud completa de la ranura 1708 de alimentación de tinta entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión. La línea 1910a-1910g de dirección enganchadas también se guían o encaminan a lo largo del lado 1900d de boquilla de cabeza de impresión entre la ranura 1704 de alimentación de tinta y el lado 1900a de boquilla de cabeza de impresión. Además, las líneas 1910a-1910g de dirección se guían entre las ranuras 1704 y 1706 de alimentación de tinta, y entre las ranuras 1706 y 1708 de alimentación de tinta. Las líneas 1910a-1910g de dirección se guían a lo largo de la longitud completa de la ranura 1708 de alimentación de tinta entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión y a lo largo de la otra mitad de las longitudes de las ranuras 1704, 1706 y 1708 de alimentación de tinta para acoplarse eléctricamente con las celdas 120 de activación pre-cargadas en la segunda parte del grupo 1702c de activación y los grupos 1702d, 1702e y 1702f de activación. Las líneas 208a, 208c, 208e y 208g de datos se guían entre el lado 1900a de boquilla de cabeza de impresión y la ranura 1704 de alimentación de tinta y entre las ranuras 1706 y 1708 de alimentación de tinta. Cada una de las líneas 208a, 208c, 208e y 208g de datos guiadas entre el lado 1900a de boquilla de cabeza de impresión y la ranura 1704 de alimentación de tinta se acopla eléctricamente a las celdas 120 de activación pre-cargadas en dos grupos 1702a y 1702d de activación. Cada una de las líneas 208a, 208c, 2083 y 208g de datos guiada entre las ranuras 1706 y 1078 de alimentación de tinta se acopla eléctricamente a las celdas 120 de activación pre-cargadas en cuatro grupos 1702b, 1702c, 1702e y 1702f de activación. La línea 208a de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo DI de línea de datos en 1710 para suministrar la señal -DI de datos. La línea 208c de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D3 de datos en 1714 para suministrar la señal ~D3 de datos. La línea 208e se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D5 de línea de datos en 1718 para suministrar la señal -D5 de datos, y la línea 208g de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D7 de línea de datos en 1722 para suministrar la señal -D7 de datos. Las líneas 208a, 208c, 208e y 208g de datos reciben las señales -DI, -D3 , -D5 y -D7 de datos y suministra las señales -DI, -D3, -D5 y -D7 de datos a las celdas 120 de activación pre-cargadas en cada uno de los grupos 1702a- 1702f de activación. En una modalidad, las líneas 208a, 208c, 208e y 208g de datos no se guían en la longitud completa de las ranuras 1704, 1706 y 1708 de alimentación de tinta. En cambio, cada una de las líneas 208a, 208c, 208e y 208g se guía a su respectivo grupo de línea de datos desde un adaptador de unión localizado a lo largo del lado de la boquilla 1900 de cabeza de impresión más cerca del grupo de línea de datos en los grupos 1702a-1702f de activación. Las líneas 208a y 208c de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1900c de la boquilla 1900 de cabeza de impresión, y las líneas 208e y 208f de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1900d de la boquilla 1900 de cabeza de impresión. Las líneas 208b, 208d, 208f y 208h de datos se guían entre las ranuras 1704 y 1706 de alimentación de tinta y entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión. Cada una de las líneas 208b, 208d, 208f y 208h de datos guiadas entre las ranuras 1704 y 1706 de alimentación de tinta se acopla eléctricamente a las celdas 120 de activación pre-cargadas en cuatro grupos de activación 1702a, 1702b, 1702d y 1702e. Cada una de las líneas 208b, 208d, 208f y 208h de datos guiadas entre la ranura 1708 de alimentación de tinta y el lado 1900b de boquilla de cabeza de impresión se acopla eléctricamente a las celdas 120 de activación pre-cargadas en dos grupos 1702c y 1702f de activación. La línea 208b de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D2 de línea de datos en 1712 para suministrar la señal -D2 de datos. La línea 208d de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D4 de línea de datos en 1716 para suministrar la señal -D4 de datos. La línea 208f de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D6 de línea de datos en 1720 para suministrar la señal -D6 de datos, y la línea 208h de datos se acopla eléctricamente a las celdas 120 de activación pre-cargadas en el grupo D8 de línea de datos en 1724 para suministrar la señal ~D8 de datos. Las líneas 208b, 208d, 208f y 208h de 'datos reciben las señales -D2 , -D4, -D6 y -D8 de datos y suministra las señales -D2, -D4, -D6 y -D8 de datos a las celdas 120 de activación pre-cargadas en cada uno de los grupos 1702a-1702f de activación. En una modalidad, las líneas 208b, 208d, 208f y 208h de datos no se guían en la longitud completa de las ranuras 1704, 1706 y 1708 de alimentación de tinta. En cambio, cada una de las líneas 208b, 208d, 208f y 208h de datos se guían a su respectivo grupo de línea de datos desde un adaptador de unión localizado a lo largo del lado de la boquilla 1900 de cabeza de impresión más cercano al grupo de línea de datos en los grupos 1702a-1702f de activación. Las líneas 208b y 208d de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1900c de la boquilla 1900 de cabeza de impresión, y las líneas 208f y 208h de datos se acoplan eléctricamente a un adaptador de unión a lo largo del lado 1900d de la boquilla 1900 de cabeza de impresión. Las líneas 214a-214f de activación conductoras se localizan a lo largo de las ranuras 1704, 1706 y 1708 de alimentación de tinta para suministrar señales de energía ACTIVACIÓN 1, ACTIVACIÓN 2, ... ACTIVACIÓN 6 a los grupos 1702a-1702f de activación, respectivamente. Las líneas 214a-214f de activación suministran energía a las resistencias 52 de activación en las celdas 120 de activación pre-cargadas, conductoras, para calentar e inyectar tinta de los generadores 60 de gotas. Para inyectar de manera uniforme tinta de cada generador 60 de gotas en un grupo 1702a-1702f de activación, la línea 214a-214f d e activación correspondiente se configura para suministrar de manera uniforme energía a cada resistencia 52 de activación en el grupo 1702a-1702f de activación. La variación de energía es el por ciento máximo de diferencia en la energía disipada a través de cualquier'a de las dos resistencias 52 de activación en uno de los grupos 1702a-1702f de activación. La cantidad más alta de energía se encuentra en la primera resistencia 52 de activación ' de un grupo 1702a-1702f de activación puesto que sólo se energiza una resistencia 52 individual de activación, donde la primera resistencia 52 de activación es la resistencia 52 de activación más cercana al adaptador de unión que recibe la señal de energía ACTIVACIÓN 1, ACTIVACIÓN 2, ... ACTIVACIÓN 6. La cantidad más baja de energía se encuentra en la última resistencia 52 de activación de un grupo 1702a-1702f de activación puesto que todas las resistencias 52 de activación en un subgrupo de filas se energizan. Las contribuciones por disposición a la variación de energía incluyen el ancho de la línea de activación, el ancho de la línea de tierra, el espesor de metal y de longitud de la línea 214a-214f de activación. Las variaciones de energía de 10 a 15 por ciento se prefieren y las variaciones de energía de hasta 20 por ciento se han encontrado que son variaciones adecuadas de energía. Los grupos 1702a-1702f de activación y las líneas 214a-214f de activación se colocan a lo largo de las ranuras 1704, 1706 y 1708 de alimentación de tinta para lograr una variación adecuada de energía. Las celdas 120 de activación pre-cargadas en un grupo 1702a-1702f de activación se localizan a lo largo de lados opuestos de una ranura 1704, 1706 ó 1708 de alimentación de tinta. En lugar de tener todas las celdas 120 de activación pre-cargadas en un grupo 1702a-1702f de activación a lo largo de la longitud completa de un lado de la ranura 1704, 1706 ó 1708 de alimentación de tinta, las celdas 120 de activación pre-cargadas en un grupo 1702a-1702f de activación se localizan a lo largo de la mitad de la longitud de cada uno de los lados opuestos de la ranura 1704, 1706 ó 1708 de alimentación de tinta. La longitud de la línea 214a-214f de activación correspondiente se reduce a la mitad de la longitud de una ranura 1704, 1706 ó 1708 de alimentación de tinta desde un extremo de la ranura 1704, 1706 y 1708 de alimentación de tinta, en comparación a la longitud completa de la ranura 1704, 1706 y 1708 de alimentación de tinta. Cada una de las líneas 214a-214f de activación se localizan en ambos lados de una ranura 1704, 1706 ó 1708 de alimentación de tinta y se acoplan eléctricamente en un extremo de la ranura 1704, 1706 ó 1708 de alimentación de tinta para formar una línea 214a-214f de activación en una forma sustancialmente de U. Las líneas 214a-214f de activación en una forma sustancialmente de U están de forma efectiva a la mitad de la longitud de una línea de activación que se extiende por la longitud completa de una ranura 1704, 1706 y 1708 de alimentación de tinta. La tabla a continuación compara la variación de energía para las líneas 214a-214f de activación en una forma sustancialmente de U con aquélla de las líneas de activación lineales, es decir, líneas de activación que recorren la longitud completa de un lado de la ranura 1704, 1706 y 1708 de alimentación de tinta.

Como se muestra en la tabla, usando un grupo de activación lineal con los mismos resultados de línea de activación, línea de tierra y ancho de boquilla en una variación mayor y no adecuada de energía (11 por ciento versus 52 por ciento) . La diferencia de variación de energía se mejora ligeramente al incrementar el espesor de metal por cuatro veces para reducir la resistencia de la línea de activación. Sin embargo, aún es inadecuada la variación de energía (11 por ciento versus 36 por ciento) . De manera alternativa, para reducir la variación de energía a 11 por ciento en un arreglo de grupos de activación lineal, se incrementa el ancho de la boquilla. Las líneas 214a-214f de activación en una forma sustancialmente de U se acoplan eléctricamente las celdas 120 de activación pre-cargadas localizadas a lo largo de cada uno de los lados opuestos de las ranuras 1704, 1706 y 1708 de alimentación de tinta. La línea 214a se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FGl en 1702a. La línea 214a de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1704 de alimentación de tinta y se extiende desde un extremo de la ranura 1704 de alimentación de tinta a la mitad de la longitud de la ranura 1704 de alimentación de tinta en la dirección y. La línea 214a de activación suministra la señal de energía ACTIVACIÓN 1 y los impulsos de energía a FGl en 1702a. La línea 214b de activación se acopla eléctricamente a cada una de las celdas de activación pre-cargadas 120 en FG2 en 1702b. La línea 214b de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1706 de alimentación de tinta y se extiende desde un extremo de la ranura 1706 de alimentación de tinta a la mitad de la longitud de la ranura 1706 de alimentación de tinta en la dirección y. La línea 214b de activación suministra la señal de energía ACTIVACIÓN 2 y los impulsos de energía a la FG2 en 1702b. La línea 214c de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG3 en 1702c. La línea 214c de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1708 de alimentación de tinta y se extiende desde un extremo de la ranura 1708 de alimentación de tinta a la mitad de la longitud de la ranura 1708 de alimentación de tinta en la dirección y. La línea 214c de activación suministra la señal de energía ACTIVACIÓN3 y los impulsos de energía FG3 en 1702c. La línea de activación 214d se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG5 en 1702d. La línea 214d de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1704 de alimentación de tinta y se extiende desde un extremo de la ranura 1704 de alimentación de tinta a la mitad de la longitud de la ranura 1704 de alimentación de tinta en la dirección y. La línea 214d de activación suministra la señal de energía ACTIVACIÓN4 y los impulsos de energía a FG4 en 1702d. La línea 214e de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG5 en 1702e. La línea 214e de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1706 de alimentación de tinta y se extiende de un extremo de la ranura 1706 de alimentación de tinta a la mitad de la longitud de la ranura 1706 de alimentación de tinta en la dirección y. La línea 214e de activación suministra la señal de energía ACTIVACIÓN5 y los impulsos de energía a FG5 en 1702e. La línea 214f de activación se acopla eléctricamente a cada una de las celdas 120 de activación pre-cargadas en FG6 en 1702f. La línea 214f de activación se coloca a lo largo de cada uno de los lados opuestos de la ranura 1708 de alimentación de tinta y se extiende en un extremo de la ranura 1708 de alimentación de tinta a la mitad de la longitud de la ranura 1708 de alimentación de tinta en la dirección y. La línea 214f de activación suministra la señal de energía ACTIVACIÓN6 y los impulsos de energía a FG6 en 1702f. En tanto que las figuras 21 hasta 24 representan disposiciones que muestran generadores de dirección y/o un enganche de dirección en la boquilla de cabeza de impresión, las señales de dirección se pueden proporcionar también desde una fuente externa. Donde las señales de dirección se proporcionan desde una fuente externa, los generadores de dirección y/o enganches de dirección no necesitan ser proporcionados en la boquilla de cabeza de impresión. En este caso, las disposiciones descritas en las figuras 21 hasta 24 pueden ser exactamente las mismas. Con referencia a las figuras 25A y 25B, se ilustran diagramas que ilustran áreas 2000 de contacto de un circuito flexible 2002 que se puede utilizar para acoplar la circuitería externa a una boquilla 40 de cabeza de impresión. Las áreas 2000 de contacto se acoplan eléctricamente mediante rutas conductoras 2004 al contacto 2006 que proporcionan acoplamiento a la boquilla de cabeza de impresión. Las áreas E0-E6 de contacto de línea de habilitación se configuran para recibir señales de habilitación desde una fuente externa y para proporcionar las señales de habilitación, por ejemplo, señales de selección SEL1-SEL6, las señales de pre-carga PRE1-PRE6, y la señal ENGANCHE. Sin embargo, se debe señalar que la relación entre las líneas representadas con respecto a las figuras 4-8 y 11-24 y las áreas E0-E6 de contacto no necesitan ser una a una, por ejemplo, la señal PREl no necesita ser proporcionada en el área E0 de contacto. Todo lo que se requiere es que se acoplen líneas de dirección apropiadas de líneas de pre-carga a las áreas de contacto de habilitación apropiadas. Las áreas D1-D8 de contacto de línea de datos se configuran para recibir señales que proporcionan datos de impresión representativos de una imagen que se va a imprimir y que proporcionan señales D1-D8 de datos respectivamente, a los grupos de líneas de datos individuales, por ejemplo, grupos D1-D8 de línea de datos. Las áreas F1-F6 de contacto de línea de activación configuradas para recibir impulsos de energía y para proporcionar las señales de energía a lo largo de las líneas de ACTIVACIÓN 1-ACTIVACIÓN 6 a los grupos de activación apropiados, por ejemplo, los grupos 202a-202f y 1702a-1702f de activación. Las áreas Gdl-Gd6 de contacto de línea de tierra se configuran para proporcionar una ruta de retorno para las señales que se conducen por las resistencias de activación desde los grupos de activación, por ejemplo, los grupos 202a-202f de activación o los grupos 1702a-1702f de activación. El área C de contacto de señal de control se configuran para recibir una señal para el control de la operación interna de la boquilla de impresión, por ejemplo, la señal de CSYNC. El área TSR de contacto de resistencia de percepción de temperatura permite a una impresora acoplada a un cartucho de inyección de tinta determinar una temperatura de la boquilla de cabeza de impresión, en base a una medición de la resistencia. Un área TSR-RT de contacto de retorno de resistencia de . percepción de temperatura proporciona una ruta de retorno para señales proporcionadas en el área TSR de contacto de resistencia de percepción de temperatura. Un planteamiento para utilizar una resistencia de percepción de temperatura se describe en la solicitud de patente co-poseída número de serie . Un área ID de contacto de bit de identificación se acopla a la circuitería de identificación en la boquilla de cabeza de impresión que permite que una impresora determine los parámetros de operación de la boquilla de cabeza de impresión y el cartucho de impresión. En una modalidad, una ruta eléctrica entre las áreas 2000 de contacto y las celdas 120 de activación pre-cargadas comprenden rutas 2004 conductoras, contactos 2006 y las líneas de señal apropiadas, por ejemplo, las líneas 208a-208h de datos, las líneas de pre-carga 210a-210f, las líneas 212a-212f de selección, o las líneas de tierra. Se debe señalar que las líneas de pre-carga 210a-210f y. las líneas 212a-212f de selección se pueden acoplar a las áreas E0-E6 de contacto de línea de habilitación. Se debe señalar- que en ciertas modalidades, los altos niveles de voltaje ilustrados en la presente están en o por arriba de aprox. 4.0 voltios, en tanto que los bajos niveles de voltaje analizados anteriormente están en o por debajo de aprox. 1.0 voltio. Otras modalidades pueden usar diferentes niveles de voltaje que los niveles anteriormente descritos . Aunque se han ilustrado y descrito en la presente modalidades específicas, se entenderá por aquellos expertos en la técnica que se pueden sustituir una variedad de implementaciones alternativas y/o equivalentes para las modalidades específicas mostradas y descritas sin apartarse del alcance de la presente invención. Esta solicitud se propone que cubra cualquier adaptación o variación de las modalidades específicas analizadas en la presente. Por lo tanto, se propone que esta invención se limite sólo por las reivindicaciones y los equivalentes de las mismas.

Claims (23)

1. REIVINDICACIONES 1. Dispositivo de inyección de fluido, caracterizado porque comprende: una primera línea de activación adaptada para conducir una primera señal de energía que comprende impulsos de energía; una segunda línea de activación adaptada para conducir una segunda señal de energía que comprende impulsos de energía; un primer generador de dirección configurado para proporcionar primeras señales de dirección; un segundo generador de dirección configurado para proporcionar segundas señales de dirección; primeros generadores de gotas acoplados eléctricamente a la primera línea de activación y configurados para responder a la primer señal de energía para inyectar fluido en base a las primeras señales de dirección; y segundos generadores de gotas acoplados eléctricamente a la segunda línea de activación y configurados para responder a la segunda señal de energía para inyectar fluido en base a las segundas señales de dirección.
2. 2. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque las primeras señales de dirección son válidas en tanto que sean inválidas las segundas señales de dirección y las segundas señales de dirección son válidas en tanto que sean inválidas las primeras señales de dirección.
3. 3. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque el primer generador de dirección se coloca en una primera porción de mitad del dispositivo de inyección de fluido y el selección generador de dirección se coloca en una segunda porción de mitad del dispositivo de inyección de fluido, y en donde los primeros generadores de gota se colocan en la primera porción de mitad y los segundos generadores de gota se colocan en la segunda porción de mitad.
4. 4. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque el primer generador de dirección se coloca en un extremo del dispositivo de inyección de fluido y el segundo generador de dirección se coloca en el otro extremo de dispositivos de inyección de fluido.
5. 5. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque el primer generador de dirección se coloca en una esquina del dispositivo de inyección de fluido y el selección generador de dirección se coloca en otra esquina del dispositivo de inyección de fluido.
6. 6. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende : una tercera línea de activación adaptada para conducir una tercera línea de energía que comprende impulsos de energía; una cuarta línea de activación adaptada para conducir una cuarta señal de energía que comprende impulsos de energía; terceros generadores de gotas acoplados eléctricamente a la tercera línea de activación y configurados para responder a la tercera señal de energía para inyectar fluido en base a las primeras señales de dirección; y cuartos generadores de gotas acoplados eléctricamente a la cuarta línea de activación y configurados para responder a la cuarta señal de energía para inyectar fluido en base a las segundas señales de dirección.
7. 7. Dispositivo de inyección de fluido de conformidad con la reivindicación 6, caracterizado porque los primeros y terceros generadores de gota se colocan en una primera porción de mitad, y los segundos y cuartos generadores de gotas se colocan en una segunda porción de mitad.
8. 8. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende : una fuente de alimentación de fluido que tiene una longitud, en donde cada uno de los primeros generadores de gotas se acopla para fluidos a la fuente de alimentación de fluido; y las líneas de dirección adaptadas para conducir las primeras señales de dirección, en donde los primeros generadores de gotas se configuran para responder en base a las primeras señales de dirección proporcionadas por las primeras líneas de dirección, en donde la primera línea de activación y las líneas de dirección se colocan como líneas metálicas no traslapadas a lo largo de una porción de la longitud de la fuente de alimentación de fluido.
9. 9. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende una fuente de alimentación de fluido, en donde cada uno de los primeros generadores de gotas y cada uno de los segundos generadores de gotas se acopla para fluidos a la fuente de alimentación de fluido.
10. 10. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende una fuente de alimentación de fluido, en donde los primeros generadores de gotas se colocan en lados opuestos de la fuente de alimentación de fluido y cada uno de los primeros generadores de gotas se acopla para fluidos a la fuente de alimentación de fluido, y los segundos generadores de gotas se colocan en lados opuestos de la fuente de alimentación de fluido y cada uno de los segundos generadores de gotas se acoplan para fluidos a la fuente de alimentación de fluido.
11. 11. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende una primera fuente de alimentación de fluido y una segunda fuente de alimentación de fluido, en donde cada uno de los primeros generadores de gotas se acopla para fluidos a la primera fuente de alimentación de fluido y cada uno de los segundos generadores de gotas se acopla para fluido a la segunda fuente de alimentación de fluido.
12. 12. Dispositivo de inyección de fluido de conformidad con la reivindicación 1, caracterizado porque comprende : una primera fuente de alimentación de fluido; una segunda fuente de alimentación de fluido; una tercera línea de activación adaptada para conducir una tercera señal de energía que comprende impulsos de energía; una cuarta línea de activación adaptada para conducir una cuarta señal de energía que comprende impulsos de energía; terceros generadores de gotas acoplados eléctricamente a la tercera línea de activación y configurados para responder a la tercera señal de energía para inyectar fluido en base a las primeras señales de dirección; y cuartos generadores de gotas acoplados eléctricamente a la cuarta línea de activación y configurados para responder a la cuarta señal de energía para inyectar fluido en base a las segundas señales de dirección en donde cada uno de los primeros y segundos generadores de gotas se acoplan para fluido a la primera fuente de alimentación de fluido y cada uno de los terceros y cuartos generadores de gotas se acoplan para fluido a la segunda fuente de alimentación de fluido.
13. 13. Método para operar un dispositivo de inyección de fluido, caracterizado porque comprende: generar primeras señales de dirección en el dispositivo de inyección de fluido; generar segundas señales de dirección en el dispositivo de inyección de fluido; recibir una primera señal de energía que comprende impulsos de energía en una primera línea de activación; recibir una segunda señal de energía que comprende impulsos de energía en una segunda línea de activación; responder a la primera señal de energía para inyectar fluido en base a las primeras señales de dirección; y responder a la segunda señal de energía para inyectar fluido en base a las segundas señales de dirección.
14. 14. Método de conformidad con la reivindicación 13, caracterizado porque comprende: recibir la primera señal de energía en cada uno de los primeros generadores de gotas; recibir la segunda señal de energía en cada uno de los segundos generadores de gotas; activar los primeros generadores de gotas en base a las primeras señales de dirección; y activar los segundos generadores de gotas en base a las segundas señales de dirección.
15. 15. Método de conformidad con la reivindicación 13, caracterizado porque comprende: suministrar primeras señales de dirección válidas en tanto que son inválidas las segundas señales de dirección; y suministrar segundas señales de dirección válidas en tanto que son inválidas las primeras señales de dirección.
16. 16. Método de conformidad con la reivindicación 13, caracterizado porque comprende: recibir señales de datos que representan una imagen en líneas de datos,- • responder a la primera señal de energía para inyectar fluido en base a las señales de datos; y responder a la segunda señal de energía para inyectar fluido en base a las señales de datos .
17. 17. Método de conformidad con la reivindicación 16, caracterizado porque los primeros y segundos generadores de gotas se dividen en grupos de línea de datos de generadores de datos, el método que comprende activar los primeros y segundos generadores de gotas en cada uno de los grupos de línea de datos de los generadores de gotas en base a las señales de datos en una línea correspondiente de datos.
18. 18. Método de conformidad con la reivindicación 13, caracterizado porque comprende distribuir la primera señal de energía a los generadores de gotas con una variación de energía de menos de 20% entre cualquiera de los dos primeros generadores de gotas .
19. 19. Método de conformidad con la reivindicación 13, caracterizado porque comprende distribuir la primera señal de energía a los generadores de gotas con una variación de energía de hasta 10% a 15% entre cualquiera de los dos de los primeros generadores de gotas .
20. 20. Dispositivo de inyección de fluido, caracterizado porque comprende: una primera fuente de primeras señales de dirección; una segunda fuente de segundas señales de dirección; primeras líneas de dirección configuradas para conducir las primeras señales de dirección; segundas líneas de dirección configuradas para conducir las segundas señales de dirección; primeras resistencias acopladas eléctricamente a las primeras líneas de dirección, las primeras resistencias configuradas para provocar que el fluido se inyecte en base a las primeras señales de dirección; y segundas resistencias acopladas eléctricamente a las segundas líneas de dirección, las primeras resistencias configuradas para hacer que el fluido se inyecte en base a las primeras señales de dirección; y en donde el primer generador de dirección y las primeras resistencias se localizan en la primera porción del dispositivo de inyección de fluido y el segundo generador de dirección y las segundas resistencias se localizan eñ la segunda porción del dispositivo de inyección de fluido.
21. 21. Dispositivo de inyección de fluido de conformidad con la reivindicación 20, caracterizado porque las primeras líneas de dirección se colocan en sólo la primera porción y las segundas líneas de dirección se colocan en sólo la segunda porción.
22. 22. Dispositivo de inyección de fluido de conformidad con la reivindicación 21, caracterizado porque las primeras líneas de dirección y la primera línea de activación se colocan en sólo la primera porción y las segundas líneas de dirección y la segunda línea de activación se colocan en sólo la segunda porción.
23. 23. Dispositivo de inyección de fluido de conformidad con la reivindicación 21, caracterizado porque comprende : una fuente de alimentación de fluido que tiene una longitud, en donde la primera línea de activación y la primeras líneas de dirección se colocan como líneas metálicas no traslapadas a lo largo de una porción de la longitud de la fuente de alimentación de fluido.