MXPA05000239A - Receptor de comunicaciones de espectro de extension de salto de frecuencia de un microprocesador-descodificador. - Google Patents

Abstract

La presente invencion esta dirigida a un transceptor de espectro de extension de salto de frecuencia. El transceptor incluye un microcontrolador (110); un transmisor (120) teniendo un oscilador de voltaje controlado (122), un sintetizador digital directo (124), y un amplificador de energia (126); y un receptor que tiene un amplificador (128), un amplificador IF (132), un desmodulador (134), y un rebanador de datos (138). Cuando se transmite, el transmisor envia un preambulo que permitir recibir al dispositivo para detectar la senal y trabarla para recibir los datos. Cuando se recibe, el receptor primero explora todos los canales y los combina basandose en el Indicador de Resistencia de Senal Recibida (RSSI, segun siglas en ingles), y despues intenta trabar el canal con el valor mas fuerte de RSSI muestreando primero la senal recibida para verificar el preambulo, despues sincronizar en los bordes de bit de la senal recibida, despues detectar el inicio de un Delimitador de Cuadro de Inicio (SFD, segun sus siglas en ingles), descodificar bits para verificar un SED valido y despues muestrear bits de datos para recibir los datos.

Description

RECEPTOR DE COMUNICACIONES DE ESPECTRO DE EXTENSIÓN DE SALTO DE FRECUENCIA DE UN MICROPROCESADOR- DESCODIFICADOR CAMPO DE LA INVENCIÓN La presente invención se refiere en general al campo de las comunicaciones. Más particularmente, la invención se refiere a una técnica de espectro ensanchado de salto de frecuencia para aceptar y ordenar formas de onda complejas para trabarlas en una señal remota deseada.

ANTECEDENTES DE LA INVENCIÓN Los sistemas de comunicación de red fija pueden operar usando tecnología de línea alámbrica o radio. Las tecnologías de línea alámbrica incluyen utilizar las líneas de distribución de servicios públicos y/o las líneas telefónicas. Las tecnologías inalámbricas pueden utilizar la escala de 902-908 MHz, la cual puede operar sin una licencia de la Agencia Federal de Comunicaciones de Estados Unidos (FCC) a través del uso de transmisión en el espectro ensanchado de salto de frecuencia (FHSS, según siglas en inglés correspondientes a Frequency Hopping Spread Spectrum), el cual extiende la energía transmitida sobre la banda. De acuerdo con las regulaciones de la FCC, para la operación de sistemas de salto de frecuencia en la banda de 902-928 MHz, la salida total es como sigue: 1 vatio para los sistemas que emplean al menos 50 canales de salto; y 0.25 vatios para los sistemas que emplean menos de 50 canales de salto, pero al menos 25 canales de salto. Ver U.S.C.47, sección 15.247. Los sistemas FHSS cumplen con la especificación de la FCC, comunicándose con dispositivos de comunicación remotos en sincronización, tanto en tiempo como en frecuencia. Usando este enfoque, todos los dispositivos conocen cuando saltar al próximo canal en la secuencia y cuál es el próximo canal en la secuencia. Un sistema FHSS conocido utiliza una velocidad de salto que es más rápida que la velocidad de los datos para enviar múltiples conjuntos de frecuencias seleccionadas aleatoriamente en cada mensaje para distribuir la energía transmitida sobre la banda de comunicación. Esta distribución es uno de los requisitos de la FCC para operar en la banda industrial, científica y médica (ISM). Una desventaja de lo anterior es que requiere que todos los dispositivos incluyan un reloj en tiempo real, lo que añade al costo del dispositivo. Adicionalmente, se requiere algún tipo de sistema de almacenamiento de batería para mantener el reloj en tiempo real en el caso de que se tenga que interrumpir el suministro de energía al dispositivo. Además, el requisito de saltar rápidamente a través de las frecuencias, restringe el diseño de estos dispositivos y adicionalmente limita la reducción de costos. Ha habido intentos de utilizar dispositivos remotos que operan de forma no sincronizada, que obtienen sincronización con el transmisor mediante el uso de un receptor buscador. Un ejemplo de este tipo de receptor es el de Harmon, patente estadounidense No. 4,328,581. Sin embargo, las derivaciones y otras señales no deseadas interfieren con el proceso de sincronización en este tipo de receptores. Otro problema con estos sistemas es que el receptor está buscando canales basándose en una lista y puede estar buscando canales distintos al canal en el cual se está mandando un preámbulo. Para compensar esto, el transmisor debe mandar el preámbulo durante un periodo de tiempo suficientemente largo como para permitir al receptor buscarlo y desarrollar una coordinación de bit. En estos sistemas, las desviaciones pueden ser descodificadas como preámbulos válidos, lo que afecta adversamente el desempeño. Además, pueden aparecer problemas de comunicación cruzada si se capturan señales débiles del transmisor en la secuencia de búsqueda del receptor antes de determinar el canal de transmisión deseado. En consecuencia, hay una necesidad de un dispositivo de comunicación FHSS que sea eficiente en costo, cumpla con los requisitos de la FCC para la distribución de energía en la banda IS , e incluya provisiones para prevenir que señales no deseadas sean capturadas por el receptor buscador. La presente invención está dirigida a estas necesidades técnicas, así como también a otras.

BREVE DESCRIPCIÓN DE LA INVENCIÓN La presente invención se aplica a las necesidades identificadas anteriormente, en tanto que proporciona un método y aparato novedosos que utilizan comunicaciones en el espectro ensanchado de salto de frecuencia. De acuerdo con un aspecto de la presente invención, se proporciona un método para validar una señal transmitida en un receptor de espectro ensanchado de salto de frecuencia, que incluye buscar una lista predeterminada de canales; recibir una señal indicadora de fortaleza de señal recibida para cada canal examinado; detectar una señal portadora en un canal seleccionado; trabar el canal seleccionado; y muestrear para obtener un delimitador de cuadro de inicio en el canal seleccionado. De acuerdo con una característica de la presente invención, recibir la señal indicadora de fortaleza de señal incluye convertir la señal indicadora de fortaleza de señal en un valor digital representativo de la señal indicadora de fortaleza de señal, y almacenar el valor digital en una lista de indicadores de fortaleza de señal recibidos. De acuerdo con otra característica de la invención, detectar la señal portadora comprende además examinar una lista de valores digitales almacenados representativos de la señal indicadora de fortaleza de señal recibida para cada canal examinado; determinar un valor más grande distinto de cero en la lista de valores digitales almacenados; fijar el receptor en un primer canal de acuerdo con el valor más grande distinto de cero; y probar un indicador de trabado de bucle de enganche de fase (PLL, según siglas en inglés de Phase-Looked Loop) hasta que se establezca un trabado. Se puede activar un cronómetro y luego se inicia el muestreo de una señal en el primer canal durante un periodo de tiempo predeterminado para obtener una cantidad predeterminada de muestras. La cantidad predeterminada de muestras se correlaciona con patrones de bit ideales para determinar una cantidad de errores de correlación. Si la cantidad de errores de correlación está dentro de una tolerancia predeterminada, se determina un margen de tiempo con base en la correlación de la cantidad, predeterminada de muestras con los patrones de bit ideales. Para verificar la detección, la señal en el primer canal puede ser muestreada nuevamente durante el periodo de tiempo predeterminado hasta obtener una cantidad predeterminada de segundas muestras, y la cantidad predeterminada de segundas muestras puede correlacionarse con la cantidad predeterminada de muestras para determinar una segunda cantidad de errores de correlación. De acuerdo con otra característica, trabar el canal seleccionado incluye fijar un cronómetro; registrar muestras en el canal; comparar las muestras con patrones de preámbulo ideales; y correlacionar errores entre las muestras y los patrones de preámbulo. El cronómetro puede ajustarse a un borde inferior de bits con las muestras, y puede determinarse si una cantidad de errores de correlación está dentro de una tolerancia predeterminada. De acuerdo con otra característica, el muestreo para el delimitador de cuadro de inicio en el canal seleccionado incluye muestrear cada medio bit o cada bit recibido por el receptor; evaluar la cantidad total de muestras para determinar si cada bit es un uno o un cero; y comparar los bits con un patrón delimitador de cuadro de inincio predeterminado. De acuerdo con otro aspecto de la presente invención, se proporciona un receptor de espectro ensanchado de salto de frecuencia asincrona. El receptor incluye un circuito integrado transreceptor que proporciona una señal de trabado de PLL y una señal indicadora de fortaleza de señal, y un microcontrolador que recibe la señal de trabado de PLL y la señal indicadora de fortaleza de señal recibida. El microcontrolador convierte la señal indicadora de fortaleza de señal recibida en un valor digital representativo de la señal indicadora de fortaleza de señal recibida y almacena el valor digital en una lista de indicadores de fortaleza de señal recibida. El microcontrolador también fija el transreceptor a un canal de acuerdo con el valor digital más grande en la lista de indicadores de fortaleza de señal recibida y prueba la señal de trabado de PLL hasta que se establece el trabado. De acuerdo con otro aspecto de la presente invención, se provee un método para sincronizar un receptor de espectro ensanchado de salto de frecuencia con un transmisor. El método incluye buscar un canal que tenga un preámbulo válido en una lista predeterminada de canales; refinar la coordinación de bit con el fin de determinar el centro de un bit; o muestrear para obtener un delimitador de cuadro de inicio indicativo de un comienzo de un cuadro de datos en el canal. Estos otros aspectos de la presente invención serán descritos en la siguiente descripción detallada de la invención.

BREVE DESCRIPCIÓN DE LOS DIBUJOS El resumen anterior, así como la siguiente descripción detallada de las modalidades preferidas, se comprenden mejor cuando se leen en conjunto con los dibujos anexos. Para el propósito de ilustrar la invención, en los dibujos se muestra una modalidad que es preferida actualmente, en la cual números de referencia similares representan partes similares a través de las diferentes vistas de los dibujos, estando entendido, sin embargo, que la invención no está limitada a los métodos e instrumentalidades específicos discutidos. En los dibujos: La figura 1 ilustra una vista general de un ejemplo de modalidad de un salto de frecuencia de radio de acuerdo con la presente invención: La figura 2 ilustra un ejemplo de proceso de búsqueda de indicador de fortaleza de señal recibida (RSSI); La figura 3 ilustra dos ejemplos de procesos de búsqueda para clasificar el RSSI; La figura 4 ilustra un ejemplo de proceso de detección de portador; La figura 5 ilustra un ejemplo de proceso de verificación de detección de portador; La figura 6 ilustra un ejemplo de proceso de trabado de portador; y La figura 7 ilustra un ejemplo de delimitador de cuadro de inicio y de proceso de muestreo de bit.

DESCRIPCIÓN DETALLADA DE LAS MODALIDADES PREFERIDAS Con referencia ahora a la figura 1, se ilustra un ejemplo de modalidad de un salto de frecuencia de radio 100 de acuerdo con la presente invención. La presente invención es controlada por un microcontrolador 110 y preferiblemente implementada usando un transreceptor 120 Texas Instruments TRF6900 , el cual es un circuito integrado que incluye un transreceptor FSK para establecer un enlace de radiofrecuencia (RF) de frecuencia ágil, semidúplex, bi-direccional; el circuito integrado puede usarse para aplicaciones moduladas lineales (FM) o digitales (FSK) en la banda ISM de 915 MHz norteamericana. La parte transmisora del transreceptor 120 consta de un oscilador de voltaje controlado (VCO) 122, un sintetizador digital directo completo totalmente programable, y un amplificador de energía 126. La parte receptora consta de un amplificador de bajo ruido 128, mezclador 130, amplificador IF 132, limitador, desmodulador FM/FSK 134, con un circuito de tanque LC externo 136, y un rebanador de datos 138.

El desmodulador 134 puede ser usado para desmodulación de frecuencia analógica (FM) o digital (FSK). El rebanador de datos 138 preferiblemente actúa como un comparador. El rebanador de datos 138 proporciona señales binarias de nivel lógico, derivadas de la señal baja ÍF desmodulada y filtrada al paso, que son capaces de dirigir entradas externas compatibles con CMOS en el microcontrolador 110. La entrada no invertida se conecta directamente a un voltaje de referencia interno y la entrada invertida se dirige mediante la salida del amplificador filtro de paso bajo / amplificador de post detección. El umbral de decisión del rebanador de datos 138 está determinado por el voltaje de referencia interno. El sintetizador digital directo 124 (DDS, según siglas en inglés de Direct Digital Synthesiser) está basado en el principio de generar una señal de onda sinoidal en el dominio digital. El DDS 124 construye una forma de onda sinoidal analógica usando un sumador de N-bit que cuenta desde 0 hasta 2 N en pasos del registro de frecuencia para generar una forma de onda digital de rampa. Cada número en el registro de salida de N-bit se usa para seleccionar el valor de onda sinoidal correspondiente fuera de la tabla de búsqueda sinoidal. Después de la conversión digital a analógica, preferiblemente se usa un filtro de paso bajo para suprimir respuestas derivadas indeseadas. La señal de salida analógica puede usarse como una señal de entrada de referencia para un bucle de enganche de fase 140. El circuito PLL 140 multiplica entonces la frecuencia de referencia por un factor predefinido. El microcontrolador 110 usa un conductor 142 seriado, unidireccionaj de tres cables (reloj, datos, estroboscopio) para programar el transreceptor 120. Los registros internos contienen todas las variables programables por el usuario, incluyendo los registros de fijación de frecuencia DDS así como también todos los registros de control. En cada borde que aparece en la señal del reloj, el valor lógico en el terminal de datos se escribe en un registro de cambios de 24 bit. Fijando el terminal estroboscópico alto, se carga la información programada en el circuito de cierre seleccionado. El microcontrolador 110 controla el transreceptor 120 y controla la transmisión y recepción de los datos. El microcontrolador 110 también controla por cuál canal escucha o transmite el radio 100, fijando registros en el DDS 124. El DDS 124 registra, a su vez, el bucle de enganche de fase 140 y el oscilador de voltaje controlado (VCO) 122 para fijar las frecuencias de transmisión y recepción. Los conocedores de la materia reconocerán que este es uno de varios métodos posibles para fijar las frecuencias de transmisión y recepción. En el modo de transmisión, el transreceptor 120 tiene una energía de salida de transmisión de 0 dBm. Un amplificador de energía externo (PA) 144 proporciona 24 dB adicionales de ganancia, dando como resultado una potencia de salida total de +24 dBm." El microcontrolador 110 dirige un interruptor de Transmisión / Recepción 146, el cual ventajosamente permite que una antena sea usada tanto por la parte transmisora como por la parte receptora del transreceptor 120. En el modo de recepción, se usa un amplificador externo de bajo ruido 148 (LNA, según siglas en inglés de Low Noise Amplifier) y el LNA interno 128 para amplificar la señal recibida. La señal recibida se "mezcla hacia abajo" mediante el mezclador 123 para procesarla y luego amplificarla. El Indicador de fortaleza de señal 152 es una salida y es vigilado por el microcontrolador 110. El receptor convierte entonces de una señal de frecuencia modulada a una señal de base de banda usando el desmodulador 134 y el rebanador de datos 138. El microcontrolador 110 es responsable de descodificar la señal primaria de base de banda, sincronizándola a los bordes de bit. Tal como se describirá en mayor detalle más adelante, en el modo de recepción, el microcontrolador 110 usa la interfaz seriada 142 para fijar la frecuencia de recepción y luego buscar un preámbulo válido desde un dispositivo de transmisión remoto. El proceso de buscar un preámbulo válido involucra primero examinar todos los 25 canales buscando solamente fortaleza en uno o más de los 25 canales. Después de examinar los canales y ordenar los posibles canales de preámbulo con base en el RSSI, el receptor intenta detectar un preámbulo válido en el canal con el RSSI más fuerte. Si no se detecta un preámbulo válido, el microcontrolador 110 usa la interfaz seriada 142 para cambiar la frecuencia hacia el canal con el próximo valor de RSSI más alto. Si no se detecta preámbulo, el microcontrolador "salta" canales cada 1 ms. Se puede usar otra programación de saltos. Cuando se detecta un preámbulo válido, el dispositivo receptor puede sincronizar con el transmisor para recibir un paquete pequeño de información, como se detalla más adelante. La sincronización involucra saltos en sincronía con el transmisor para buscar preámbulos y canales de datos adicionales. Una señal de detección de trabado 150 del transreceptor 120 indica que el radio 100 está trabado en la frecuencia de recepción deseada. Después de escribir la ¡nterfaz seriada 142, lo que instruye al radio 100 a cambiar el canal receptor, el microcontrolador 110 espera que el detector de trabado 150 se mantenga, señalando que el canal receptor puede ser vigilado por una señal recibida estable. Este tiempo de normalización, adicionalmente al tiempo requerido para escribir los registros por medio de la interfaz seriada 142, determina el tiempo de búsqueda por canal (por ejemplo, 1 ms). Ahora se explicará una modalidad implementada como ejemplo usando el radio 100. La presente invención no requiere un reloj separado u otra información de sincronización, ni requiere una indicación de una señal válida desde el transreceptor 120 para descodificar la señal entrante. El microcontrolador 110 realiza las tareas de descodificar y validar las señales, en donde cada señal preferiblemente contiene un preámbulo, delimitador de cuadro de Inicio (SFD) y un cuadro de datos. El SFD indica que el preámbulo ha finalizado y que el cuadro de datos seguirá. De acuerdo con la presente invención, el SFD debe aparecer dentro de un tiempo máximo predeterminado después del inicio del preámbulo con el fin de que una señal se considere válida. Después de la recepción de un SFD válido, el microcontrolador 110 mantiene la coordinación de bit y registra los bits de datos. Con referencia a la figura 2, se describirá ahora un proceso de búsqueda de indicador de fortaleza de señal recibida del proceso de descodificación general de la presente invención. El proceso de descodificación incluye muestrear la señal entrante rápidamente y correlacionar un conjunto de muestras con un patrón conocido para determinar si está presente un preámbulo. De acuerdo con la presente invención, el preámbulo preferiblemente comienza con un cero y termina con un uno. El proceso comienza fijando un contador (x) en cero, luego en el paso 200, se inicia un cronómetro en el microcontrolador 110 y se selecciona un canal. El canal se selecciona secuencialmente a partir de una lista de canales (por ejemplo, 25 canales) que van a ser examinados. En el paso 202, el microcontrolador 110 prueba el indicador detector de trabado de PLL 150 a intervalos iguales a un tiempo de bit (por ejemplo, 56.48 µe) hasta que se establece un trabado. Una vez que se establece un trabado en el paso 202, se fija el cronómetro en el paso 204 para permitir al receptor establecer un tiempo de normalización configurable, en donde la presente invención usa un tiempo de normalización de RSSI de 200 µe. En el paso 206, el indicador de fortaleza de señal recibida (RSSI) 152 es vigilado por el microcontrolador 110 usando un convertidor analógico a digital dentro del microcontrolador 110. El microcontrolador 110 almacena los resultados del indicador de RSSI 152 convertidos, en una lista que corresponde a la lista de canales mencionada anteriormente por posición y longitud. En el paso 207, un valor de contador de canal (x) se incrementa en uno y luego se prueba para ver si es mayor que o igual a 25; el proceso regresa al paso 200 para muestrear el siguiente canal. Si el contador es igual o mayor que 25, entonces el proceso sale para buscar la lista (ver figura 3) que fue creada a través del proceso de la figura 2. Con referencia ahora a la figura 3, está ilustrada la parte detectora de portador del proceso de decodificación de la presente invención. En el paso 208, la lista de RSSI creada en el paso 206 es revisada para encontrar el valor más grande que sea mayor que un umbral de RSSI configurable. Este valor corresponde a la señal más fuerte, como se indicó anteriormente. Si no se encuentra un valor diferente de cero, entonces el proceso de búsqueda de RSSI de la figura 2 se repite. En el paso 210, el valor diferente de cero más grande determinado se reemplaza con un cero. A continuación, en el paso 212, se calcula el valor de la desviación de la señal que en el paso 208 se determinó que tiene el valor más grande distinto de cero en la lista de RSSI, y se usa para seleccionar un valor de canal en la misma desviación en la lista de canales. El transreceptor 120 se fija luego para recibir en este canal. Por ejemplo, si la señal determinada en el paso 208 es el noveno canal en la lista de RSSI, el transreceptor será fijado en el noveno canal de la lista de canales. En el paso 214, el asegurador de PLL 150 se prueba en intervalos ¡guales al tiempo de bit (56.48 µe) hasta que se establezca el trabado. En el paso 216, un cronómetro en el microcontrolador 110 se fija para activarse en un tiempo igual a 11 tiempos de bit (por ejemplo, 11*56.48 µß). en el paso 218, la señal en el canal determinada en el paso 212 es muestreada para dos tiempos de bit de preámbulo (por ejemplo, 2*56.48 µe). De acuerdo con la presente invención se registran 32 muestras sobre los dos tiempos de bit de preámbulo. Alternativamente, se puede grabar sub-muestras entre las muestras y usarse para formar muestras por simple votación si la velocidad del procesador lo permite. En el paso 220, las muestras son analizadas como dos mitades de 16 muestras. Cada mitad es comparada con 16 patrones ideales. De acuerdo con la presente invención, los patrones ideales son generados a partir de las 16 rotaciones de OxFOOF. En el paso 222, se realiza la correlación ejecutando una operación XOR (exclusiva OR) en los cuatro bytes de las muestras con cada uno de los cuatro bytes del patrón ideal. El número de posiciones de bit en el cual difieren las muestras y el patrón (distancia de Hamming) es la cantidad de errores de correlación para ese patrón. El número de unos en el resultado XOR es el número de errores y preferiblemente se calcula usando la suma de cuatro búsquedas en una tabla de 256 bytes que contiene el número de unos en cada byte índice. El número de rotaciones que se necesita para lograr el patrón con la menor cantidad de errores es almacenado por el microcontrolador 110. Si la cantidad de errores de correlación está dentro de una tolerancia configurable, la señal es considerada como un preámbulo candidato. La presente invención usa una tolerancia por defecto de 3 errores de bit. Si la cantidad de errores de correlación es mayor que la tolerancia, el proceso de detección del portador de la figura 3 se repite usando el canal con el próximo valor de RSSI más alto. Si este próximo valor de RSSI más alto no excede el umbral de RSSI, el proceso se reinicia en la figura 2. En el paso 224, el valor de un cronómetro que corre libremente fijado en el paso 216 se usa para calcular un tiempo de desviación hasta la próxima ocurrencia del patrón idéntico de acuerdo con el número de patrón que coincida con las rotaciones almacenadas en el paso 222. El patrón es igualado con uno de una lista de patrones y el ajuste de tiempo se realiza de tal manera que la verificación de detección del portador (es decir, repitiendo las 32 muestras para buscar el preámbulo válido), ahora esté alineado con el patrón que se encontró en el primer intento. En otras palabras, el cronómetro se ajusta de tal forma que una verificación de detección del portador ideal coincida con el patrón desde la primera detección de portador. La figura 4 ilustra un proceso de verificación de detección de portador, lo cual ocurre durante dos tiempos de bit del muestreo.

En el paso 226, cuando el cronómetro fijado en el paso 216 (figura 3) expira, se fija otro cronómetro en el microcontrolador para que expire en seis tiempos de bit (6*56.48 µe). En el paso 228, la señal del canal transreceptor fijada en el paso 212 es muestreada durante dos tiempos de bit (2*56.48 µe). Tal como se describió anteriormente, se puede registrar sub-muestras entre las muestras y usarse para formar muestras por votación simple si la velocidad del procesador lo permite. También en el paso 230, las 32 muestras se analizan como dos mitades de 16 muestras y se comparan con el patrón registrado en el paso 222 (figura 3). La muestra debe contener menos de la cantidad de errores de correlación configurables mas dos. Si se encuentra que los errores en la muestra exceden el límite, el proceso de detección de portador de la figura 3 se repite usando el canal con el próximo valor de RSSI más alto. Si este valor próximo más alto de RSSI no excede el umbral de RSSI, el proceso se reinicia en la figura 2. En el paso 232, el cronómetro que corre libremente fijado en el paso 226, se ajusta para que expire con el fin de centrar el periodo de muestreo en un proceso de trabado de portador (descrito más adelante con referencia a la figura 5) a través de un borde inferior de un bit de preámbulo. El cronómetro que corre libremente se ajusta de acuerdo con un valor calculado usando el número de rotaciones del patrón almacenadas en el paso 222. Con referencia ahora a la figura 5, está ilustrado el proceso de trabado de portador de la presente Invención. En el paso 234 se fija un cronómetro para que expire después de un periodo de tiempo igual a siete tiempos de bit (7*56.48 µe). En el paso 236, se graban 16 muestras sobre una mitad de un tiempo de bit de preámbulo comenzando en un cuarto de un tiempo de bit antes de la ubicación previamente invertida del borde Inferior. La ubicación fue inferida a través de los procesos de detección del portador y de verificación de detección del portador, descritos anteriormente. En el paso 238, las 16 muestras son correlacionadas con 15 patrones de preámbulo Ideales y 15 patrones de preámbulo invertido ideales, los cuales están almacenados en una tabla. La tabla está organizada preferiblemente para representar patrones de preámbulo invertido en un extremo de la tabla y patrones de preámbulo en el otro extremo. Los patrones están en una secuencia que representa el patrón deseado cambiado a la izquierda y luego a la derecha por un bit, dos bits, etc. En cada trabado de portador sucesivo, el punto de inicio en la tabla se ajusta con el fin de refinar la coordinación para evitar fallas. Una coincidencia de patrón en la parte invertida de la tabla indica el comienzo del SFD. En el paso 240, si la cantidad de errores de correlación está dentro de la tolerancia predeterminada para el patrón de correlación de preámbulo, la señal es considerada como un preámbulo candidato por el microcontrolador 110. La fijación del cronómetro en el paso 234 se ajusta hacia el centro en el próximo borde inferior y el proceso se repite.

S¡ en el paso 240 la cantidad de errores de correlación está dentro de la tolerancia predeterminada para el patrón de correlación de SFD, el SFD se ha iniciado. El muestreo de bit se realiza hasta encontrar el resto del patrón de SFD como se describe más adelante con referencia a la figura 6. Las tolerancias para el trabado de portador preferiblemente son las mismas en ambos casos, sin considerar si está siendo detectado un bit de preámbulo o un SFD. La tolerancia es configurable, pero la presente invención usa 3 errores de bit por defecto. Si un total de dos intentos de correlación de preámbulo de trabado de portador fallan, o si se excede el tiempo de preámbulo total antes del SFD, la señal no es considerada más como un preámbulo candidato y el proceso de descodificación vuelve a realizar la búsqueda de RSSI de la figura 2. Con referencia ahora a la figura 6, se ilustra el proceso de SFD y de muestreo de bit de la presente invención. En el paso 242, se inicia un cronómetro de bit central para que se accione en el medio de cada mitad de bit. En la presente solicitud, un bit es un bit con codificación Manchester compuesto de dos mitades de bits de medio tiempo de bit. La codificación Manchester es bien conocida en la técnica, y codifica un 0 lógico indicado por una transición de 0 a 1 en el centro de un bit y un 1 lógico indicado por una transición de 1 a 0 en el centro de un bit. En el paso 244, la mitad de bit es muestreada tantas veces como sea posible de acuerdo con la velocidad del procesador.

Es preferible comenzar a muestrear una mitad de un periodo de muestra antes que el centro del medio bit. En el paso 246, se evalúan cantidades de muestras ¡guales de cada mitad del bit Manchester a modo de bit invirtiendo las primeras muestras y luego contando el número de muestras de los 16 que son unos. Si menos de la mitad son unos, el bit Manchester es considerado un bit de datos cero. Si la mitad o más son uno, entonces el bit Manchester es considerado como un bit de dato uno. De acuerdo con la presente invención, el SFD está compuesto de 32 bits Manchester uno por los siguientes bits Manchester: 0000 1100 1011 1101 (primer bit izquierdo). Se puede usar otras secuencias de bit. No se toleran errores de bit en el SFD. Si el SFD no se encuentra, entonces la búsqueda de RSSI de la figura 2 se repite. Después de que se encuentra el SFD, el transreceptor 120 está en sincronización con el transmisor, y continua el muestreo de bits hasta recibir los datos transmitidos por el transmisor. Con referencia ahora a la figura 7, de acuerdo con un aspecto de la presente invención, puede implementarse un proceso de búsqueda de RSSI de dos pasos para determinar cuál de los canales es el canal de datos apropiado. En el paso 300, la primera búsqueda se realiza en donde el receptor busca la lista completa de canales, cuantifica el indicador de RSSI 152 y ordena la lista para los niveles de RSSI más fuertes. Un subconjunto de los canales más fuertes (por ejemplo, 3 canales) puede ser desarrollado a partir de esta primera búsqueda de los canales. El subconjunto de canales puede consistir en más o menos tres canales. En el paso 302, la primera búsqueda se repite una cantidad de veces predeterminada, por ejemplo, cuatro veces, en donde un subconjunto de los canales más fuertes es desarrollado por cada búsqueda. La búsqueda puede ser repetida un número alternativo de veces. En la completación de la primera búsqueda de RSSI final, los canales más fuertes de todas las búsquedas se ordenan por nivel de RSSI. En el paso 304, se realiza una segunda búsqueda en donde una búsqueda del nivel más alto de RSSI se realiza, según se determinó por el primer proceso de búsqueda anterior. En el paso 306, la señal más fuerte se analiza para determinar el preámbulo y un patrón de bits de delimitador de cuadro de inicio (SFD) que además calificará el canal como el canal de transmisión. El proceso para determinar si los patrones de bit de SFD están presentes en un canal particular ha sido descrito en los párrafos precedentes. Si los patrones de bit de preámbulo no están presentes, entonces se analiza el segundo canal más fuerte y así sucesivamente, hasta encontrar un preámbulo y patrones de bit de SFD válidos. Si el patrón de bit de preámbulo no se encuentra durante el segundo proceso de búsqueda, se repite el primer proceso de búsqueda. Varias modificaciones de la invención, adicionalmente a las descritas en la presente solicitud, serán evidentes para los conocedores de la materia en vista de la descripción precedente. Se pretende que estas modificaciones también caigan dentro del alcance de las reivindicaciones anexas. Por ejemplo, se puede usar un tiempo de bit distinto de 56.48. Adicionalmente, los bits pueden ser codificados usando un esquema de codificación distinto de la codificación anchester.

Claims (24)

REIVINDICACIONES

1. En un receptor de espectro ensanchado de salto de frecuencia, un método para validar una señal transmitida, que comprende: examinar una lista predeterminada de canales; verificar una señal indicadora de fortaleza de señal recibida para cada canal examinado; detectar una señal portadora en un canal seleccionado; trabar a dicho canal seleccionado; y muestrear para obtener un delimitador de cuadro de inicio en dicho canal seleccionado.

2. El método de la reivindicación 1, caracterizado además porque dicha recepción de dicha señal indicadora de fortaleza de señal comprende además: convertir dicha señal indicadora de fortaleza de señal en un valor digital representativo de dicha señal indicadora de fortaleza de señal recibida; y almacenar dicho valor digital en una lista de indicadores de fortaleza de señal recibidos.

3. El método de la reivindicación 1, caracterizado además porque dicha detección de dicha señal portadora comprende además: buscar una lista almacenada de valores digitales representativos de la señal indicadora de fortaleza de señal recibida para cada canal examinado; determinar el valor más grande distinto de cero en dicha lista de valores digitales almacenados; fijar dicho receptor en un primer canal de acuerdo con dicho valor más grande distinto de cero; y probar un indicador de trabado de PLL hasta que se establezca un trabado.

4. El método descrito en la reivindicación 3, que comprende además: activar un cronómetro; muestrear una señal en dicho primer canal durante un periodo de tiempo predeterminado para obtener una cantidad de muestras predeterminadas; y correlacionar dicha cantidad predeterminada de muestras con patrones de bit ideales para determinar una cantidad de errores de correlación.

5. El método descrito en la reivindicación 4, que comprende además: determinar si dicha cantidad de errores de correlación está dentro de una tolerancia predeterminada; y determinar un margen de tiempo basada en dicha correlación de la mencionada cantidad predeterminada de muestras con dichos patrones de bit ideales.

6. El método descrito en la reivindicación 4, caracterizado además porque dicho periodo de tiempo predeterminado es de 2 tiempos de bit y en donde d icha cantidad predeterminada de m uestras es 32.

7. El m étodo descrito en la reivindicación 4, caracterizado además porq ue dicha correlación de la mencio nada cantidad de m uestras con el mencionado patrón de bit ideal comprende: dividir dicha cantidad predeterminada de muestras en dos subconjuntos; realizar una operación OR exclusiva en dichos dos subconjuntos con los mencionados patrones de bit ideales: determ inar una cantidad de u nos como resu ltado de la operación OR excl usiva, d icho n úmero de unos es indicativo de u na cantidad de errores; y determ inar la cantidad de rotaciones necesarias para lograr el patrón de bit ideal con la m ínima cantidad de errores , dichas rotaciones son generadas por rotación de OxFOOF.

8. El método descrito en la reivind icación 4, que com prende además: volver a m uestrear dicha señal en el mencionado primer canal durante dicho periodo de tiempo predeterminado para obtener u na cantidad predeterminada de segundas muestras; y correlacionar dicha cantidad predeterminada de segundas muestras con d icha cantidad predeterminada de muestras para determ inar una seg unda cantidad de errores de correlación.

9. E l método descrito en la reivindicación 1 , caracterizado además porq ue dicho trabado al mencionado canal seleccionado comprende: fijar un cronómetro; registrar muestras en dicho canal; comparar dichas muestras con patrones de preámbulo ideales; y correlacionar errores entre dichas muestras y los mencionados patrones de preámbulo.

10. El método descrito en la reivindicación 9, que comprende además: ajustar dicho cronómetro a un borde inferior de bits dentro de dichas muestras; y determinar si una cantidad de errores de correlación está dentro de una tolerancia predeterminada.

11. El método descrito en la reivindicación 1, caracterizado además porque dicho muestreo para dicho delimitador de cuadro de inicio en el mencionado canal seleccionado comprende: muestrear cada medio bit o cada bit recibido por el receptor; votar el número total de muestras para determinar si cada bit es un uno o un cero; y comparar los bits con un patrón delimitador de cuadro de inicio.

12. El método descrito en la reivindicación 1, caracterizado además porque cada bit está codificado usando codificación Manchester.

13. Un receptor de espectro ensanchado de salto de frecuencia asincrona, que comprende: un circuito integrado transreceptor que proporciona una señal de trabado PLL y una señal indicadora de fortaleza de señal recibida; y un microcontrolador que recibe dicha señal de trabado de PLL y dicha señal indicadora de fortaleza de señal recibida; caracterizado porque dicho microcontrolador convierte dicha señal indicadora de fortaleza de señal recibida en un valor digital representativo de dicha señal indicadora de fortaleza de señal recibida y almacena dicho valor digital en una lista de indicadores de fortaleza de señal recibida, y caracterizado además porque dicho microcontrolador fija dicho transreceptor a un canal de acuerdo con un valor digital más grande en dicha lista de indicadores de fortaleza de señal recibida y prueba dicha señal de trabado de PLL hasta que se establece un trabado.

14. El receptor de la reivindicación 13, caracterizado porque dicho microcontrolador muestrea una señal en dicho canal durante un periodo de tiempo predeterminado para obtener una cantidad predeterminada de muestras y correlaciona dicha cantidad predeterminada de muestras con patrones de bit ideales para determinar una cantidad de errores de correlación.

15. El receptor descrito en la reivindicación 14, caracterizado además porque dicho microcontrolador determina si dicha cantidad de errores de correlación está dentro de una tolerancia predeterminada; y determina un margen de tiempo basándose en dicha correlación de la mencionada segunda cantidad predeterminada de muestras con dichos patrones de bit ideales.

16. El método descrito en la reivindicación 14, caracterizado además porque dicho microcontrolador muestrea nuevamente dicha señal en el mencionado canal durante elmencionado periodo de tiempo predeterminado para obtener una cantidad predeterminada de segundas muestras y correlaciona dicha cantidad predeterminada de segundas muestras con la mencionada cantidad predeterminada de muestras para determinar una segunda cantidad de errores de correlación.

17. El receptor descrito en la reivindicación 13, caracterizado además porque dicho microcontrolador asegura a dicho canal seleccionado registrando muestras en dicho canal y correlacionando errores entre dichas muestras y patrones de preámbulo.

18. El receptor descrito en la reivindicación 13, caracterizado además porque dicho microcontrolador muestrea dicho canal para obtener un delimitador de cuadro de inicio muestreando cada medio bit o cada bit recibido por el receptor y votando el número total de muestras para determinar si cada bit es un uno o un cero, y luego comparando los bits con un patrón de delimitador de cuadro de inicio predeterminado.

19. Un método para sincronizar un receptor de espectro ensanchado de salto de frecuencia con un transmisor, que comprende: buscar una lista predeterminada de canales para obtener un canal que tenga preámbulo válido; refinar la coordinación de bit con el fin de determinar el centro de un bit; y muestrear para obtener un delimitador de cuadro de inicio indicativo de un comienzo de un cuadro de datos en dicho canal.

20. El método descrito en la reivindicación 19, caracterizado además porque la búsqueda de dicha lista predeterminada de canales comprende: recibir una señal indicadora de fortaleza de señal recibida para cada canal examinado: convertir dicha señal indicadora de fortaleza de señal recibida en un valor digital representativo de dicha señal indicadora de fortaleza de señal recibida; y almacenar dicho valor digital en una lista de indicadores de fortaleza de señal recibida.

21. El método de la reivindicación 20, que comprende además: determinar un valor más grande distinto de cero en dicha lista de valores digitales almacenados; fijar dicho receptor a un primer canal de acuerdo con dicho valor más grande distinto de cero; y probar un indicador de trabado de PLL hasta que se establezca un trabado: muestrear una señal en dicho primer canal durante un periodo de tiempo predeterminado para obtener una cantidad predeterminada de muestras; y correlacionar dicha cantidad predeterminada de muestras con patrones de bit ideales para determinar una cantidad de errores de correlación.

22. El método descrito en la reivindicación 21, que comprende además: determinar si dicha cantidad de errores de correlación está dentro de una tolerancia predeterminada; y determinar un margen de tiempo basada en dicha correlación de la mencionada cantidad predeterminada de muestras con dichos patrones de bit ideales.

23. El método descrito en la reivindicación 19, caracterizado además porque dicho refinamiento de coordinación de bit con el fin de determinar el centro de un bit comprende: registrar muestras en dicho canal: comparar dichas muestras con patrones de preámbulo ideales; correlacionar errores entre dichas muestras y dichos patrones de preámbulo; ajusfar un cronómetro a un borde inferior de bits dentro de dichas muestras; y determinar si una cantidad de errores de correlación está dentro de una tolerancia predeterminada.

24. El método descrito en la reivindicación 19, caracterizado además porque dicho muestreo para dicho delimitador de cuadro de inicio en el mencionado canal comprende: muestrear cada medio bit o cada bit recibido por el receptor; votar el número total de muestras para determinar si cada bit es un uno o un cero; y comparar los bits con un patrón delimitador de cuadro de inicio predeterminado.