MXPA04002922A

MXPA04002922A - Tarjeta inteligente con recepcion/transmision asincronica universal para reducir al minimo las instrucciones de un procesador en un sistema de acceso condicionado.

Info

Publication number: MXPA04002922A
Application number: MXPA04002922A
Authority: MX
Inventors: Jay Duffield David
Original assignee: Thomson Licensing Sa
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2004-07-05
Also published as: EP1438854A1; CN1547849A; WO2003030539A1; KR20040047865A; JP2005505071A; US20050160448A1

Abstract

Una tarjeta inteligente UART la cual incluye una memoria que tiene la capacidad de almacenar una cadena de instrucciones de 5 bytes junto con datos de error. La inclusion de una memoria en el UART permite que la tarjeta inteligente almacene instrucciones de comunicaciones en serie recibidas de una interfaz en serie hasta que el procesador de tarjeta inteligente este habilitado para procesar tales instrucciones.

Description

WO 03/030539 Al MI I I 1 ! lil ? 1? i ? ! Itíll! ?1?? MI 11 1 i ) ll i ¡ Mi For two-letíer codes and olher abbrevíations, refer lo the "Guid-anee Notes on Codes and Abbrevialions " appearing al the begin-ning of each regular issue of the PCT Gazette.

TARJETA INTELIGENTE CON RECEPCIÓN/TRANSMISIÓN ASINCRÓNICA UNIVERSAL PARA REDUCIR AL MÍNIMO LAS INSTRUCCIONES DE UN PROCESADOR EN UN SISTEMA DE ACCESO CONDICIONADO CAMPO DE LA INVENCIÓN La presente i nvención se relaciona con un circuito de Recepción/Transmisión Asincrónica Universal (UART) . El circuito UART se puede implementar en una tarjeta inteligente de un sistema de acceso condicionado para proporcionar un acceso condicionado a u na señal aud io/visual (A/V) codificada recibida de una variedad de fuentes , como redes de transmisión de televisión, redes de televisión por cable, sistemas satelitales dig itales y proveedores de servicios de I nternet.

ANTECEDENTES DE LA INVENCIÓN Hoy en día, un usuario puede recibir servicios provenientes de diversos proveedores de servicios , por ejemplo redes de transmisión de televisión, redes de televisión por cable, sistemas satelitales dig itales y proveedores de servicios de I nternet. La mayoría de los receptores de televisión tienen la capacidad de recibir información o programas decodificados di rectamente de las redes de transmisión y cable. Las redes de cable que proporcionan programas codificados por lo general requieren una caja sobrepuesta (transcodificador) o un 2 dispositivo similar para decodificar el programa. Asimismo, los sistemas satelitales digitales usualmente proporcionan programas codificados que también requieren el uso de un transcodificador. Estos transcodificadores pueden utilizar tarjetas inteligentes removibles las cuales contienen los datos necesarios para recuperar las claves decodificadoras para decodificar los programas respectivos. Los sistemas de acceso condicionado (CA) están comprendidos típicamente de una red de subscriptores y proveedores de servicios, así como de una autoridad de acceso condicionado. Los proveedores de servicios transmiten señales a los subscriptores, y la autoridad de acceso condicionado controla las señales que a cada uno de los subscriptores se les permite recibir. El acceso de los subscriptores a estas señales depende de los paquetes particulares de programas a los que están suscritos (por ejemplo, cable básico, cable básico y Home Box Office (HBO), etc.). Como se mencionó con anterioridad, el acceso condicionado para las señales de los diferentes proveedores de servicios se puede manejar a través de una tarjeta inteligente colocada en un transcodificador (STB), televisión digital (DTV), grabadora digital de videocasete (DVCR) u otro dispositivo equivalente. En la actualidad, la mayoría de los sistemas de acceso condicionado utilizan los STB, pero se anticipa que en el futuro se incluyan tarjetas inteligentes en las DTV y las DVCR. Las tarjetas inteligentes por lo general contienen claves decodificadoras las cuales se utilizan para decodificar las diferentes señales de los 3 proveedores de servicios. Entre otra circuitería, algunas tarjetas inteligentes contienen circuitos de Recepción/Transmisión Asincrónica Universal (UART) para coordinar comunicaciones de otros circuitos a la tarjeta inteligente, y de la tarjeta inteligente a otros circuitos. En general, los UART están diseñados para propósitos generales y se pueden programar para soportar múltiples protocolos de comunicación. La ISO-7816 es un protocolo convencional para comunicaciones de tarjetas inteligentes, y muchas tarjetas inteligentes UART se pueden programar para recibir datos (por ejemplo, instrucciones de comunicaciones en serie) en el formato de la ISO-7816. Sin embargo, las tarjetas inteligentes convencionales (y de este modo los UART) que operan bajo el protocolo ISO-7816 no operan de manera efectiva cuando el procesador de tarjeta inteligente (el cual típicamente está en el interior de la tarjeta inteligente) se somete a interrupciones y rutinas prolongadas que no se pueden interrumpir debido a los mensajes entrantes de puertos en serie. Por ejemplo, en caso de que un procesador de tarjeta inteligente esté ejecutando un programa de descifrado que no se pueda interrumpir al recibir una instrucción de comunicación en serie (por ejemplo instrucción ISO-7816) de un dispositivo de interfaz (por ejemplo STB), el procesador de tarjeta inteligente puede que no esté habilitado para responder a la instrucción de comunicación en serie, y por lo tanto se pierdan los datos del puerto en serie del dispositivo de interfaz. La norma EIA-679 (NRSS) expone una extensión a la tarjeta inteligente ISO-7816 que tiene una conexión de datos de alta velocidad, así como un puerto de comunicaciones en serie disponible en otros diseños ISO-7816. La conexión de datos de alta velocidad también requiere un procesamiento y se conecta típicamente con el procesador de tarjeta inteligente a través de alguna clase de circuito de interrupción. En los diseños NRSS bajo la norma EIA-679, existen dos trayectorias separadas de entrada que colocan las instrucciones en el procesador de tarjeta inteligente (por ejemplo, la trayectoria de datos de alta velocidad y la trayectoria en serie). De este modo, es mucho más probable que se necesiten realizar prioridades e interrupciones. Esto crea el problema potencial que el procesador de tarjeta inteligente esté ocupado procesando la entrada de la conexión de alta velocidad, cuando se envíe una instrucción 7816 en serie por medio de un dispositivo de interfaz (por ejemplo, STB). Dentro de la especificación ISO-7816 participan dos dispositivos en el sistema, un "dispositivo de interfaz" y una "tarjeta". El "dispositivo de interfaz" es el dispositivo huésped (por ejemplo, STB) que suministra la energía, un lector de tarjeta inteligente, y por lo general es el maestro en comunicaciones. La "tarjeta" es simplemente la tarjeta inteligente. La ISO-7816 también define diversos protocolos de comunicaciones. Uno de los que comúnmente más se utilizan, es conocido como "T=0". Las instrucciones ISO-7816 T=0 empiezan con una cadena de instrucciones de cinco (5) bytes enviada del dispositivo de interfaz 5 (por ejemplo, STB) a la tarjeta inteligente, que indica (1) clase, (2) instrucción de instrucción (INS), (3) P1, (4) P2, (5) N. El byte de "clase" define la clase de instrucción y el byte de "instrucción de instrucción (INS)" especifica los datos a seguir, e indica si los datos (bytes) para seguir la cadena de 5 bytes son enviados o recibidos por el dispositivo de interfaz (por ejemplo STB). P1 y P2 definen parámetros de instrucciones específicas (por ejemplo, una dirección), y N define el número de bytes para seguir la cadena de 5 bytes. En caso de que el byte de "instrucción de instrucción (INS)" especifique una instrucción de "LECTURA", los datos se transmiten de la tarjeta inteligente al dispositivo de interfaz (por ejemplo, STB); sin embargo, en caso de que el byte de "instrucción de instrucción (INS)" especifique una instrucción de "ESCRITURA", los datos se transmiten del dispositivo de interfaz a la tarjeta inteligente. Cuando se transmiten los datos de la tarjeta inteligente al dispositivo de interfaz (es decir, durante una operación de LECTURA, la tarjeta inteligente puede esperar lo necesario (dentro de un "intervalo de trabajo" de varias milésimas de segundos) para enviar los datos y tiene control sobre esta temporización. De este modo, la tarjeta inteligente (en realidad el procesador de tarjeta inteligente) se puede interrumpir o tomar el tiempo para completar otras tareas. Cuando se ejecuta una instrucción de ESCRITURA, la tarjeta inteligente responde mediante el envío de un mensaje de reconocimiento dentro de un "intervalo de trabajo". El mensaje de reconocimiento 6 especifica cuantos bytes se pueden enviar a la tarjeta inteligente. Sin em bargo, debido a q ue bajo las actuales normas (por ejem plo, ISO-7816, EIA-679) un procesador de tarjeta inteligente puede estar ocupado ejecutando programas que no se pueden interrumpir cuando es recibida una instrucción de comunicación en serie de un dispositivo de interfaz (por ejem plo, STB), los datos de comunicaciones en serie con frecuencia se pierden. De este modo, en la actualidad existe la necesidad de proporcionar u na tarjeta inteligente con un UART, el cual pueda manejar instrucciones entrantes de comunicaciones en serie de un dispositivo de interfaz, sin pérdida de datos o interrupción del procesador de tarjeta inteligente.

BREVE DESCRIPCIÓN DE LA INVENCIÓN La presente invención es un método y aparato para controlar el acceso a u na señal , el método com prende recibir en una tarjeta inteligente u na cadena de instrucciones , la cadena de instrucciones i ncluye por lo menos cinco bytes de datos , y almacenar por lo menos cinco bytes de datos en un área de memoria de un circuito de Recepción/Transmisión Asincrónica U niversal (UART).

BREVE DESCRIPCIÓN DE LOS DIBUJOS La Fig ura 1 es un mapa de reg istro que muestra las ubicaciones y contenido de memoria de un UART de conform idad con u na modalidad ejem plificativa de la presente invención . 7 La Figura 2 es un diagrama en bloque que ilustra una arquitectura para proporcionar una ¡nterfaz en una televisión digital (DVT), incluyendo una tarjeta inteligente y el UART, de conformidad con la modalidad ejemplificativa de la presente invención, para recibir servicios de una variedad de proveedores de servicios.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La presente invención comprende un circuito de Recepción/Transmisión Asincrónica Universal (UART), de preferencia para implementarse en una tarjeta inteligente, con una memoria que tenga la capacidad de almacenar por lo menos cinco (5) bytes de datos de instrucciones, así como datos de error. La memoria de 5 bytes de preferencia se puede implementar como una pieza separada del equipo físico (por ejemplo celda de memoria) dentro del circuito UART. El circuito UART de conformidad con la modalidad ejemplificativa de la presente invención de preferencia lleva a cabo una conversión de en serie a paralela y almacenaje de datos en la memoria sin utilizar un programa (es decir, la memoria de 5 bytes es una memoria del equipo físico). Tal UART permite que la cadena inicial de instrucciones de 5 bytes ISO-7816 se almacene en el caso de que el procesador de tarjeta inteligente (el cual típicamente está en el interior de la tarjeta inteligente) esté comprometido en la ejecución de otras tareas. Entonces, cuando el procesador de tarjeta inteligente completa las Otras tareas', la cadena de instrucciones se puede recuperar y procesar de inmediato. 8 En caso de que la cadena de instrucciones sea una instrucción de LECTU RA, los datos se envían al dispositivo de interfaz desde la tarjeta inteligente. En caso de que la cadena de instrucciones especifique una instrucción de ESCRITURA, el procesador de tarjeta inteligente puede decidir si permite q ue se envíen al m ismo tiem po todos los datos relevantes a la tarjeta inteligente o que sólo se envíe un único byte a la vez. El procesador de tarjeta inteligente puede especificar en u n mensaje de reconocimiento para el dispositivo de interfaz (por ejem plo STB) exactamente cuantos bytes se enviarán a la vez. En caso de que, durante una instrucción de ESCRITU RA, el procesador de tarjeta inteligente decida permitir que todos los datos relevantes se envíen al mismo tiempo, el procesador de tarjeta inteligente debe aseg u rar que todas las interrupciones tomen menos tiem po que el que se req uiere para transferir 5 bytes (puesto q ue 5 bytes es el mensaje de encabezado máximo permitido bajo la norma I SO-781 6 , y ya que 5 bytes es la cantidad máxima de datos q ue puede soportar el UART de conformidad con la presente invención). En caso de que el procesador de tarjeta i nteligente no pueda asegurar lo anterior, el procesador de tarjeta inteligente sólo puede perm itir que ú nicamente se envíe un byte a la vez al dispositivo de interfaz (lo cual es más lento, pero perm ite interrupciones prolongadas) . La Figura 1 ilustra un mapa de m uestra de registro de memoria para el UART de conformidad con la modalidad ejemplificativa de la presente invención. Como se podrá entender, las primeras 5 9 ubicaciones de direcciones (10-14) se utilizan para almacenar los 5 bytes de la cadena de instrucciones de 5 bytes. En particular, la ubicación 10 puede almacenar el byte "clase", la ubicación 11 puede almacenar el byte de "instrucción de instrucción (INS), la ubicación 12 puede almacenar el byte "? , la ubicación 13 puede almacenar el byte "P2", y la ubicación 14 puede almacenar el byte "N". Las ubicaciones 15-17 se usan principalmente para almacenar información de error, como se explica más adelante. La ubicación 15 puede almacenar un parámetro para definir la velocidad de bits que se utilizan para comunicaciones en serie. La ubicación 16 puede almacenar 5 indicadores de error (uno para cada byte de datos que pueda soportar el UART) que señalen cuales bytes de datos pueden tener errores. La ubicación 16 también puede contener tres indicadores para señalar que tipo de error se detectó. La ubicación 17 puede almacenar una cuenta de cuantos bytes capturó el UART y un indicador para advertir que está en proceso la captura de un byte. Es evidente que se debe entender que la configuración particular de los bytes y ubicaciones de memoria mencionados con anterioridad es ejemplificativa, y que se puede almacenar cualquier byte en cualquiera de las ubicaciones de direcciones. De conformidad con la modalidad ejemplificativa de la presente invención, el circuito UART de preferencia se puede implementar en una tarjeta inteligente de un sistema de acceso condicionado (CA), el cual se puede utilizar para obtener programas y servicios de una de una pluralidad de fuentes. El sistema de acceso condicionado 10 cuando se implementa dentro de un dispositivo, por ejemplo una televisión digital (DTV), una grabadora digital de videocasetes (DVCR), o un transcodificador (STB), proporciona un manejo conveniente de las claves de descifrado. Para simplicidad, la siguiente descripción de la invención se dirige hacia una implementación que utiliza una televisión digital (DTV) y una tarjeta inteligente que incluye el presente circuito UART. La Figura 1 ilustra un sistema 30 para controlar el acceso a una televisión 40 digital (DTV). Una tarjeta inteligente (SC) 42 está en el interior o acoplada con un lector 43 de tarjeta inteligente de la DTV 40, y una barra colectora 45 interna interconecta la DTV 40 con la SC 42 y mediante esto permitir la transferencia de datos entre las mismas. El UART de conformidad con la modalidad ejemplificativa de la presente invención de preferencia está formado como una parte integral de la tarjeta 42 inteligente; sin embargo, el UART se puede formar como un elemento separado. La DTV 40 puede recibir servicios de una pluralidad de proveedores de servicios (SP), por ejemplo una televisión de transmisión SP 50, una televisión de cable SP52, un sistema satelital SP 54, y servicios de Internet SP 56. La Organización de Acceso Condicionado (CA) 75 no está directamente conectado con los proveedores de servicios 50-56 o la DTV 40, pero se ocupa del manejo de claves y emite pares de claves que se pueden utilizar para limitar el acceso a programas transmitidos por los proveedores de servicios 50-56. 11 Como es bien conocido en la técnica , la tarjeta inteligente 42 del sistema 30, de preferencia i ncl uye term inales de entrada/salida, un procesador, una memoria y un circuito UART. En la modalidad ejem pl ificativa de la presente invención, el circuito UART comprende un circuito UART como se describió con anterioridad, incluyendo una memoria para al macenar una cadena de instrucciones de 5 bytes y datos de error. No obstante q ue el UART de conformidad con la modalidad ejemplificativa de la presente invención de preferencia se utiliza en una tarjeta inteligente de un sistema de acceso condicionado, las personas experimentadas en la técn ica podrán entender que la presente tarjeta intel igente UART se puede implementar en u na variedad de sistemas (por ejemplo sistemas de tarjetas de crédito , m áquinas de cajero autom ático (ATM) , sistemas de seg u ridad para edificios, computadoras personales para comercio electrón ico, o sistemas de control de acceso , sistemas de estacionamiento automatizado, sistemas de teléfonos públicos y privados, sistemas de franqueo de correo, sistemas de manejo de claves (PKI) e infraestructura de claves pú blicas, sistemas de videoj uegos, etc.) , sin apartarse del alcance de la presente invención .

Claims

12

REIVINDICACIONES 1 . Un método para controlar el acceso a una señal, el método caracterizado porque comprende: recibir en una tarjeta inteligente una cadena de instrucciones que incluye por lo menos cinco bytes de datos; y alm acenar por lo menos los cinco bytes de datos en un área de mem oria de u n circuito de Recepción/Transmisión Asincrónica Universal (UART). 2. El método de conformidad con la reivindicación 1 , caracterizado porque además com prende el paso de: recuperar por lo menos los ci nco bytes de datos almacenados en el área de memoria del circuito UART.

3. El método de conformidad con la reivindicación 1 , caracterizado porque además com prende los pasos de: perm itir que la tarjeta inteligente reciba datos si por lo menos los cinco bytes de datos especifican una operación de escritura; y perm itir que la tarjeta inteligente envíe datos si por lo menos los cinco bytes de datos especifican una operación de lectura .

4. El método de conformidad con la reivindicación 1 , caracterizado porque com prende además el paso de: almacenar información de error en un área de memoria de un circuito de Recepción/Transmisión Asincrónica Universal (UART).

5. El método de conformidad con la reivindicación 4 , caracterizado porq ue la información de error pertenece por lo menos a los cinco bytes de datos .

6. El método de conformidad con la reivindicación 1 , caracterizado porque el circuito de Recepción/Transmisión Asincrón ica Universal (UART) está contenido dentro de la tarjeta inteligente .

7. El método de conformidad con la reivindicación 1 , caracterizado porque el paso para almacenar por lo menos los cinco bytes de datos com prende: almacenar por lo menos un byte de datos que especifiq ue una clase de instrucción; almacenar por lo menos un byte de datos que especifique u na instrucción de instrucción ; alm acenar por lo menos u n byte de datos q ue especifiq ue una primera dirección; almacenar por lo menos un byte de datos que especifiq ue una segunda di rección ; a lmacenar por lo menos un byte de datos que especifique diversos bytes de datos.

8. El método de conformidad con la reivindicación 1 , caracterizado porque el área de memoria está implementada como una pieza separada de u n eq uipo físico dentro del circu ito UART.

9. El método de conformidad con la reivindicación 1 , caracterizado porq ue el circuito UART lleva a cabo una conversión de en serie a paralela y un almacenamiento de datos dentro del área de memoria sin el uso de un programa. 1 0. Un sistema para controlar el acceso entre un proveedor 14 de servicios y un dispositivo que tiene una tarjeta inteligente acoplada en el mismo, el dispositivo caracterizado porque lleva a cabo los pasos de: recibir en una tarjeta inteligente una cadena de instrucciones, la cadena de instrucciones incluye por lo menos cinco bytes de datos; y almacenar por lo menos los cinco bytes de datos en un área de memoria de un circuito de Recepción/Transmisión Asincrónica Universal (UART). 11. El sistema de conformidad con la reivindicación 10, caracterizado porque el circuito de Recepción/Transmisión Asincrónica Universal (UART) está contenido dentro de la tarjeta inteligente. 12. Un circuito de Recepción/Transmisión Asincrónica Universal (UART) caracterizado porque comprende: una primera área de memoria para almacenar por lo menos cinco bytes de información que corresponden a una cadena de instrucciones. 13. El UART de conformidad con la reivindicación 12, caracterizado porque comprende: una segunda área de memoria para almacenar información de error. 14. El UART de conformidad con la reivindicación 12, caracterizado porque por lo menos los cinco bytes de información incluyen: 15 por lo menos un primer byte de datos que especifica una clase de instrucción: por lo menos un segundo byte de datos que especifica una instrucción de instrucción; por lo menos un byte de datos que especifica una primera dirección; por lo menos un byte de datos que especifica una segunda dirección; por lo menos un byte de datos que especifica diversos bytes de datos. 15. El UA T de conformidad con la reivindicación 13, caracterizado porque la información de error incluye: por lo menos cinco indicadores de error, por lo menos los cinco identificadores de error corresponden a por lo menos los cinco bytes de información, respectivamente. 16. El UART de conformidad con la reivindicación 13, caracterizado porque además comprende: una tercera área de memoria para almacenar un parámetro de velocidad de bits. 17. El UART de conformidad con la reivindicación 16, caracterizado porque además comprende: una cuarta área de memoria para almacenar un número indicativo de cuantos bytes ha recibido el UART, y un indicador para señalar si un byte de datos está en proceso de recepción. 18. El UART de conformidad con la reivindicación 12, 16 caracterizado porque el UART lleva a cabo una conversión de en serie a paralela y un almacenamiento de datos dentro de la primera área de memoria sin el uso de un programa. 19. Una tarjeta inteligente caracterizada porque comprende: un procesador; y un circuito de Recepción/Transmisión Asincrónica Universal (UART) que incluye una primera área de memoria para almacenar por lo menos cinco bytes de información que corresponden a una cadena de instrucciones. 20. La tarjeta inteligente de conformidad con la reivindicación 19, caracterizado porque el UART además comprende: una segunda área de memoria para almacenar información de error. 21. La tarjeta inteligente de conformidad con la reivindicación 19, caracterizada porque por lo menos los cinco bytes de información incluyen: por lo menos un primer byte de datos que especifica una clase de instrucción; por lo menos un segundo byte de datos que especifica una instrucción de instrucción; por lo menos un byte de datos que especifica una primera dirección; por lo menos un byte de datos que especifica una segunda dirección; por lo menos un byte de datos que especifica diversos bytes de 17 datos. 22. Un método para operar una tarjeta inteligente, el método caracterizado porque comprende: recibir en una tarjeta inteligente una cadena de instrucciones que incluye por lo menos cinco bytes de datos; y almacenar por lo menos los cinco bytes de datos en un área de de memoria de un circuito de Recepción/Transmisión Asincrónica Universal (UART).