Claims (38)
가입자 루프에 대한 BORSCHT 기능을 제공하기 위한 회로 부재를 갖는 자기 검사 회선 인터페이스 회로에 있어서, a. 상기 루프에 연결할 수 있는 피이드 저항기 네트워크; b. 상기 네트워크에 연결된 이중 전압 조정화 저류 소오스; c. 상기 피이드 구동기 네트워크에 연결된 회선 구동/수신 증폭기 수단; 및 d. 상기 회로 부재를 인에이블시켜 상기 BORSCHT 기능을 제공하도록 하는 상기 전류 소오스. 상기 라인 구동/수신 증폭기 수단에의 전력 인가를 제어하고 검사의 목적으로 상기 수단에 대한 전력 인가를 선택적으로 거부하기 위한 마이크로프로세서/DSP를 포함하는 회선 인터페이스 회로.A self-test line interface circuit having circuit members for providing BORSCHT functionality for a subscriber loop, comprising: a. A feed resistor network connectable to said loop; b. A dual voltage regulated storage source coupled to the network; c. Line drive / receive amplifier means coupled to the feed driver network; And d. The current source to enable the circuit member to provide the BORSCHT function. A microprocessor / DSP for controlling the application of power to said line drive / receive amplifier means and for selectively denying power to said means for inspection purposes.
제1항에 있어서, 상기 라인 수신 증폭기 수단을 포함하는 피이드백 경로를 구비하여 상기 피이드 저항기에 의해 나타난 종단 저항을 변경시켜 상기 루프의 특성 임피던스에 매칭되도록 하는 회선 인터페이스 회로.2. The line interface circuit of claim 1 having a feedback path including the line receive amplifier means to vary the termination resistance represented by the feed resistor to match the characteristic impedance of the loop.
제1항에 있어서, 상기 회선 구동 수단이 코덱을 포함하고, 상기 마이크로프로세서/DSP가 검사의 목적으로 상기 코덱과 디지탈 신호를 교환하는 회선 인터페이스 회로.The circuit interface circuit according to claim 1, wherein said line driving means comprises a codec, and said microprocessor / DSP exchanges digital signals with said codec for the purpose of inspection.
제1항에 있어서, 상기 회선 구동 증폭기 수단이 상기 루프의 온후크 상태 및 오프후크 상태에 응답하는 회선 인터페이스 회로.2. The line interface circuit of claim 1, wherein the line drive amplifier means is responsive to an on hook state and an off hook state of the loop.
제4항에 있어서, 한 입력이 상기 회선 수신 증폭기의 출력에 연결되고 나머지 입력이 상기 이중 전압 전류 소오스에 연결되어 상기 이중 전압 소오스에 의해 상기 네트워크로 인가되는 전압에 관계없이 상기 루프 상태를 상기 마이크로프로세서/DSP에 정확히 보고하기 위한 비교기 수단을 포함하는 회선 인터페이스 회로.5. The method of claim 4, wherein one input is coupled to the output of the line receive amplifier and the other input is coupled to the dual voltage current source to return the loop state to the micro, regardless of the voltage applied to the network by the dual voltage source. Line interface circuitry comprising comparator means for accurately reporting to the processor / DSP.
제5항에 있어서, 상기 마이크로프로세서/DSP가 검사 중에 상기 이중 전압 소오스에 의해 상기 저항기 네트워크에 인가되는 전압의 일부를 상기 비교기 수단의 상기 한 입력으로 연결하는 회선 인터페이스 회로.6. The line interface circuit of claim 5 wherein the microprocessor / DSP connects a portion of the voltage applied to the resistor network by the dual voltage source during testing to the one input of the comparator means.
제6항에 있어서, 상기 마이크로프로세서/DSP가 검사 중에 상기 수신 증폭기 수단을 고임피던스 상태로 두는 회선 인터페이스 회로.7. The circuit interface circuit of claim 6, wherein the microprocessor / DSP places the receive amplifier means in a high impedance state during testing.
제7항에 있어서, 상기 마이크로프로세서/DSP가 검사 중에 상기 수신 증폭기의 출력을 그라운드로 보내고, 상기 비교기가 상기 수신 증폭기의 출력을 상기 전압과 비교하는 회선 인터페이스 회로.8. The circuit interface circuit of claim 7, wherein the microprocessor / DSP sends the output of the receive amplifier to ground during a test and the comparator compares the output of the receive amplifier with the voltage.
제1항에 있어서, 상기 회선 구동 증폭기 수단의 출력이 상기 루프에 ac 결합되고, 상기 코덱의 아날로그 출력과 상기 회선 구동 증폭기 수단의 입력 사이를 중개하여 상기 루프에 인가되는 아날로그 신호의 dc 레벨을 구성하는 수단을 더 포함하는 회선 인터페이스 회로.The circuit of claim 1, wherein an output of the line driving amplifier means is ac-coupled to the loop, and mediates between an analog output of the codec and an input of the line driving amplifier means to configure a dc level of an analog signal applied to the loop. And a circuit interface circuit further comprising means for doing so.
제9항에 있어서, 상기 dc 레벨이 상기 이중 전압 소오스에 의해 상기 저항기 네트워크로 인가되는 dc 레벨을 중개하는 회선 인터페이스 회로.10. The circuit interface circuit of claim 9, wherein the dc level mediates a dc level applied to the resistor network by the dual voltage source.
제9항에 있어서, 상기 루프에 인가되는 아날로그 신호의 dc 레벨을 구성하는 상기 수단을 상기 마이크로프로세서/DSP으로 제어하는 것이 가능하여, 상기 코덱의 출력을 상기 회선 구동 증폭기 수단의 입력으로 결합하여 상기 BORSCHT 기능을 제공하거나 고임피던스 상태를 나타내어 상기 코덱 출력을 상기 회선 구동 증폭기의 입력으로부터 절연하는 회선 인터페이스 회로.10. The apparatus of claim 9, wherein said means constituting the dc level of an analog signal applied to said loop is controllable by said microprocessor / DSP, combining the output of said codec into an input of said line drive amplifier means. A circuit interface circuit that provides a BORSCHT function or exhibits high impedance to isolate the codec output from an input of the circuit drive amplifier.
제9항에 있어서, 상기 루프에 인가되는 아날로그 신호의 dc 레벨을 구성하는 상기 수단이, 상기 마이크로프로세서/DSP로 제어가능한 기준 전류 소오스 쌍; 상기 기준 전류 소오스와 상기 트랜지스터 사이를 중개하는 트랜지스터 수단; 및 상기 코덱의 아날로그 출력을 상기 회전 구동 증폭기 수단의 입력으로 연결하도록 동작가능한 수단을 포함하는 인터페이스 회로.10. The apparatus of claim 9, wherein the means for configuring a dc level of an analog signal applied to the loop comprises: a reference current source pair controllable to the microprocessor / DSP; Transistor means for mediating between the reference current source and the transistor; And means operable to connect an analog output of the codec to an input of the rotary drive amplifier means.
제12항에 있어서, 상기 회선 구동 증폭기 수단이 상기 루프의 각 도전체에 대응하느 증폭기를 포함하고, 상기 기준 전류 소오스를 중개하는 상기 트랜지스터와 상기 각 증폭기의 입력에 대응하는 트랜지스터를 포함하는 회선 인터페이스 회로.13. The circuit interface of claim 12, wherein the line drive amplifier means comprises an amplifier corresponding to each conductor of the loop, the circuit interface comprising a transistor for mediating the reference current source and a transistor corresponding to an input of each amplifier. Circuit.
제13항에 있어서, 상기 각 트랜지스터가 상기 각 증폭기의 비반전 입력을 구동하는 회선 인터페이스 회로.The circuit of claim 13, wherein each transistor drives a non-inverting input of each of the amplifiers.
제9항에 있어서, 상기 회선 구동/수신 증록기가 상기 마이크로프로세서/DSP에 의해 모두 파워업되어 상기 보통의 BORSCHT 기능을 제공하고, 상기 마이크로프로세서/DSP가 검사중에 상기 증폭기를 선택적으로 파워업하며, 파워업되지 않은 때에는 상기 증폭기와 상기 인터페이스 수단이 고임피던스 상태로 되는 회선 인터페이스 회로.10. The apparatus of claim 9, wherein the line driving / receiving amplifiers are all powered up by the microprocessor / DSP to provide the normal BORSCHT function, wherein the microprocessor / DSP selectively powers up the amplifier during testing, And the amplifier and the interface means are in a high impedance state when they are not powered up.
제3항에 있어서, 상기 마이크로프로세서/DSP가 검사중에 a. 코덱의 디지탈 입력으로 디지탈 톤 신호를 인기하고, 코덱의 디지탈 출력에 나타난 디지탈 신호를 분석하며, b. 상기 구동 증폭기 수단과 상기 수신 증폭기 수단을 선택적으로 고임피던스 상태로 두는 회선 인터페이스 회로.The method of claim 3, wherein the microprocessor / DSP is under test a. Popularize the digital tone signal as the digital input of the codec, analyze the digital signal appearing in the digital output of the codec, b. A circuit interface circuit for selectively placing said drive amplifier means and said receive amplifier means in a high impedance state.
제16항에 있어서, 상기 회선 구동 증폭기 수단이 상기 루프에 ac 결합되어 있고 상기 코덱과 상기 회선 구동 증폭기를 중개하는 제어가능 인터페이스를 포함하여 상기 코덱에 의해 상기 루프로 인가되는 아날로그 신호의 dc 레벨을 구성하며, 상기 디지털 신호에 응답하는 상기 코덱이 아날로그 신호를 상기 제어가능 인터페이스 수단으로 인가하는 회선 인터페이스 회로.17. The system of claim 16 wherein the line drive amplifier means is ac coupled to the loop and includes a controllable interface that mediates the codec and the line drive amplifier to determine the dc level of an analog signal applied by the codec to the loop. And the codec responsive to the digital signal applies an analog signal to the controllable interface means.
제17항에 있어서, 상기 회선 구동 증폭기 수단이 상기 루프의 각 도전체에 대한 증폭기를 포함하고, 상기 마이크로프로세서/DSP가 상기 인터페이스 수단과 회선 구동 증폭기의 하나를 제어하여 BORSCHT 기능 모드가 되도록 하고 상기 회선 구동 증폭기의 나머지를 제어하여 고임피던스 상태가 되도록 하는 회선 인터페이스 회로.18. The circuit of claim 17, wherein the line drive amplifier means comprises an amplifier for each conductor of the loop, and wherein the microprocessor / DSP controls one of the interface means and the line drive amplifier to enter a BORSCHT functional mode. Line interface circuitry that controls the remainder of the line drive amplifier to a high impedance state.
제16항에 있어서, 검사 중에 마이크로프로세서/DSP에 의해 제어가능한 스위치 수단으로서 상기 코덱의 아날로그 출력을 그 아날로그 입력에 선택적으로 연결하는 스위치 수단을 더 포함하고, 상기 마이크로프로세서/DSP가 상기 수신 증폭기와 상기 구동 증폭기 수단을 모두 고임피던스 상태로 두는 회선 인터페이스 회로.17. The apparatus of claim 16, further comprising switch means for selectively coupling an analog output of the codec to its analog input as switch means controllable by the microprocessor / DSP during testing, wherein the microprocessor / DSP is connected to the receive amplifier. A circuit interface circuit which places all of said drive amplifier means in a high impedance state.
전화 가입자를 위한 회선 인터페이스 회로에 있어서, 상기 루프의 팀 및 링 도전체 사이에 dc 전압을 인가하기 위한 수단; 상기 루프에 아날로그 신호를 인가하기 위한 루프 구동 증폭기 수단과 상기 루프로부터 아날로그 신호를 수신하기 위한 루프 수신 증폭기 수단; 상기 구동 증록기 수단의 동적 범위를 상기 루프의 팀 및 링 도전체 사이에 인가된 dc 전압의 중간으로 바이어싱하기 위한 수단; 및 상기 인터페이스를 자기 검사 모드로 지정하는 수단으로서, 상기 회선 구동 증폭기와 상기 바이어싱 수단을 선택적으로 전력조절하여 고임피던스 상태로 만드는 수단을 구비한 수단을 포함하는 회선 인터페이스 회로.12. A line interface circuit for a telephone subscriber, comprising: means for applying a dc voltage between a team and a ring conductor of the loop; Loop drive amplifier means for applying an analog signal to the loop and loop receive amplifier means for receiving an analog signal from the loop; Means for biasing the dynamic range of the drive amplifier means to the middle of a dc voltage applied between the team and a ring conductor of the loop; And means for assigning the interface to a self-test mode, comprising means for selectively power conditioning the line drive amplifier and the biasing means to bring it into a high impedance state.
제 20항에 있어서, 상기 루프 구동 증폭기 수단의 입력에 검사 톤을 주입하고 상기 루프 수신 증폭기 수단의 출력에 나타나는 그 반사를 측정하기 위한 수단을 더 포함하는 회선 인터페이스 회로.21. The circuit interface circuit of claim 20, further comprising means for injecting a check tone into the input of the loop drive amplifier means and measuring its reflection appearing at the output of the loop receive amplifier means.
제21항에 있어서, 상기 루프 구동 증폭기 수단이 상기 팀 및 링 도전체 각각에 응답하는 증폭기를 포함하는 회선 인터페이스 회로.22. The circuit interface circuit of claim 21 wherein the loop drive amplifier means comprises an amplifier responsive to each of the team and ring conductors.
제22항에 있어서, 상기 각 구동 증폭기의 입력에 검사 톤을 주입하는 수단과 상기 선택적 위치지정 수단을 제어하여 다른 구동 증폭기를 고임피던스 상태로 두기 위한 수단, 그리고 상기 수신 증폭기 수단의 출력에 나타나는 반사를 측정하기 위한 수단을 포함하는 회선 인터페이스 회로.23. The apparatus of claim 22, further comprising: means for injecting a check tone into the input of each drive amplifier, means for controlling said selective positioning means to place another drive amplifier in a high impedance state, and reflections appearing at the output of said receive amplifier means. Means for measuring a circuit interface circuit.
제23항에 있어서, 상기 루프로부터의 아날로그 신호를 수신하기 위한 입력과 상기 루프로 아날로그 신호를 공급하기 위한 출력을 갖는 코덱 수단과 상기 지정 수단을 제어하여 상기 수신 증폭기 수단을 지정하기 위한 수단, 그리고 상기 코덱 입력을 상기 출력에 연결하기 위한 수단을 더 포함하고, 상기 구동 증폭기 수단과 상기 바이어싱 수단이 모두 고임피던스 상태에 있는 회선 인터페이스 회로.24. The apparatus of claim 23, further comprising: codec means having an input for receiving an analog signal from the loop and an output for supplying an analog signal to the loop, means for controlling the designation means to designate the receive amplifier means, and Means for coupling said codec input to said output, wherein said drive amplifier means and said biasing means are both in a high impedance state.
루프에 BORSCHT 기능을 제공하기 위한 복수의 회로 부재를 갖는 한편, 프로세서로부터의 디지탈 신호에 응답하여 상기 루프를 통해 아날로그 신호를 전송하고 상기 루프를 통해 수신된 아날로그 신호에 응답하여 디지탈 신호를 상기 프로세서로 보내기 위한 코덱, 및 상기 루프와 상기 코덱을 중개하는 루프 구동 및 수신 증폭기를 포함하는 루프 인터페이스 회로를 검사하기 위한 방법에 있어서, a. 상기 루프로부터 코덱의 입출력을 절연하기 위한 고임피던스 상태로 상기 루프 구동 및 수신 증폭기를 선택적으로 지정하는 단계; b. 상기 코덱의 아날로그 출력을 그 아날로그 입력으로 연결하는 단계; 및 c. 상기 프로세서가 디지탈 톤 코드를 상기 코덱에 인가하도록 하고 상기 코덱으로부터 복귀한 대응하는 디지탈 신호를 분석하는 단계를 포함하는 루프 인터페이스 회로 검사 방법.Having a plurality of circuit members for providing a BORSCHT function to the loop, while transmitting an analog signal through the loop in response to the digital signal from the processor and sending the digital signal to the processor in response to the analog signal received through the loop. A method for inspecting a loop interface circuit comprising a codec for sending and a loop drive and receive amplifier for mediating the loop and the codec, the method comprising: a. Selectively designating the loop drive and receive amplifiers in a high impedance state to insulate the input and output of the codec from the loop; b. Coupling the analog output of the codec to its analog input; And c. Causing the processor to apply a digital tone code to the codec and to analyze the corresponding digital signal returned from the codec.
루프에 BORSCHT 기능을 제공하기 위한 복수의 회로 부재를 갖는 한편, 루프아날로그 신호를 전송 및 수신하고 대응하는 디지탈 신호를 상기 프로세서와 더불어 송수신하기 위한 코덱, 상기 루프에 차동 아날로그 신호를 인가하기 위한 상기 루프의 각 리이드에 대한 구동 증폭기, 및 상기 루프의 리이드 사이에 연결된 수신 증폭기를 포함하는 루프 인터페이스 회로를 검사하기 위한 방법에 있어서, a. 상기 루프의 상기 리이드로부터 코덱의 아날로그 출력을 절연하기 위한 고임피던스 상태로 상기 리이드에 대응하는 상기 루프 구동 증폭기를 선택적으로 지정하는 단계; b. 다른 구동 증폭기와 상기 수신 증폭기가 상기 리이드의 다른 리이드에 대하여 아날로그 신호를 전송 및 수신할 수 있도록 인에이블된 상태를 유지하는 단계; 및 c. 상기 프로세서가 디지탈 톤 코드를 상기 코덱에 인가하도록 하고 상기 코덱으로부터 복귀한 대응하는 디지탈 신호를 분석하는 단계를 포함하는 루프 인터페이스 회로 검사 방법.A codec for transmitting and receiving a loop analog signal and transmitting and receiving a corresponding digital signal with the processor, the loop for applying a differential analog signal to the loop, having a plurality of circuit members for providing a BORSCHT function to the loop; 9. A method for inspecting a loop interface circuit comprising a drive amplifier for each lead of and a receive amplifier coupled between the leads of the loop, the method comprising: a. Selectively designating the loop drive amplifier corresponding to the lead in a high impedance state to insulate the analog output of the codec from the lead of the loop; b. Maintaining an enabled state such that another drive amplifier and the receive amplifier can transmit and receive analog signals with respect to the other leads of the leads; And c. Causing the processor to apply a digital tone code to the codec and to analyze the corresponding digital signal returned from the codec.
제26항에 있어서, 상기 루프 인터페이스 회로가 DC 전류를 상기 루프에 제공하기 위한 저항기 네트워크를 포함하고, 상기 프로세서가 상기 저항기 네트워크에서의 상기 아날로그 신호의 반사를 감지함으로써 상기 저항기 네트워크의 상태를 검증하는 루프 인터페이스 회로 검사 방법.27. The circuit of claim 26, wherein the loop interface circuit comprises a resistor network for providing a DC current to the loop, wherein the processor verifies the state of the resistor network by sensing a reflection of the analog signal in the resistor network. Loop interface circuit test method.
제27항에 있어서, 상기 저항기 네트워크가 상기 루프에 인가된 상기 아날로그 신호에 유한 종단 임피던스를 제공하고, 상기 프로세서가 수신한 상기 코덱의 상기 디지탈 신호로부터 상기 프로세서가 상기 네트워크에 의한 상기 아날로그 신호의 상기 반사를 확인하는 루프 인터페이스 회로 검사 방법.28. The method of claim 27, wherein the resistor network provides a finite termination impedance to the analog signal applied to the loop, and wherein the processor is configured to generate the analog signal by the network from the digital signal of the codec received by the processor. Loop interface circuit inspection method for checking reflections.
제28항에 있어서, 상기 프로세서가 상기 코덱으로부터 수신한 상기 디지탈 신호를 감지하여 상기 인가 및 반사된 아날로그 신호의 레벨을 비교하는 루프 인터페이스 회로 검사 방법.29. The method of claim 28 wherein the processor senses the digital signal received from the codec and compares the levels of the applied and reflected analog signals.
제29항에 있어서, 상기 수신 증폭기의 상기 아날로그 출력이 소정의 DC값과 비교되는 루프 인터페이스 회로 검사 방법.30. The method of claim 29 wherein the analog output of the receive amplifier is compared to a predetermined DC value.
제30항에 있어서, 상기 소정의 DC값이 상기 BORSCHT 기능에 의해 제공되는 전지 전압의 일부(afraction of the battery voltage)인 루프 인터페이스 회로 검사 방법.31. The method of claim 30 wherein the predetermined DC value is a fraction of the battery voltage provided by the BORSCHT function.
루프 인터페이스 회로에 있어서, a. 상기 루프에 전류가 제한된 상이한 전지 전압을 공급하기 위한 조정기; b. 상기 루프로부터 아날로그 신호를 수신하고 상기 루프의 도전체 사이의 DC 전위에 응답하는 수신 증폭기; 및 c. 상기 상이한 전지 전압에 상관없이 루프 폐쇄를 검출하는 수단으로서, 한 입력이 상기 수신 증폭기의 출력에 연결되어 있고 다른 입력이 상기 전류 조정기에 연결되어 비교기를 포함하는 수단을 포함하는 루프 인터페이스 회로.A loop interface circuit comprising: a. A regulator for supplying different cell voltages with limited current to the loop; b. A receive amplifier receiving an analog signal from the loop and responsive to a DC potential between conductors of the loop; And c. Means for detecting loop closure irrespective of the different cell voltage, the means comprising one means connected to an output of the receive amplifier and another input connected to the current regulator and including a comparator.
전류제한형 고전지 전압 또는 저전지 전압을 포함하는 루프에 BORSCHT 기능을 제공하기 위한 복수의 프로세서 제어형 회로, 상기 루프로부터 보통 아날로그 신호르 수신하고 상기 루프의 도전체 사이의 전위에 의해 결정되는 출력을 발생시키기 위한 증폭기, 및 상기 전지 전압에 의해 설정되는 임계치에 대하여 상기 증폭기 출력을 모니터링하고 상기 프로세서에 루프 상태를 나타내는 논리 레벨 신호를 인가하기 위한 비교기를 포함하고 상기 프로세서가 저항기 네트워크의 상태를 검증하는 루프 인터페이스 회로의 DC피이드 저항기 네트워크를 검사하는 방법에 있어서, a. 상기 수신 증폭기를 고임피던스 상태로 지정하여 상기 증폭기의 입출력을 상기 루프로부터 절연하는 단계; b. 상기 팁 리이드에 그라운드 전위를 인가하고 상기 고전지 전위 또는 상기 저전지 전위를 선택하여 상기 루프의 링 리이드에 인가하는 단계; c. 상기 선택적으로 인가된 전지 전압에 따라서 상기 네트워크를 통과하는 팁/링 리이드 전류를 검출하기 위한 각각의 임계치를 설정하는 단계; 및 d. 상기 각 임계치를 초과하는 것이 있을 때 상기 프로세서에 논리 레벨 신호를 인가하는 단계를 포함하는 방법.A plurality of processor-controlled circuits for providing a BORSCHT function in a loop including a current limited high voltage or low cell voltage, receiving an analog signal from the loop and outputting an output determined by the potential between the conductors of the loop. An amplifier for generating and a comparator for monitoring the amplifier output against a threshold set by the cell voltage and for applying a logic level signal indicative of a loop condition to the processor, wherein the processor verifies the state of the resistor network. 11. A method of inspecting a DC feed resistor network of a loop interface circuit, the method comprising: a. Designating the receive amplifier in a high impedance state to isolate the input and output of the amplifier from the loop; b. Applying a ground potential to the tip lead and selecting the high potential or the low cell potential to apply to the ring lead of the loop; c. Setting respective thresholds for detecting tip / ring lead currents through the network in accordance with the selectively applied cell voltage; And d. Applying a logic level signal to the processor when there is an excess of each threshold.
전류제한형 고전지 전압 또는 저전지 전압을 포함하는 루프에 BORSCHT 기능을 제공하기 위한 복수의 프로세서 제어형 회로. 상기 루프로부터 보통 아날로그 신호를 수신하고 상기 루프의 도전체 사이의 전위에 의해 결정되는 출력을 발생시키기 위한 증폭기, 및 상기 전지 전압에 의해 설정되는 임계치에 대하여 상기 증폭기 출력을 모니터링하고 상기 프로세서에 루프 상태를 나타내는 논리 레벨 신호를 인가하기 위한 비교기를 포함하고 상기 프로세서가 루프 폐쇄 검출기의 상태를 검증하는 루프 인터페이스 회로의 루프 폐쇄 검출기를 검사하는 방법에 있어서, a. 상기 수신 증폭기를 고임피던스 상태로 지정하여 상기 증폭기의 입력을 상기 루프로부터 절연시키고 그 출력을 상기 비교기의 한 입력으로부터 절연하는 단계; b. 상기 비교기의 상기 한 입력을 그라운드 또는 상기 전지 전압의 일부에 해당하는 전압으로 강제하는 단계; 및 c. 보통의 전지 전압의 일부에 해당하는 전압을 상기 비교기의 나머지 입력으로 인가하는 단계를 포함하는 방법.A plurality of processor controlled circuits for providing BORSCHT functionality in a loop that includes current limited high voltage or low cell voltage. An amplifier for receiving a normal analog signal from the loop and generating an output determined by the potential between the conductors of the loop, and monitoring the amplifier output against a threshold set by the cell voltage and looping to the processor CLAIMS 1. A method for inspecting a loop closure detector of a loop interface circuit including a comparator for applying a logic level signal representative of the processor, wherein the processor verifies the state of the loop closure detector. Designating the receive amplifier in a high impedance state to isolate the input of the amplifier from the loop and to isolate the output from one input of the comparator; b. Forcing the one input of the comparator to a voltage corresponding to ground or a portion of the cell voltage; And c. Applying a voltage corresponding to a portion of normal cell voltage to the remaining input of the comparator.
전류제한형 고전지 전압 또는 저전지 전압을 포함하는 루프에 BORSCHT 기능을 제공하기 위한 복수의 프로세서 제어형 회로, 상기 루프로부터 보통 아날로그 신호를 수신하고 상기 루프의 도전체 사이의 전위에 의해 결정되는 출력을 발생시키기 위한 증폭기, 및 상기 전지 전압에 의해 설정되는 임계치에 대하여 상기 증폭기 출력을 모니터링하고 상기 프로세서에 루프 상태를 나타내는 논리 레벨 신호를 인가하기 위한 비교기를 포함하고 상기 프로세서가 호출음 발생기의 상태를 검증하는 루프 인터페이스 회로의 호출음 발생기를 검사하는 방법에 있어서, 상기 루프에 호출 전압을 인가하기 전에 a. 상기 수신 증폭기를 고임피던스 상태로 지정하여 상기 증폭기의 입출력을 상기 루프로부터 절연하는 단계; b. 상기 호출음 발생기의 출력을 상기 전지 전위로부터 그라운드 전위로 램핑(ramping)하도록 하는 단계; c. 링 도전체의 전위를 모니터링하는 단계; 및 d. 상기 모니터링된 전위가 소정의 임계치를 지나는 경우에 논리 레벨 신호를 상기 프로세서에 단계를 포함하는 방법.A plurality of processor-controlled circuits for providing a BORSCHT function in a loop that includes current limited high voltage or low cell voltage, receiving an analog signal from the loop and outputting an output determined by the potential between the conductors of the loop. An amplifier for generating and a comparator for monitoring the amplifier output against a threshold set by the battery voltage and for applying a logic level signal indicative of a loop condition to the processor, wherein the processor verifies the state of a ring tone generator. 13. A method of testing a ring tone generator of a loop interface circuit, comprising: a. Before applying a call voltage to the loop a. Designating the receive amplifier in a high impedance state to isolate the input and output of the amplifier from the loop; b. Ramping the output of the ring tone generator from the battery potential to ground potential; c. Monitoring the potential of the ring conductor; And d. And sending a logic level signal to the processor if the monitored potential crosses a predetermined threshold.
제9항에 따른 루프 인터페이스 회로의 호출음 발생기 시험 방법에 있어서, a. 호출 도중에, 상기 전지를 분리시키고 상기 호출음 발생기를 통과하여 상기 링 리이드에 전지의 상당한 음전위를 인가하는 단계; 및 b. 상기 링 리이드의 전위가 소정의 음의 임계치를 지나는 경우에 NLC 단자에 하이 논리 레벨 신호를 보고하는 단계를 포함하는 방법.10. A method for testing a ring tone generator of a loop interface circuit according to claim 9, comprising: a. During a call, disconnecting the cell and passing the ring tone generator to apply a significant negative potential of the cell to the ring lead; And b. Reporting a high logic level signal to an NLC terminal if the potential of the ring lead crosses a predetermined negative threshold.
제10항에 따라 루프에 BORSCHT 기능을 제공하는 복수의 프로세서 제어형 회로와 과전압 조건인 경우에 링 리이드를 접지하기 위한 SCR을 포함하고 상기 프로세서가 호출음 발생기의 트리핑 조건을 검증하는 루프 인터페이스 회로의 호출음 발생기의 트리핑을 검사하기 위한 방법에 있어서, 상기 루프에 호출 전압을 인가하기 전과 그리고 상기 상당한 음전위가 나타났는지를 검사한 이후에, a. 상기 수신 증폭기를 고임피던스 상태로 유지하여 상기 증폭기의 입출력을 상기 루프로부터 절연하는 단계; b. 상기 호출음 발생기를 턴오프하는 단계; c. 상기 루프 전류를 제한하는 동안 상기 과전압 SCR을 일시적으로 턴온하는 단계; d. 상기 링 트립 검출기를 인에이블하여 호출의 트리핑을 상기 프로세서로 보고하는 단계; e. 상기 링 트립 검출기의 인에이블과 상기 트리핑 보고 사이의 시간 간격을 판단하는 단계; 및 f. 링 트립이 소정의 시간 간격을 벗어나서 보고되는 경우에 호출의 인가를 금지하는 단계를 포함하는 방법.12. A ring tone generator of a loop interface circuit comprising a plurality of processor controlled circuits for providing a BORSCHT function in a loop according to claim 10 and an SCR for grounding the ring leads in the case of an overvoltage condition, wherein the processor verifies the tripping condition of the ring tone generator. A method for checking the tripping of a circuit, the method comprising: before applying a calling voltage to the loop and after checking whether the significant negative potential has occurred: a. Maintaining the receive amplifier in a high impedance state to isolate the input and output of the amplifier from the loop; b. Turning off the ring tone generator; c. Temporarily turning on the overvoltage SCR while limiting the loop current; d. Enabling the ring trip detector to report tripping of a call to the processor; e. Determining a time interval between enabling the ring trip detector and the tripping report; And f. Inhibiting authorization of the call if the ring trip is reported outside a predetermined time interval.
루프에 BORSCHT 기능을 제공하기 위한 복수의 회로 부재를 갖는 한편, 프로세서부터의 디지탈 신호에 응답하여 상기 루프를 통해 아날로그 신호를 전송하고 상기 루프를 통해 수신한 아날로그 신호에 응답하여 디지탈 신호를 상기 프로세서에 송신하기 위한 코덱, 및 상기 루프와 상기 코덱을 중계하는 루프 구동 및 수신 증록기를 포함하는 루프 인터페이스 회로를 검사하는 방법에 있어서, a. 상기 루프 구동 및 수신 증폭기를 고임피던스 상태로 지정하여 상기 코덱의 아날로그 입력과 출력을 상기 루프로부터 절연하는 단계; 및 b. 상기 코덱의 디지탈 출력에 나타나는 아이들 채널 잡음을 모니터링하는 단계를 포함하는 방법.Having a plurality of circuit members for providing a BORSCHT function to the loop, while transmitting an analog signal through the loop in response to the digital signal from the processor and transmitting the digital signal to the processor in response to the analog signal received through the loop. 12. A method of inspecting a loop interface circuit comprising a codec for transmitting and a loop drive and receive amplifier for relaying the loop and the codec, the method comprising: a. Designating the loop drive and receive amplifiers in a high impedance state to isolate analog inputs and outputs of the codec from the loop; And b. Monitoring idle channel noise appearing in the digital output of the codec.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.