KR970077952A - Frequency generator - Google Patents

Frequency generator Download PDF

Info

Publication number
KR970077952A
KR970077952A KR1019960015610A KR19960015610A KR970077952A KR 970077952 A KR970077952 A KR 970077952A KR 1019960015610 A KR1019960015610 A KR 1019960015610A KR 19960015610 A KR19960015610 A KR 19960015610A KR 970077952 A KR970077952 A KR 970077952A
Authority
KR
South Korea
Prior art keywords
frequency
predetermined
signal output
control unit
duty ratio
Prior art date
Application number
KR1019960015610A
Other languages
Korean (ko)
Inventor
민성욱
오세홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015610A priority Critical patent/KR970077952A/en
Publication of KR970077952A publication Critical patent/KR970077952A/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

디지탈 테스트용 주파수 발생장치를 개시한다.Disclosed is a frequency generator for digital test.

소정의 주파수를 갖는 입력신호를 다른 소정의 주파수와 소정 크기의 위상을 지연하고 듀티비를 재조정된 신호를 발생하기 위한 주파수 발생장치에 있어서, 상기 입력신호의 주파수를 소정의 분주값으로 나누어 주파수를 출력하는 주기변이 배분기, 및 상기 주기변이 배분기로부터 출력된 신호의 주파수에 소정의 체배값을 곱하여 주파수를 출력하는 주파수 체배기를 갖는 주기 제어부 ; 상기 주기 제어부로부터 출력된 신호의 위상을 소정 크기만큼 지연하여 출력하는 지연 제어부 ; 상기 주기 제어부로부터 출력된 신호의 듀티비를 재조정하여 출력한 폭 제어부 ; 및 상기 지연 제어부로부터 출력된 신호와 상기 폭 제어부로부터 출력된 신호를 입력신호로 플립플롭하여 출력하는 플립플롭을 포함한다.There is provided a frequency generator for delaying an input signal having a predetermined frequency to a predetermined frequency and a phase of a predetermined magnitude and generating a signal whose duty ratio is readjusted. The frequency generator divides the frequency of the input signal by a predetermined frequency division value, And a frequency multiplier for multiplying a frequency of a signal output from the period variation distributor by a predetermined sieve value to output a frequency; A delay controller for delaying the phase of the signal output from the periodic controller by a predetermined magnitude; A width controller for re-adjusting the duty ratio of the signal output from the periodic control unit and outputting the adjusted duty ratio; And a flip-flop for flip-flopping the signal output from the delay control unit and the signal output from the width control unit as an input signal.

따라서, 사용하는 목적에 따라 세세한 주파수를 설정하여 제작할 수 있으며 또한 그에 따른회로가 간단하며 어떠한회로에도 쉽게 적용될 수 있는 효과가 있다.Therefore, it is possible to produce a detailed frequency according to the purpose of use, and the circuit is simple and can be easily applied to any circuit.

Description

주파수 발생장치Frequency generator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제 1 도는 본 발명에 따른 다른 디지탈 테스트용 주파수 발생장치의 블럭도이다.FIG. 1 is a block diagram of another frequency generator for digital test according to the present invention.

Claims (1)

소정의 주파수를 갖는 입력신호를 다른 소정의 주파수와 소정 크기의 위상을 지연하고 듀티비를 재조정된 신호를 발생하기 위한 주파수 발생장치에 있어서, 상기 입력신호의 주파수를 소정의 분주값으로 나누어 주파수를 출력하는 주기변이 배분기, 및 상기 주기변이 배분기로부터 출력된 신호의 주파수에 소정의 체배값을 곱하여 주파수를 출력하는 주파수 체배기를 갖는 주기 제어부 ; 상기 주기 제어부로부터 출력된 신호의 위상을 소정 크기만큼 지연하여 출력하는 지연 제어부 ; 상기 주기 제어부로부터 출력된 신호의 듀티비를 재조정하여 출력한 폭 제어부 ; 및 상기 지연 제어부로부터 출력된 신호와 상기 폭 제어부로부터 출력된 신호를 입력신호로 플립플롭하여 출력하는 플립플롭을 포함하는 주파수 발생장치.There is provided a frequency generator for delaying an input signal having a predetermined frequency to a predetermined frequency and a phase of a predetermined magnitude and generating a signal whose duty ratio is readjusted. The frequency generator divides the frequency of the input signal by a predetermined frequency division value, And a frequency multiplier for multiplying a frequency of a signal output from the period variation distributor by a predetermined sieve value to output a frequency; A delay controller for delaying the phase of the signal output from the periodic controller by a predetermined magnitude; A width controller for re-adjusting the duty ratio of the signal output from the periodic control unit and outputting the adjusted duty ratio; And a flip-flop for flip-flopping the signal output from the delay control unit and the signal output from the width control unit as an input signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960015610A 1996-05-11 1996-05-11 Frequency generator KR970077952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015610A KR970077952A (en) 1996-05-11 1996-05-11 Frequency generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015610A KR970077952A (en) 1996-05-11 1996-05-11 Frequency generator

Publications (1)

Publication Number Publication Date
KR970077952A true KR970077952A (en) 1997-12-12

Family

ID=66220057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015610A KR970077952A (en) 1996-05-11 1996-05-11 Frequency generator

Country Status (1)

Country Link
KR (1) KR970077952A (en)

Similar Documents

Publication Publication Date Title
KR950002244A (en) High Spectrum Purity Digital Waveform Synthesizer
KR960012737A (en) Phase Locked Circuit (PLL) System Clock Generators that Instantly Shift Clock Frequency
KR930005352A (en) Semiconductor integrated circuit
KR930001593A (en) PLL Frequency Synthesizer
CA2349478A1 (en) Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop
KR970071989A (en) Frequency multiplication circuit
KR910008964A (en) Frequency division circuits where the division ratio can be changed
KR940006348A (en) D / A Inverter and A / D Inverter
KR920019080A (en) Voltage / pulse width conversion circuit
KR970077952A (en) Frequency generator
KR970024561A (en) Clock Generators for Microprocessors
KR970055559A (en) Noise Reduction Method for PLL Circuit and PLL Circuit
KR950013049A (en) Spurious Signal Spreading Method
KR930005232A (en) Semiconductor integrated circuit
KR970055245A (en) F.M demodulation circuit
KR930001399A (en) Variable delay device
KR970024510A (en) Delayed FM Demodulation Circuit
KR930020250A (en) Clock inverter
KR960030073A (en) Tone signal synthesizer
KR970055364A (en) Digitally Controlled Multi-Frequency Generator
KR960012733A (en) Phase locked loop
KR950007265A (en) Frequency multiplier
KR940004957A (en) Pulse Width Modulation Generator
KR940027353A (en) Frequency Signal Synthesizer
KR930001573A (en) On-chip oscillator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination