Claims (3)
복수의비트라인쌍들; 복수의 워드라인들; 각 비트라인쌍들에 연결된 복수의 센스 증폭기들; 상기 각 비트라인쌍들에 각각 연결된 복수의 등화 수단들; 상기 각 비트라인쌍의 하나의 비트라인과 각 워드라인의 교차부에 하나의 강유전체 캐패시터와 하나의 셀스위칭 소자로 형성되고, 상기 셀스위칭 소자는 캐패시터의 일측전극과 상기 비트라인 사이에 연결되어 워드라인에 인가되는 신호에 응답하여 스위칭되도록 형성된 복수의 메모리셀들; 상기 복수의 메모리셀들 중 공통 워드라인에 연결된 메모리셀들의 강 강유전체 개패시터의 타측전극에 공통으로 연결된 복수의 공통전극라인들; 상기 각 비트라인쌍의다른 하나의 비트라인과 접시 사이에 각각 연결되어 선택된 비트라인을 접지 전압으로 초기화시키는 복수의 스위칭소자들; 상기 복수의 스위칭 소자들 중 하나를 선택하기 위한 대코더; 상기 각 비트라인쌍들 중 상기 스위칭 소자와 연결된 비트라인들에 공통으로 기준전압을 인가하는 공통기준전압공급기를 구비한 것을 특징으로 하는 강유전체 메모리.A plurality of bit line pairs; A plurality of word lines; A plurality of sense amplifiers coupled to each bit line pair; A plurality of equalization means coupled to each of the bit line pairs; A ferroelectric capacitor and a cell switching element are formed at an intersection of one bit line and each word line of each bit line pair, and the cell switching element is connected between the one electrode of the capacitor and the bit line, A plurality of memory cells configured to be switched in response to a signal applied to a line; A plurality of common electrode lines commonly connected to the other electrode of the ferroelectric capacitor of the memory cells connected to the common word line among the plurality of memory cells; A plurality of switching elements connected between the other bit line and the plate of each bit line pair to initialize the selected bit line to a ground voltage; A decoder for selecting one of the plurality of switching elements; And a common reference voltage supplier for applying a reference voltage commonly to the bit lines connected to the switching element among the bit line pairs.
복수의 비트라인쌍들; 복수의 워드라인들; 복수의센스 증폭기들; 복수의등화 수단들; 각 비트라인쌍의 하나의 비트라인과 각 워드라인의 교차부에 하나의 강유전체 캐피시터와 하나의 셀스위칭 소자로 형성되고, 상기 셀스위칭 소자는 캐패시터의 일측전극과 상기 비트라인 사이에 연결되어 워드라인에 인가되는 신호에 응답하여 스위칭되도록 형성된 복수의 메모리셀들; 상기 복수의메모리셀들 중 공통 워드라인에 연결된 메모리셀들의 각 강유전체 캐패시터의 타측전극에 공통으로 연결된 복수의 공통전극라인들; 각 비트라인쌍의 다른 하나의 비트라인과 접지 사이에 각각 연결되어 선택된 비트라인을 접지 전압으로 초기화시키는 복수의스위칭 소자들; 복수의 스위칭 소자들 중 하나를 선택하기 위한 디코더; 각 비트라이쌍들 중 상기 스위칭 소자들 중 하나늘 선택하기 위한 디코더; 각 비트라인쌍들 중 상기 스위칭 소자와 연결된 비트라인들에 공통으로 기준전압을 인가하는 공통기준전압공급기를 포함하는 강유전체 메모리에 있어서, 상기 등화수단을 통하여 각 비트라인쌍들 동전위로 유지한 상태에서 상기 복수의 워드라인들 중 하나의 워드라인을 선택함과 동시에 상기 디코더를 통하여 선택된 다른 하나의 비트라인의 전위를 접지전압으로 초기화시키는 단계; 상기 초기화 이후에 상기 공통전극라인에 제1전압신호를 인가함과 동시에 상기 공통 기준전압공급기를 통하여 다른 하나의 비트라인에 기준전압을 인가하는 단계; 및 선택된 워드라인에 의해 턴 온된 셀스위칭소자를 통하여 하나의 비트라인에 인가된 전압신호와, 초기화된 후에 인가된 기준 전압을 가지는 다른 하나의 비트라인의 전압신호를 센스증폭기에서 비교하여 선택된 셀데이타를 리드하는 단계를 구비한 것을 특징으로 한느 강유전체 메모리 데이터 독출방법.A plurality of bit line pairs; A plurality of word lines; A plurality of sense amplifiers; A plurality of equalization means; Wherein the word line is formed by one ferroelectric capacitor and one cell switching element at the intersection of one bit line and each word line of each bit line pair and the cell switching element is connected between one bit electrode of the capacitor and the bit line, A plurality of memory cells configured to be switched in response to a signal applied to the memory cell; A plurality of common electrode lines commonly connected to the other electrode of each ferroelectric capacitor of the memory cells connected to the common word line among the plurality of memory cells; A plurality of switching elements each connected between the other bit line of each bit line pair and the ground to initialize the selected bit line to a ground voltage; A decoder for selecting one of the plurality of switching elements; A decoder for always selecting one of the switching elements among the bit line pairs; And a common reference voltage supplier for applying a reference voltage commonly to the bit lines connected to the switching element among the bit line pairs, wherein the ferroelectric memory holds the bit line pairs on the coin via the equalizing means Selecting one word line among the plurality of word lines and initializing a potential of another bit line selected through the decoder to a ground voltage; Applying a first voltage signal to the common electrode line after the initialization and applying a reference voltage to the other bit line through the common reference voltage supplier; And a voltage signal applied to one bit line through a cell switching element turned on by the selected word line and a voltage signal of another bit line having a reference voltage applied after initialization are compared in a sense amplifier, And reading the ferroelectric memory data.
복수의 비트라인쌍들; 복수의 워드라인들; 복수의 센스 증폭기들; 복수의 등화 수단들; 각 비트라인쌍의 하나의 비트라인과 각 워드라인의 교차부에 하나의 강유전체 캐패시터와 하나의 셀스위칭 소자로 형성되고, 상기 셀스위칭 소자는 캐패시터의 일측전극과 상기 비트라인 사이에 연결되어 워드라인에 인가되는 신호에 응답하여 스위칭되도록 형성된 복수의 메모리셀들; 상기 복수의 메모리셀들 중 공통 워드라인에 연결된 메모리셀들의 강 유전체 캐패시터위 타측전극에 공통으로 연결된 복수의 공통전극라인들; 각 비트라인쌍의 다른 하나의 비트라인과 접지 사이에 각각 연결되어 선택된 비트라인을 접지 전압으로 초기화시키는 복수의 스위칭 소자들; 복수의 스위칭 소자들 중 하나를 선택하기 위한 디코더; 각 비트라인쌍들 중 상기 스위칭 소자와 연결된 비트라인들에 공통으로 기준전압을 인가하는 공통기준전압공급기를 포함하는 강유전체 메모리에 있어서, 상기 등화 수단을 통하여 각 비트라인쌍을 동전위로 유지한 상태에서 상기 복수의 워드라인들 중 하나의 워드라인을 선택함과 동시에 상기 센스증폭기를 통하여 기입하고자 하는 데이터를 선택된 비트라인쌍에 인가하는 단계;상기 공통전극라인에 제1전압 신호를 인가하여 선택된 워드라인에 의해 턴 온된 셀스위칭소자를 통하여 상기 강유전체 캐패시터의 데이터를 기압하는 단계; 상기 등화 수단을 통하여 선택된 비트라인쌍을 동전위로 등화시키는 단계; 및 상기 워드라인의 선택이 완료된 시점에서 상기 디코더를 통하여 선택된 스위칭소자를 통하여 다른 하나의 비트라인을 접지전압으로 초기화시키는 단계를 구비한 것을 특징으로 하는 강유전체 메모리의 데이터 기입방법.A plurality of bit line pairs; A plurality of word lines; A plurality of sense amplifiers; A plurality of equalization means; A ferroelectric capacitor and a cell switching element are formed at the intersection of one bit line and each word line of each bit line pair and the cell switching element is connected between one bit electrode of the capacitor and the bit line, A plurality of memory cells configured to be switched in response to a signal applied to the memory cell; A plurality of common electrode lines commonly connected to the other side of the rigid dielectric capacitor of the memory cells connected to the common word line among the plurality of memory cells; A plurality of switching elements each connected between the other bit line of each bit line pair and the ground to initialize the selected bit line to a ground voltage; A decoder for selecting one of the plurality of switching elements; And a common reference voltage supplier for applying a reference voltage commonly to the bit lines connected to the switching elements among the bit line pairs, wherein in the ferroelectric memory, Selecting one word line of the plurality of word lines and applying data to the selected bit line pair through the sense amplifier, applying a first voltage signal to the common electrode line, A step of barometric pressure data of the ferroelectric capacitor through a cell switching element turned on by the ferroelectric capacitor; Equalizing the selected bit line pair over the coin by the equalizing means; And initializing the other bit line to the ground voltage through the selected switching element through the decoder when the selection of the word line is completed.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.