Claims (3)
전자식 안정기에 있어서, 공급전원(1)은 콘덴서 C1, C2와 트랜스T1으로 구성되는 잡음제거용 필터(2)를 통해 전파정류 다이오드 D1으로 구성되는 전파정류회로(3)을 거쳐 입력단의 역률 개선과 입력전압의 변동에 무관하게 일정전압을 생성하는 역률보정 및 정전압회로(4)에 연결되어 이로부터 정전압을 공급받아 이를 정현파로 변환하여 방전등(8)의 정상점등을 유지하기 위해 정전류를 공급함에 있어 비 통전시간(DEAD TIME)을 갖는 게이트 구동회로를 포함한 인버터회로(5)와, 상기 역률보정 및 정전압회로(4)및 인버터회로(5)에 연결되어 방전등(8)의 냉음극간의 초기방전 개시를 위한 고전압 펄스를 공급함에 있어 방전등이 점등되면 점등직후 고압을 차단함과 더불어 무부하시 또는 방전등의 이상으로 완전방전이 이루어지지 않았을 때 고압을 차단하는 회로(7)를 포함한 고압발생부(6)로 이루어지는 것을 특징으로 하는 전자식 안정기.In the electronic ballast, the power supply 1 is connected to a power source rectifying circuit 3 composed of a full-wave rectifying diode D1 through a noise eliminating filter 2 composed of capacitors C1 and C2 and a transformer T1, A constant-current circuit is connected to the constant-voltage circuit 4 for generating a constant voltage irrespective of the variation of the input voltage, a constant voltage is supplied from the constant-voltage circuit 4 to convert the constant voltage into a sinusoidal wave to maintain the normal lighting of the discharge lamp 8 An inverter circuit 5 including a gate drive circuit having a non-energization time DEAD TIME and an inverter circuit 5 connected to the power factor correction and constant voltage circuit 4 and the inverter circuit 5 to start an initial discharge between cold cathodes of the discharge lamp 8 When the discharge lamp is turned on when the high-voltage pulse is supplied, the high voltage is shut off immediately after the lamp is turned on. In addition, when the discharge lamp is not completely discharged due to no load or abnormal discharge lamp, And a high-pressure generating part (6) including a high-pressure generating part (7).
제 1항에 있어서 상기 비 통전시간을 갖는 게이트 구동회로를 포함한 인버터회로(5)는, 상기 역률보정 및 정전압 회로(4)의 콘덴서 C6이 양단에 병렬로 접속된 채 직렬로 접속되는 C8 C9와, 상기 역률 보정 및 정전압회로(4)의 양극단자와 ZNR2의 한점과 콘덴서 C8의 한 단자가 만나는 점에 드레인 단자를 접속하고, 소스 단자는 FET Q2의 드레인과 ZNR2와 ZNR3의 직렬로 연결되는 지점과 트랜스 T3-1의 한 점과 게이트 구동용 제어 회로가 한 점에서 만나는 곳에 연결하고, 게이트 단자는 전류 제한용 저항 R42와 스위칭 다이오드 D12의 양극단자가 만나는 곳에 접속되는 FET Q1과, 상기 FET Q1의 소스에 접속되는 드레인 단자와, 접지점에 연결되는 소스단자와, 게이트 단자가 전류 제한용 저항 R43과 스위칭 다이오드 D13의 양극단자의 접속점에 연결되는 FET Q2와, 한 단자가 상기 역률보정 및 정전압 회로(4)를 거친 양극 단자에 연결되며 다른 한 단자가 FET Q1의 소스와 Q2의 드레인과 ZNR3의 한점과 T3-1의 한점과 만나는 곳에 접속되는 ZNR2와, 한 단자가 상기 ZNR2의 한점과 Q1의 소스와 Q2의 드레인이 접속되는 부분에 접속되며 다른 한단자가 음극단자에 연결되는 ZNR3와, 1차측의 한점이 상기 FET Q1의 소스단자와 Q2의 드레인 단자 그리고 ZNR2과 ZNR3의 직렬 연결점과 게이트 구동회로 U2의 한단자가 만나는 점에 연결되고 다른 한점이 방전등의 한 단자에 접속되며, 2차측의 한단자가 고압발생을 위한 저항 R1과 콘덴서 C7이 접속되는 점에 연결되고 다른 한점이 Q5의 캐소우드와 R30의 접속점에 연결되는 트랜스 T3와, 상기 트랜스 T3의 1차측에 병렬로 접속되는 R2와, 상기 역률보정 및 정전압 회로로부터 공급된 전원을 게이트 구동용 제어회로 U2에 적절히 낮추어 전원을 공급하기 위한 것으로, C6와 연결되며 제너다이오드 ZD10의 음극과 다이오드 D11의 양극과 게이트 구동 제어회로의 한 단자와 만나는 점에 접속되며 R6과, 상기 게이트 구동회로에 정전압을 유지하기 위하여 상기 R6과 연결되는 제너다이오드 ZD10과, 상기 직류 노이즈를 완화하기 위하여 제너다이오드와 병렬로 접속되는 콘덴서 C31과, 상기 제너다이오드에서 공급받은 정전압을 제너다이오드 ZD10의 음극점과 R6의 한단자 그리고 U2이 한 단자가 만나는 곳에 양극을 연결하고 U2와 콘덴서 C33의 한 단자와 U2의 한 단자에 접속되는 다이오드 D11과, 상기 D11이 음극과 U2의 연결점에 한 단자가 연결되며 다른 단자가 U2의 하난자와 Q1소스와 Q2의 드레인이 접속된 곳에 연결되는 콘덴서 C33과, 상기 U2에 한점이 연결되고 다른 한점에 FET Q1의 게이트에 연결되며 게이트 구동용 제어회로에서 나온 신호로 FET를 적절하게 구동하기 위하여 삽입되는 저항 R42와, 상기 R42에 병렬로 접속되어 FET Q1의 게이트에 양극을 접속하는 다이오드 D12와, 상기 FET를 보호하기 위하여 Q1의 게이트에 한점이 연결되고 다른 한점이 Q1의 소스와 Q2의 드레인과 U2의 한 단자가 만나는 곳에 연결되는 저항 R45, 상기 R42와 같은 역할을 하며 Q2의 게이트 에 연결되는 저항 R43, 상기 D12와 같은 역할을 하며 Q2의 게이트에 양극단자가 접속되는 다이오드D13과, 상기 R45와 같은 역할을 하며 Q2의 게이트 단자와 접지점에 연결되는 저항 R44와, 게이트 제어회로 U2에 접속되며 주파수를 제어하기 위해 연결되는 저항 R41과 C32와, 상기 DEAD TIME을 갖는 IC로 구성된 게이트 구동용 신호를 발생하기위한 제어회로 U2로 구성되는 것을 특징으로 하는 전자식 안정기.The inverter circuit (5) according to claim 1, wherein the inverter circuit (5) includes the gate drive circuit having the nonconducting time, the capacitor C6 of the power factor correcting and constant voltage circuit (4) being connected in parallel to both ends thereof, , A drain terminal is connected to a point where one terminal of ZNR2 and one terminal of capacitor C8 meet between the positive terminal of the power factor correcting and constant voltage circuit 4 and the source terminal is connected to the drain of FET Q2 and the point where ZNR2 and ZNR3 are connected in series And a gate driving control circuit connected to a point of the transformer T3-1 at a point, and the gate terminal of the FET Q1 is connected to a junction between the current limiting resistor R42 and the switching diode D12, A source terminal connected to the ground point, a FET Q2 whose gate terminal is connected to a connection point between the current limiting resistor R43 and the anode terminal of the switching diode D13, A ZNR2 connected to the positive terminal through the base station rate correction and constant voltage circuit 4, the other terminal being connected to the source of the FET Q1 and the drain of Q2 at one point of ZNR3 and one point of T3-1, ZNR3 connected to one end of ZNR2, the source of Q1 and the drain of Q2, and the other end connected to the negative terminal, one terminal of the primary side connected to the source terminal of FET Q1 and the drain terminal of Q2, One terminal of the discharge lamp is connected to the point where one terminal of the series connection point and the gate driving circuit U2 meet and the other terminal is connected to one terminal of the discharge lamp and one terminal of the secondary side is connected to the point where the resistor R1 for generating high voltage and the capacitor C7 are connected, A transformer T3 connected to a connection point between the cathode of the transistor Q5 and the node R30, R2 connected in parallel to the primary side of the transformer T3, and a power source supplied from the power factor correcting and constant- And connected to the cathode of the Zener diode ZD10 and the anode of the diode D11 and to one terminal of the gate drive control circuit, and is connected to a point R6, and a constant voltage is maintained in the gate drive circuit A capacitor C31 connected in parallel with the Zener diode for mitigating the DC noise; a constant voltage supplied from the Zener diode to a cathode of the Zener diode ZD10 and a terminal of R6; A diode D11 connecting U2 and one terminal of the capacitor C33 and one terminal of U2, a terminal connected to the connection point of the cathode and the U2, and the other terminal connected to the terminal of the U2 A capacitor C33 connected to a place where the egg, the Q1 source, and the drain of Q2 are connected, and a capacitor C33 connected to one end of the U2 and the FET Q1 A diode D12 connected in parallel to the R42 to connect the anode to the gate of the FET Q1 and a diode D12 connected to the gate of the FET Q2 in parallel to the gate of the FET Q1, A resistor R45 connected to a point where the source of Q1, the drain of Q2 and a terminal of U2 meet, a resistor R43 acting as the resistor R42 and connected to the gate of Q2, A diode D13 having the same polarity as D12 and having a positive terminal connected to the gate of Q2, a resistor R44 serving as the resistor R45 and connected to the gate terminal of Q2 and the ground point, and a gate control circuit U2 And a control circuit U2 for generating a gate driving signal composed of resistors R41 and C32 connected to each other and an IC having the DEAD TIME Electronic ballast.
제 1항에 있어서 고압을 차단하는 회로(7)를 포함한 고압발생부(6)는, 상기 인버터회로(5)의 방전등의 전류를 안정시키며 승압을 위해 상기 방전등(8)의 일단측에 접속되며 FET Q1의 소스와 Q2의 드레인에 접속되는 1차측 권선 T3-1, 2차측 권선 T3-2으로 구성된 트랜스 T3과, 상기 역률보정 및 정전압회로(4)로부터 공급되는 전원 C6의 양극단자에 한 점이 연결되고 T3-2의 한 단자와 콘덴서 C7이 접속점에 연결되는 R1과, 상기 저항 R1과 T3의 한단자가 만나는 곳에 연결되며 다른 한점이 상기 정원회로의 접지점에 연결되는 콘덴서 C7과, 상기 트랜스 T3-2 한단자와 저항 R30이 접속되는 지점에 에노우드를 연결하고, 접지점에 캐소우드를 연결하며 다이액 DA14의 한점과 저항 R32의 한점이 연결된 곳에 접속되는 SCR Q5와, 상기 T3-2의 한단자와 SCR Q5의 애노우드가 연결되는 지점에 한 단자가 연결되며, 저항 R31, R33, R34, C21이 접속되는 위치에 연결되는 저항 R30과 상기 저항 R30과 R34이 접속점에 한단이 연결되며 다른 한 단이 접지점에 연결되는 R33 및 C21과, 상기 R33 및 C21의 연결점에 접속되며 다이액에 다른 한점이 연결되며 저항 R31과, 상기 저항 R31과 SCR Q5의 게이트에 접속되는 다이액 DA14와, 상기 Q5의 게이트와 접지점에 연결되는 저항R32와, 상기 저항 R30에 접속되고 다이오드 D15와 D16의 양극단자에 연결되는 저항 R34와, 상기 R34와 다이오드 D16의 양극의 접속접에 양극단자가 연결되며 FET Q1의 소스와 Q2의 드레인과 ZNR1과 ZNR2가 만나는 점에 음극이 연결되는 다이오드 D15와, 상기 D15의 양극에 양극단자를 연결하며 D17의 음극과 SCR Q6의 애노우드가 만나는 지점에 음극을 연결하는 다이오드 D16과, 상기 다이오드 D16, D17의 음극단자에 연결되는 애노우드와 접지점에 연결되는 캐소우드 그리고 제너다이오드 ZD18의 양극단자에 연결되는 SCR Q6과, 상기 Q6의 애노우드에 음극단이 연결되며 저항 R35, R36이 접속되는 곳에 양극단자가 연결되는 다이오드 D17과, 상기 다이오드 D17의 양극단자에 연결되며 콘뎅서 C22를 충전하기 위한 저항 R35, R36과, 상기 저항 R35에 연결되며 시간 지연을 위해 삽입하는 콘덴서, C22와, 상기 저항 R35에 의해 콘덴서 C22에 전압이 가해지면 지연된 시간이후 정격전압보다 높을때 Q5의 게이트에 전류를 흘리기 위해 삽입하는 제너다이오드 ZD18과, 상기 역률보정 및 정전압회로(4)에서 공급받은 전원을 시간 지연회로에 전원으로 공급하기위해 전압을 분압하는 저항 R37 및 R38로 구성되는 것을 특징으로 하는 전자식 안정기.The high voltage generating part (6) including the circuit (7) for shutting off the high voltage is connected to one end side of the discharge lamp (8) for stabilizing the current of the discharge lamp of the inverter circuit (5) A transformer T3 composed of a primary side winding T3-1 and a secondary side winding T3-2 connected to the source of the FET Q1 and the drain of the transistor Q2 and one point to the positive terminal of the power source C6 supplied from the power factor correcting and constant voltage circuit 4 A capacitor C7 connected to one terminal of T3-2 and a capacitor C7 connected to a connection point, a capacitor C7 connected to a point where one of the resistors R1 and T3 meet and another point connected to a ground point of the capacitor circuit, 2 SCR Q5 connected to one end of the die solution DA14 and connected to one point of the resistor R32 by connecting the anode to the point where the resistor R30 and the resistor R30 are connected and connecting the cathode to the ground point, And the anode of SCR Q5 A resistor R30 connected to a position where the resistors R31, R33, R34 and C21 are connected, R33 and C21 having one end connected to the connection point of the resistors R30 and R34 and the other end connected to the ground point, A resistor R31, a diode DA14 connected to the gates of the resistors R31 and SCR Q5, a resistor R32 connected to the gate of the transistor Q5 and a ground point, A resistor R34 connected to the resistor R30 and connected to the positive terminals of the diodes D15 and D16, a positive terminal connected to the connection terminal of the positive terminals of the resistor R34 and the diode D16, a point where the source of the FET Q1 and the drain of the transistor Q2 meet with ZNR1 and ZNR2 A diode D16 connecting a cathode of the diode D15 and an anode of the SCR Q6, and a diode D16 connecting the anode of the diode D16 and the anode of the diode D17. SCR Q6 connected to the anode terminal of the Zener diode ZD18, an anode terminal connected to the anode of the Q6, and a diode D17 connected between the terminals of the resistors R35 and R36 Resistors R35 and R36 connected to the positive terminal of the diode D17 for charging the capacitor C22, a capacitor C22 connected to the resistor R35 and inserted for a time delay, and a capacitor C22 connected to the capacitor C22 by the resistor R35. A Zener diode ZD18 for inserting a current to flow through the gate of Q5 when the applied voltage is higher than the rated voltage after a delayed time and a Zener diode ZD18 for supplying a power supplied from the power factor correcting and constant voltage circuit 4 to the time delay circuit And resistors R37 and R38 that divide the voltage applied to the electrodes.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: It is disclosed by the contents of the first application.