KR970051114A

KR970051114A - Light FIFO with Light HIT of Graphic Controller

Info

Publication number: KR970051114A
Application number: KR1019950057070A
Authority: KR
Inventors: 채종석
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-12-26
Filing date: 1995-12-26
Publication date: 1997-07-29

Abstract

본 발명은 그래픽 콘트롤러와 라이트 HIT를 이용한 라이트 FIFO에 관한 것이다. 본 발명은, 첫번째 라이트 리퀘스트 명령이 CRT 리프레쉬 타임동안에 들어오면 처음 데이터는 그대로 라이트 FIFO버퍼에 라이트하고, 상기 CPU라이트 리퀘스트 명령과 같은 어드레스를 갖는 또다른 CPU라이트 리퀘스트 명령이 들어오면 상기 라이트 FIFO버퍼에 이미 들어있는 어드레스와 새로 들어온 어드레스를 비교하여, 서로 다들 경우에는 새로운 라이트 FIFO버퍼에 라이트하고 서로 동일한 경우에는 기존의 라이트 FIFO버퍼중에서 어드레스가 같아서 HIT가 발생한 곳에 새로운 데이터를 라이트함으로써, 상기 CRT리프레쉬 타임이 끝날 때 상기 같은 어드레스를 갖는 데이터를 그래픽 콘트롤러가 비데오 메모리로 한번만 보내도록 하는 것을 특징으로 한다. 따라서 본 발명은 그래픽 콘트롤러가, CRT리프레쉬 타임동안에 같은 어드레스를 갖는 CPU라이트 리퀘스트 명령이 2번이상 발생하여도, 한번만 비데오 메모리에 데이터를 전달하면 되기 때문에 성능이 향상되는 장점이 있다.The present invention relates to a light FIFO using a graphic controller and a light HIT. According to the present invention, when the first write request instruction comes in during the CRT refresh time, the first data is written to the write FIFO buffer as it is, and when another CPU write request instruction having the same address as the CPU write request instruction is received, the write FIFO buffer is entered. The CRT refresh time is compared by comparing an already existing address with a new address, and writing to a new write FIFO buffer in case of each other, and writing new data in an HIT where the address is the same among existing write FIFO buffers if they are identical to each other. At the end, the graphic controller sends the data having the same address only to the video memory once. Therefore, the present invention has an advantage of improving performance because the graphics controller only needs to transfer data to the video memory once even if a CPU write request instruction having the same address occurs more than once during the CRT refresh time.

Description

Light FIFO with Light HIT of Graphic Controller

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 일반적인 그래픽 화면,1 shows a typical graphical display,

제3도는 본 발명에 따른 라이트 HIT를 이용한 라이트 FIFO를 설명하기 위한 타이밍도,3 is a timing diagram illustrating a write FIFO using the write HIT according to the present invention;

제4도는 본 발명에 따른 라이트 HIT를 이용한 라이트 FIFO의 블럭도.4 is a block diagram of a write FIFO using the write HIT according to the present invention.

Claims

In the Ride FIFO of the graphics controller, if the first write request instruction comes in during the CRT refresh time, the first data is still written to the write FIFO buffer, and if another CPU write request instruction with the same address as the CPU write request instruction comes in, By comparing the address already in the write FIFO buffer with the newly entered address, if they are different, they are written to the new write FIFO buffer and if they are identical, the new data is written to the place where the HIT occurs because the address is the same among the existing write FIFO buffers. And a write hit that causes a graphics controller to send the same addressed data only once to the video memory at the end of the CRT refresh time.

※ Note: The disclosure is based on the initial application.