KR970049698A - 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법 - Google Patents

입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법 Download PDF

Info

Publication number
KR970049698A
KR970049698A KR1019950056850A KR19950056850A KR970049698A KR 970049698 A KR970049698 A KR 970049698A KR 1019950056850 A KR1019950056850 A KR 1019950056850A KR 19950056850 A KR19950056850 A KR 19950056850A KR 970049698 A KR970049698 A KR 970049698A
Authority
KR
South Korea
Prior art keywords
circuit
replacement circuit
replacement
outputting
condition
Prior art date
Application number
KR1019950056850A
Other languages
English (en)
Other versions
KR0153758B1 (ko
Inventor
김광조
이상진
박상준
고승철
이대기
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950056850A priority Critical patent/KR0153758B1/ko
Priority to US08/780,143 priority patent/US5796837A/en
Publication of KR970049698A publication Critical patent/KR970049698A/ko
Application granted granted Critical
Publication of KR0153758B1 publication Critical patent/KR0153758B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Executing Machine-Instructions (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 전 세계적으로 데이터 보호 표준방식으로 널리 알려진 DES(Data Encryption Standard)에서 사용할 수 있는 대치 회로를 입출력 변화공격과 선형공격에 동시에 강한 입출력 변화공격과 선형공격에 안전한 대치 회로 생성기 및 생성방법에 관한 것으로, 보호하고자 하는 64비트 데이터 입력을 통과시키면서 비트 단위로 자리 바꿈하게 하는 전처리부(203); 64비트 키입력을 바이트 단위당 통과시켜 56비트의 키정보를 얻는 패리트 검사부(209); 상기 키 정보를 입력받아 48비트 정보를 생성하여 매 반복 연산에 사용되는 48비트를 공급하는 반복 연산용 키 확장부(210); 상기 전처리부(203)로부터의 하나의 데이터는 16번의 연산처리를 하면서 상기 반복 연산용 키 확장부(210)로부터 확장 키 정보를 혼합하여 처리하는 제1 내지 제16 연산부; 상기 제1 내지 제16연산부로부터의 연산결과를 입력받아 64비트의 데이터 출력신호를 내는 후처리부(207)를 구비하는 것을 특징으로 한다.

Description

입출력 변화공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 일반적인 정보보호 시스템의 구성도.
제2도는 본 발명이 적용되는 DES 형태 블럭 암호 시스템의 구성도.
제3도는 본 발명이 적용되는 DES의 반복 연산부 구성도.
제4도는 본 발명이 적용되는 DES의 반복 연산부 중 대치회로 구성도.

Claims (11)

  1. 보호하고자 하는 64비트 데이타 입력을 통과시키면서 비트 단위로 자리 바꿈하게 하는 전처리부(203); 64비트 키 입력을 비이트 단위당 통과시켜 56비트의 키 정보를 얻는 패리티 검사부(209); 상기 키 정보를 입력받아 48비트 정보를 생성하여 매 반복 연산에 사용되는 48비트를 공급하는 반복 연산용 키 확장부(210); 상기 전처리부(203)로부터의 하나의 데이터는 16번의 연산처리를 하면서 상기 반복 연산용 키 확장부(210)로부터의 확장 키 정보를 혼합하여 처리하는 제1 내지 제16연산부; 상기 제1 내지 제16 연산부로부터의 연산결과를 입력받아 64비트의 데이터 출력신호를 내는 후처리부(207)를 구비하는 것을 특징으로 하는 입출력 변화 공격과 선형공격에 안전한 대치회로 생성기.
  2. 제1항에 있어서, 반복 연산부 32비트를 입력받아 48비트 정보로 확장하여 출력하는 확장부(302); 상기 반복 연산용 키 확장부(210)로부터의 확장키 48비트와 상기 확장부(302)로부터의 48비트 정보를 비트 단위로 배타적 논리합 연산을 한후 6비트 단위의 8개로 분할시켜 출력하는 배타적 논리합연산기(303); 상기 배타적 논리합연산기(303)로부터의 분할된 각 6비트를 각 4비트 단위로 출력된 8개 부분에 연접시켜 32비트 정보를 얻는 제1 내지 제8대치회로; 상기 제1 내지 제8 대치회로부터의 32비트 정보를 비트 단위로 32비트 자리바꿈하여 반복 연산부의 출력신호를 내는 자리바꿈부(308)를 구비하는 반복연산부를 더 포함하는 것을 특징으로 하는 입출력 변화공격과 선형공격에 안전한 대치회로 생성기.
  3. 입출력 변화공격에 안전한 대치회로 생성기에 적용되는 생성방법에 있어서, 임의의 대치회로에 대하여 모든 입력 6비트 입력X와 임의의 efg값에 대하여 S(x)와 S(x+(11efg0)는 동일하지 않아야 하는 조건에 합당한가를 조사하는 제1단계; 상기 제1단계 수행후, 조건을 만족하면 만족하는 대치회로를 선택하여 출력하고 조건에 충족되지 않으면 만족하지 않는 대치회로로 출력하는 제2단계를 포함하여 이루어지는 것을 특징으로 하는 입출력 변화 공격에 안전한 대치회로 생성방법.
  4. 선형공격에 안전한 대치회로 생성기에 적용되는 생성방법에 있어서, 선형공격에 안전한 대치회로 생성기의 해당 조건(D1)의 만족 여부를 판단하여 만족하는 대치회로로 출력하도록 한 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  5. 제5항에 있어서, 설정된 조건(L1)에 따른 임의의 대치회로를 읽어 정의된 선형분포표를 계산하여 최대값이 16이하가 되는가를 판단하는 제1단계; 상기 제1단계 수행후, 최대값 16이하인 조건이 성립하면 만족하는 대치회로로 출력하고 최대값16이 넘으면 조건을 만족하지 않는 대치회로로 출력하는 제2단계를 포함하여 이루어지는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  6. 제5항에 있어서, 선형 반복특성을 최소화하기 위한 한가지 조건(L2)으로 임의의 대치회로의 기 정의된 선형 분포표 상에 1의 값이 2이하인 임의의 a 및 b에 대하여 선형 분포표상의 절대값이 10이하가 되는가를 판단하는 단계; 상기 제1단계 수행후, 성립하면 조건을 만족하는 대치회로로 출력하고 만족하지 않으면 만족하지 않는 대치회로로 출력하는 단계를 포함하는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  7. 제5항에 있어서, 설정된 조건(L3)에 대한 임의의 대치회로에 대하여 기 정의된 선형분포표를 계산한 후 입력 마스크값이 16이 아닐때, 1의 개수가 하나인 a와 2개의 출력 마스크 값, b1과 b2의 배타적 논리합 값이 1의 개수가 아닌 경우에 대하여 NS(a,b1)과 NS(a,b2)값의 곱의 절대치가 48이하가 되는가를 판단하여 성립하면 L3조건을 만족하는 대치회로로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  8. 제5항에 있어서, 8개의 대치회로 각각에 대하여 선형공격의 안전성을 확보하기 위한 조건(L4)으로 임의의 대치회로 대하여 NS1(a,b)을 계산하고, 그 중 NS1(4,4)와 NS1(2,2) 값이 0이 되면 설정된 조건을 만족하는 제1대치회로로 출력하는 단계; 임의의 대치회로에 대하여 Ns2(a,b)를 계산하고, 그 중 NS2(4,4)와 NS2(2,1)값이 0이 되면 설정된 조건을 만족하는 제2대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS3(a,b)을 계산하고, 그 중 NS3(8,4)와 NS3(4,8)값이 0이 되면 설정된 조건을 만족하는 제3대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS4(a,b)을 계산하고, 그 중 NS4(8,4)와 NS4(2,2)값이 0이 되면 설정된 조건을 만족하는 제4대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS5(a,b)을 계산하고, 그 중 NS5(16,1)와 NS5(8,8)과NS5(2,4)값이 0이 되면 설정된 조건을 만족하는 제5대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS6(a,b)을 계산하고, 그 중 NS6(16,4)와 NS6(4,8)과 NS6(2,2)값이 0이 되면 설정된 조건을 만족하는 제6대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS7(a,b)을 계산하고, 그 중 NS7(4,8)과 NS7(2,1)값이 0이 되면 설정된 조건을 만족하는 제7대치회로로 출력하는 단계; 임의의 대치회로에 대하여 NS8(a,b)을 계산하고, 그 중 NS8(16,1)과 NS8(2,4)값이 0이 되면 L4 조건을 만족하는 제8대치회로로 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 선형 공격에 안전한 대치회로 생성방법.
  9. 제5항에 있어서, 선형반복 특성을 최소화하기 위한 조건(L6)의 제5및 제8대치회로의 기 정의된 선형분포표(NSj(a,b))를 계산하여 입력 마스크값이 16이 되는 a와 2개의 출력 마스크값 b1과 b2의 배타적 논리합연산값이 1인 경우에 대하여 NSj(a,b1)과 NSj(a,b2)값의 곱의 절대치가 48이하이면 설정된 조건을 만족하는 제5 및 제8대치회로로 출력하는 단계를 포함하고 있는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  10. 제5항에 있어서, 선형 반복특성을 최소화하기 위하여 제6대치회로를 생성하기 위한 조건(L6)의 제6대치회로의 정의된 선형분포표(NS6(a,b))를 계산하여 입력 마스크값이 16이 되는 a와 2개의 출력 마스크 값, b1과 b2의 배타적 논리합연산값이 4인 경우에 대하여 NS6(a,b1)과 NS6(a,b2)값의 곱이 절대치가 48이하이면 조건을 만족하는 제6대치회로로 출력하는 단계를 포함하고 있는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
  11. 제5항 내지 제10항 중 어느 한 항에 있어서, 초기화 과정을 거친후 랜덤 치환을 발생하여 4개의 치환을 선별하여 충분한 양의 후보 대치회로를 발생하는 단계; 각각의 대치회로에 대하여 각각의 설정된 조건(D1,L1내지L3)을 만족하는 개별적 대치회로를 생성하는 단계; 상기 L5조건, L6조건을 만족하는 대치회로를 제5, 제6, 제8대치회로의 후보로 생성하고 최종적으로 L4조건을 검사하여 8개의 각각의 대치회로를 발생하는 단계를 포함하고 있는 것을 특징으로 하는 선형공격에 안전한 대치회로 생성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950056850A 1995-12-26 1995-12-26 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법 KR0153758B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950056850A KR0153758B1 (ko) 1995-12-26 1995-12-26 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법
US08/780,143 US5796837A (en) 1995-12-26 1996-12-26 Apparatus and method for generating a secure substitution-box immune to cryptanalyses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056850A KR0153758B1 (ko) 1995-12-26 1995-12-26 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법

Publications (2)

Publication Number Publication Date
KR970049698A true KR970049698A (ko) 1997-07-29
KR0153758B1 KR0153758B1 (ko) 1998-11-16

Family

ID=19444547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056850A KR0153758B1 (ko) 1995-12-26 1995-12-26 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법

Country Status (2)

Country Link
US (1) US5796837A (ko)
KR (1) KR0153758B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031911A (en) * 1996-07-18 2000-02-29 Entrust Technologies, Ltd. Practical S box design
US20030118190A1 (en) * 1998-05-29 2003-06-26 Siemens Aktiengesellschaft Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
US7187769B1 (en) * 1998-06-02 2007-03-06 Nippon Telegraph And Telephone Public Corporation Method and apparatus for evaluating the strength of an encryption
US7292693B1 (en) * 1998-08-13 2007-11-06 Teledyne Technologies Incorporated Deterministically generating block substitution tables which meet a given standard of nonlinearity
DE19845073C2 (de) * 1998-09-30 2001-08-30 Infineon Technologies Ag Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors
US6295606B1 (en) * 1999-07-26 2001-09-25 Motorola, Inc. Method and apparatus for preventing information leakage attacks on a microelectronic assembly
US7346161B2 (en) * 2000-01-26 2008-03-18 Fujitsu Limited Method and apparatus for designing cipher logic, and a computer product
AU2001269086A1 (en) * 2000-07-04 2002-01-14 Koninklijke Philips Electronics N.V. Substitution-box for symmetric-key ciphers
JP3505482B2 (ja) * 2000-07-12 2004-03-08 株式会社東芝 暗号化装置、復号装置及び拡大鍵生成装置、拡大鍵生成方法並びに記録媒体
US20020061107A1 (en) 2000-09-25 2002-05-23 Tham Terry K. Methods and apparatus for implementing a cryptography engine
US20020078342A1 (en) * 2000-09-25 2002-06-20 Broadcom Corporation E-commerce security processor alignment logic
US20030068038A1 (en) * 2001-09-28 2003-04-10 Bedros Hanounik Method and apparatus for encrypting data
US7103180B1 (en) * 2001-10-25 2006-09-05 Hewlett-Packard Development Company, L.P. Method of implementing the data encryption standard with reduced computation
US7076059B1 (en) * 2002-01-17 2006-07-11 Cavium Networks Method and apparatus to implement the data encryption standard algorithm
US7477741B1 (en) 2004-10-01 2009-01-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Analysis resistant cipher method and apparatus
KR101646705B1 (ko) 2009-12-01 2016-08-09 삼성전자주식회사 에스-박스를 구현한 암호화 장치
KR102446866B1 (ko) * 2014-08-28 2022-09-23 삼성전자주식회사 부채널 공격을 방지하는 암복호화기 및 이의 구동 방법 그리고 이를 포함하는 제어 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958081A (en) * 1975-02-24 1976-05-18 International Business Machines Corporation Block cipher system for data security
US3962539A (en) * 1975-02-24 1976-06-08 International Business Machines Corporation Product block cipher system for data security
US4275265A (en) * 1978-10-02 1981-06-23 Wisconsin Alumni Research Foundation Complete substitution permutation enciphering and deciphering circuit
US5231662A (en) * 1989-08-01 1993-07-27 Tulip Computers International B.V. Method and device for enciphering data to be transferred and for deciphering the enciphered data, and a computer system comprising such a device
US5317638A (en) * 1992-07-17 1994-05-31 International Business Machines Corporation Performance enhancement for ANSI X3.92 data encryption algorithm standard
US5237611A (en) * 1992-07-23 1993-08-17 Crest Industries, Inc. Encryption/decryption apparatus with non-accessible table of keys
US5473693A (en) * 1993-12-21 1995-12-05 Gi Corporation Apparatus for avoiding complementarity in an encryption algorithm
US5511123A (en) * 1994-08-04 1996-04-23 Northern Telecom Limited Symmetric cryptographic system for data encryption

Also Published As

Publication number Publication date
US5796837A (en) 1998-08-18
KR0153758B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR970049698A (ko) 입출력 변화 공격과 선형 공격에 안전한 대치회로 생성기 및 생성방법
US8401180B2 (en) Non-linear data converter, encoder and decoder
JP4909018B2 (ja) 共通鍵暗号のための暗号化装置
US6940975B1 (en) Encryption/decryption apparatus, encryption/decryption method, and program storage medium therefor
Canteaut et al. Weight divisibility of cyclic codes, highly nonlinear functions on F2m, and crosscorrelation of maximum-length sequences
CA2260683A1 (en) A method for generating psuedo random numbers
Sarkar et al. Cross-correlation analysis of cryptographically useful Boolean functions and S-boxes
KR20050023326A (ko) 암호와 응용을 위한 가능성있는 솟수들의 테스팅
EP0673134B1 (en) Pseudo-random number generator, and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator
Breveglieri et al. An operation-centered approach to fault detection in symmetric cryptography ciphers
Kulikowski et al. Comparative analysis of robust fault attack resistant architectures for public and private cryptosystems
Breier et al. The other side of the coin: Analyzing software encoding schemes against fault injection attacks
Thangam et al. A novel logic locking technique for hardware security
JP2007073012A (ja) 乱数生成システム
Burnett et al. Efficient Methods for Generating MARS-like S-boxes
US6691142B2 (en) Pseudo random address generator for 0.75M cache
Cain et al. How to break Gifford's Cipher
Beletsky Galois generalized matrices in stream ciphers
Fúster-Sabater et al. On the balancedness of nonlinear generators of binary sequences
Basiri Hardware based Entropy Calculation in Crypto Applications
Rieger et al. Parity-based concurrent error detection schemes for the ChaCha stream cipher
SU1762319A1 (ru) Устройство дл сдвига информации
KR0159385B1 (ko) 데스 알고리즘을 이용한 암호화 장치
KR970005599B1 (ko) 디지탈 코릴레이션 값을 얻기 위한 회로
Chew et al. A GENERAL FRAMEWORK FOR GUESS-AND-DETERMINE AND TIME-MEMORY-DATA TRADE-OFF ATTACKS ON STREAM CIPHERS

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee