KR970009848B1 - Device for and method of displaying hexadecimal value by using seven segments - Google Patents

Device for and method of displaying hexadecimal value by using seven segments Download PDF

Info

Publication number
KR970009848B1
KR970009848B1 KR1019940021935A KR19940021935A KR970009848B1 KR 970009848 B1 KR970009848 B1 KR 970009848B1 KR 1019940021935 A KR1019940021935 A KR 1019940021935A KR 19940021935 A KR19940021935 A KR 19940021935A KR 970009848 B1 KR970009848 B1 KR 970009848B1
Authority
KR
South Korea
Prior art keywords
decoder
output
segment
gates
input
Prior art date
Application number
KR1019940021935A
Other languages
Korean (ko)
Other versions
KR960008506A (en
Inventor
이강륜
Original Assignee
대우중공업 주식회사
석진철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우중공업 주식회사, 석진철 filed Critical 대우중공업 주식회사
Priority to KR1019940021935A priority Critical patent/KR970009848B1/en
Publication of KR960008506A publication Critical patent/KR960008506A/en
Application granted granted Critical
Publication of KR970009848B1 publication Critical patent/KR970009848B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

A display circuit without special element or software using seven segment for displaying the hexa code consequently unnecessary to use high-price display element and to program extra software for display hexa code, downsizing circuit design cost, and maximizing seven segment's efficiency.

Description

세븐 세그먼트를 이용한 16진수 디스플레이 회로 및 디스플레이 방법Hexadecimal Display Circuit and Display Method Using Seven Segments

제1도는 본 발명에 따른 세븐 세그먼트를 이용한 16진수 디스플레이 회로의 개념도.1 is a conceptual diagram of a hexadecimal display circuit using seven segments according to the present invention.

제2도는 본 발명의 세븐 세그먼트를 이용한 16진수 디스플레이 회로도.2 is a hexadecimal display circuit diagram using the seven segments of the present invention.

제3도는 (a) 내지 (b)는 본 발명에 다른 세븐 세그먼트 디스플레이이 형상 예시도.3 (a) to (b) is an exemplary view showing a seven segment display according to the present invention.

제4도는 본 발명에 따른 세븐 세그먼트를 이용한 16진수 디스플레이이 방법의 동작 순서도.4 is a flowchart of the operation of the hexadecimal display method using the seven segments according to the present invention.

제5도의 (a) 내지 (b)는 제4도에 대한 세부 동작 순서도.(A) to (b) of FIG. 5 are detailed operational flowcharts of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 구동 회로부 20 : 세븐 세그먼트10: drive circuit portion 20: seven segments

11 : 디코더 12 : 논리곱 연산기11: decoder 12: logical product operator

AND : 앤드 게이트 DS : 딥 스위치AND: AND GATE DS: Dip Switch

본 발명은 16진수 디스플레이 회로에 관한 것으로, 특히 16진수를 디스플레이하기 위하여 특수한 소자나 소프트 웨어를 사용하지 않고 세븐 세그먼트를 이용하여 16진수를 디스플레이할 수 있도록 한 세븐 세그먼트를 이용한 16진수를 디스플레이 회로 및 디스플레이 방법에 관한 것이다.The present invention relates to a hexadecimal display circuit, and more particularly, to display a hexadecimal number using a seven segment that can display a hexadecimal number using seven segments without using a special device or software for displaying the hexadecimal number. It relates to a display method.

일반적으로 우리가 실생활에서 사용하는 수는 0에서 9까지의 10개의 숫자를 이용하여 수체계를 나타내는 10진수가 기본이나, 컴퓨터내에서 사용되는 수의 체계는 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F의 16개의 수 및 기호를 이용하여 수체계를 나타내는 16진수가 기본이다.In general, the numbers we use in real life are based on 10 digits from 0 to 9, which is basically a decimal number representing the number system, but the system of numbers used in computers is 0,1,2,3,4, Hexadecimal base numbers are represented using 16 numbers and symbols of 5, 6, 7, 8, 9, A, B, C, D, E, and F.

그러나 이와같은 16진수를 디스플레이하기 위해서는 특수한 소자를 이용하여야 함으로써 부품의 구매시 고가의 비용이 소요되고, 이러한 소자를 이용하여도 16진수를 디스플레이하기 위하여서는 많은 소프트 웨어적인 처리를 하여야 하는 불편함이 있으며, 또한 세븐 세그먼트를 이용하면 16진수의 디스플레이가 불가능해지는 문제점이 있었다.However, in order to display such hexadecimal numbers, it is necessary to use a special element, which is expensive. In addition, there is a problem in that the display of the hexadecimal number becomes impossible using the seven segment.

이에 본 발명은 상기한 바와 같은 문제점을 해소 시키기 위한 것으로서, 특수 소자의 사용없이 세븐 세그먼트를 사용하여 16진수를 표시할 수 있도록 하는 세븐 세그먼트를 이용한 16진수 디스플레이 회로 및 디스플레이 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to solve a problem as described above, and to provide a hexadecimal display circuit and a display method using a seven segment that can display a hexadecimal number using a seven segment without using a special element. have.

이와같은 목적을 달성하기 위한 본 발명의 세븐 세그먼트를 이용한 16진수 디스플레이 회로는, 4개의 2진 변수에 의해 얻어진 2개의 다른 입력의 각각의 조합에 대해 특정한 하나의 출력을 출력시키는 디코더와; 상기 디코더의 출력을 조합하여 모든 입력이 '1'일 경우에만 '1'이 출력되도록 논리곱 연산하는 논리곱 연산기 및 상기 논리곱 연산기의 출력에 의해 10진수는 물론 16진수를 디스플레이 시키도록된 세븐 세그먼트로 구성되어 고가의 디스플레이 소자나 별도의 소프트 웨어 처리 없이 16진수를 디스플레이 시키도록 구성됨을 특징으로 한다.A hexadecimal display circuit using the seven segments of the present invention for achieving this object comprises: a decoder for outputting one specific output for each combination of two different inputs obtained by four binary variables; Seven that combines the outputs of the decoder to perform a logical AND operation so that '1' is output only when all inputs are '1' and the hexadecimal number is displayed by the output of the AND operator. It is composed of segments to display hexadecimal numbers without expensive display elements or additional software processing.

또한, 상기 목적을 달성하기 위한 본 발명의 세븐 세그먼트를 이용한 16진수 디스플레이 방법은, 컴퓨터로 부터 딥 스위치를 통해 디코더로 인가되는 입력 신호를 판별하는 제1단계와; 상기 디코더의 입력에 따른 조합 신호를 출력하는 제2단계; 상기 디코더의 출력에 의해 논리곱 연산기의 앤드 게이트를 온/오프하는 제3단계 및 사이 앤드 게이트에 연결된 세븐 세그먼트의 각 단자를 구동하여 16진수를 디스플레이하는 제3단계로 순차 동작함을 특징으로 한다.In addition, the hexadecimal display method using the seven segments of the present invention for achieving the above object comprises: a first step of determining an input signal applied from the computer to the decoder through a dip switch; Outputting a combined signal according to an input of the decoder; And a third step of turning on / off the AND gate of the logical AND by the output of the decoder and a third step of displaying the hexadecimal number by driving each terminal of the seven segment connected to the AND gate. .

이하 첨부된 도면을 참조하여 본 발명을 자세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명 세븐 세그먼트를 이용한 16진수 디스플레이 회로는 제1도에 도시한 개념도에서 볼 수 있는 바와같이, 컴퓨터 회로의 데이타를 이용하여 세븐 세그먼트(20)애 16진수를 디스플레이할 수 있도록 구동하는 구동 회로부(10)로 구성된다.In the hexadecimal display circuit using the seven segments of the present invention, as shown in the conceptual diagram shown in FIG. 1, a driving circuit unit for driving the hexadecimal number in the seven segments 20 can be displayed using the data of the computer circuit ( 10).

상기 구동 회로부(10)는 제2도에 도시한 회로도에서 볼 수 있는 바와같이, 컴퓨터로 부터 딥 스위치(DS)를 통해 입력되는 4개의 2진 변수에 의해 얻어진 2개의 다른 입력의 각각의 조합에 대해 특정한 하나의 출력을 출력시키는 디코더(11)와: 상기 디코더의 출력을 조합하여 모든 입력이 '1'일 경우에만 '1'이 출력되도록 논리곱 연산함으로써 세븐 세그먼트(20)에 16진수를 디스플레이 시키는 논리곱 연산기(12)를 포함하여 구성된다.As shown in the circuit diagram shown in FIG. 2, the driving circuit section 10 is provided for each combination of two different inputs obtained by four binary variables input from a computer through a dip switch DS. Decoder 11 for outputting a specific output for the display: Combination of the output of the decoder to display a hexadecimal number in the seven segment 20 by performing an AND operation so that '1' is output only when all inputs are '1' And a logical product operator 12.

상기 논리곱 연산기(12)는 세븐 세그먼트(20)의 a단자를 턴-온 시키기 위한 앤드 게이트(AND)와 : 세븐 세그먼트(20)의 b단자를 턴-온 시키기 위한 앤드 게이트(AND5,AND6,AND12) : 세븐 세그먼트(20)의 c단자를 턴-온 시키기 위한 앤드 게이트(AND2) : 세븐 세그먼트(20)의 d단자를 턴-온 시키기 위한 앤드 게이트(AND7,AND8,AND13) : 세븐 세그먼트(20)의 e단자를 턴-온 시키기 위한 앤드 게이트(AND9,AND10,AND14) : 세븐 세그먼트(20)의 f단자를 턴-온 시키기 위한 앤드 게이트(AND4,AND11) : 세븐 세그먼트(20)의 g단자를 턴-온 시키기 위한 앤드 게이트(AND3)을 포함하여 구성된다.The AND product 12 includes an AND gate AND for turning on the a terminal of the seven segment 20 and an AND gate AND5 and AND6 for turning the b terminal of the seven segment 20 on. AND12): AND gate for turning on the c terminal of the seven segment 20 (AND2): AND gate for turning on the d terminal of the seven segment 20 (AND7, AND8, AND13): Seven segment ( AND gates (AND9, AND10, AND14) for turning on the e terminal of 20) AND gates (AND4, AND11) for turning on the f terminal of the seven segment 20: g of the seven segments 20 And an AND gate AND3 for turning on the terminal.

상기와 같이 구성된 세븐 세그먼트를 이용한 16진수 디스플레이 회로의 작용 및 효과를 제3도 내지 제5도를 참조하여 설명하면 다음과 같다.The operation and effects of the hexadecimal display circuit using the seven segments configured as described above will be described with reference to FIGS. 3 to 5.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 0으로 입력되면, 상기 디코더(11)의 출력은 1번 핀(0)이 로우로 출력되고 그외의 출력 핀(1015)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is input as 0, the output of the decoder 11 goes to pin 1 low. The other output pin 1015 is output high and is input to the logical product operator 12.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 1번 핀(0)과 접속된 앤드 게이트(AND3)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우되고 그 외의 앤드 게이트(AND1,AND2,AND4…AND14)의 출력은 하이가 됨으로써, 상기 앤드 게이트(AND3)에 연결된 세븐 세그먼트(20)의 g단자에 턴-오프 되고 세븐 세그먼트(20)의 다른 a,b,c,d,e,f단자는 턴-온 되어, 제3도의 (a)와 같이 세븐 세그먼트(20)에 0을 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs high only when all inputs are high when the output of the AND gate AND3 connected to the pin 1 of the decoder 11 is high. The output of the other AND gates AND1, AND2, AND4... AND14 becomes high by the AND operation to be output, and the outputs of the AND gates are turned high, thereby being turned off to the g terminal of the seven segment 20 connected to the AND gate AND3. The other a, b, c, d, e, and f terminals of the seven segment 20 are turned on, so that zero can be displayed on the seven segment 20 as shown in FIG.

컴퓨터로부터 상기 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1로 입력되면, 상기 디코더(11)의 출력은 2번 핀(1)이 로우로 출력되고 그외의 출력 핀(1, 2-15)은 하이로 출력되는 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 through the dip switch DS of the driving circuit unit 10 is input from the computer as 1, the output of the decoder 11 is set to pin 2 with low. And other output pins 1, 2-15 are input to the logical product operator 12 which is output high.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 2번 핀(1)과 접속된 앤드 게이트(AND1,AND3,AND4,AND7,AND9)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 구동 회로에 의해 로우가 되고 그 외의 앤드 게이트(AND2,AND5,AND6,AND8,AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND1,AND3,AND4,AND7,AND9)의 로우 출력에 의해 앤드 게이트(AND11,AND13,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND5,AND6)의 하이 출력에 의해 앤드 게이트(AND12)의 출력이 하이가 됨으로써 상기 앤드 게이트(AND2)에 연결된 세븐 세그먼트(20)의 c단자 및 상기 앤드 게이트(AND12)에 연결된 세븐 세그먼트(20)의 b단자는 턴-온되고 세븐 세그먼트(20)의 다른 a,d,e,f,g단자는 턴-온되어, 제3도의 (b)와 같이 세븐 세그먼트(20)에 1을 디스플레이 시킬 수 있게 된다.The logical product operator 12 receiving the signal from the decoder 11 outputs the outputs of the AND gates AND1, AND3, AND4, AND7, andAND9 connected to pin 2 of the decoder 11. Only when the input is high, it is low by the driving circuit which outputs high, and the outputs of the other AND gates AND2, AND5, AND6, AND8, AND10 become high, and the AND gates AND1, AND3, AND4, AND7 The outputs of the AND gates AND11, AND13, and AND14 are made low by the low output of AND9, and the outputs of the AND gate AND12 are made high by the high outputs of the AND gates AND5 and AND6. The c terminal of the seven segment 20 connected to AND2 and the b terminal of the seven segment 20 connected to the AND gate AND12 are turned on and the other a, d, e, f, The g terminal is turned on, so that 1 can be displayed on the seven segment 20 as shown in FIG.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 10으로 입력되면, 상기 디코더(11)의 출력은 3번 핀(2)의 로우로 출력되고 그외의 출력 핀(0.1.3-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is inputted as 10, the output of the decoder 11 goes low to pin 3 (2). The other output pins (0.1.3-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 3번 핀(2)과 접속된 앤드 게이트(AND2,AND4)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1,AND3,AND5-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND4)의 로우출력에 의해 앤드게이트(AND11)의 출력이 로우가 되고 상기 앤드 게이트(AND5-AND10)의 하이출력에 의해 앤드 게이트(AND12-AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND2)에 연결된 세븐 세그먼트(20)의 c단자 및 상기 앤드 게이트(AND11)에 연결된 세븐 세그먼트(20)의 f단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,b,d,e,g단자는 턴-온되어, 제3도의 (c)와 같이 세븐 세그먼트(20)에 2를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs the AND gates AND2 and AND4 connected to pin 3 of the decoder 11 only when all inputs are high. The AND gate (AND1, AND3, AND5-AND10) becomes high by an AND operation outputting high, and the output of the AND gate AND11 becomes low by the low output of the AND gate AND4. Becomes low and the output of the AND gates AND12-AND14 becomes high due to the high output of the AND gates AND5-AND10, whereby the c terminal of the seven segment 20 connected to the AND gate AND2 and the AND The f terminal of the seven segment 20 connected to the gate AND11 is turned off and the other a, b, d, e, g terminals of the seven segment 20 are turned on, as shown in (c) of FIG. 2 can be displayed on the seven segment 20.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 11으로 입력되면, 상기 디코더(11)의 출력은 4번 핀(3)의 로우로 출력되고 그외의 출력 핀(0-2,4-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data inputted from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is inputted as 11, the output of the decoder 11 goes to pin 4 low 3. The other output pins (0-2, 4-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 4번 핀(3)과 접속된 앤드 게이트(AND4,AND9)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1-AND3,AND5-AND8,AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND4,AND9)의 로우출력에 의해 앤드게이트(AND11,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND1-AND3,AND5-AND8,AND10)의 하이출력에 의해 앤드 게이트(AND12,AND13)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND11,AND14)에 연결된 세븐 세그먼트(20)의 e, f단자 턴-오프되고 세븐 세그먼트(20)의 다른 a,b,c,d,g단자는 턴-온되어, 제3도의 (d)와 같이 세븐 세그먼트(20)에 3를 디스플레이 시킬 수 있게 된다.The AND operator 12 receiving the signal from the decoder 11 outputs the AND gates AND4 and AND9 connected to pin 4 of the decoder 11 only when all inputs are high. The AND gate (AND1-AND3, AND5-AND8, AND10) becomes high by an AND operation outputting high, and the output of the AND gate (AND1-AND3, AND5-AND8, AND10) becomes high, and the AND gate (AND4) by the low output of the AND gates AND4, AND9. The outputs of the AND gates AND12 and AND13 are made high by the high outputs of the AND gates AND1-AND3, AND5-AND8, AND10, and the AND gates AND11 and AND14 become high. E, f terminals of the seven segment 20 connected to the) and the other a, b, c, d, g terminals of the seven segment 20 is turned on, the seven segment as shown in (d) of FIG. 3 can be displayed.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 100으로 입력되면, 상기 디코더(11)의 출력은 5번 핀(4)의 로우로 출력되고 그외의 출력 핀(0-3,5-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When the 4-bit data input to the decoder 11 from the computer is input to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 goes to pin 5 low 4. The other output pins (0-3, 5-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 5번 핀(4)과 접속된 앤드 게이트(AND1,AND7,AND9)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND2-AND6,AND8,AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND7,AND9)의 로우출력에 의해 앤드게이트(AND13,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND4-AND6)의 하이출력에 의해 앤드 게이트(AND11,AND12)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND1,AND13,AND14)에 연결된 세븐 세그먼트(20)의 a,d,e단자는 턴-오프되고 세븐 세그먼트(20)의 다른 b,c,f,g단자는 턴-온되어, 제3도의 (e)와 같이 세븐 세그먼트(20)에 4를 디스플레이 시킬 수 있게 된다.In the logical AND operator 12 receiving the signal from the decoder 11, the outputs of the AND gates AND1, AND7, and AND9 connected to the pin 5 of the decoder 11 are all input high. In this case, the output of the other AND gates AND2-AND6, AND8, andAND10 becomes high by the AND operation of outputting the high only, and the AND gate (AND7) by the low output of the AND gates AND7, AND9. The outputs of AND13 and AND14 become low and the outputs of AND gates AND11 and AND12 become high due to the high outputs of the AND gates AND4-AND6, so that they are connected to the AND gates AND1, AND13 and AND14. The a, d, and e terminals of the segment 20 are turned off and the other b, c, f, and g terminals of the seven segment 20 are turned on, so that the seven segment 20 as shown in (e) of FIG. 4 can be displayed.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 100로 입력되면, 상기 디코더(11)의 출력은 6번 핀(5)이 로우로 출력되고 그외의 출력 핀(0-4,6-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When the 4-bit data inputted from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is inputted as 100, the output of the decoder 11 is set to 6 pin 5 low. The other output pins (0-4, 6-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 6번 핀(5)과 접속된 앤드 게이트(AND5,AND10)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1-AND4,AND6-AND9)의 출력은 하이가 되며, 상기 앤드 게이트(AND5,AND10)의 로우출력에 의해 앤드게이트(AND12,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND6-AND8)의 하이출력에 의해 앤드 게이트(AND11,AND13)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND12,AND14)에 연결된 세븐 세그먼트(20)의 b,e단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,c,d,f,g단자는 턴-온되어, 제3도의 (f)와 같이 세븐 세그먼트(20)에 5를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs the AND gates AND5 and AND10 connected to pin 6 of the decoder 11 only when all inputs are high. The output of the other AND gates AND1 -AND4 and AND6 -AND9 becomes high by an AND operation outputting high, and the outputs of the other AND gates AND1 -AND4, AND6 -AND9 become high, and the AND gates AND12, The output of AND14 becomes low and the outputs of the AND gates AND11 and AND13 become high due to the high outputs of the AND gates AND4 and AND6-AND8, so that the seven segments connected to the AND gates AND12 and AND14 become high. The b, e terminals of 20) are turned off and the other a, c, d, f, g terminals of the seven segment 20 are turned on, so that the seven segments 20 are connected to the seven segments 20 as shown in FIG. Can be displayed.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 110으로 입력되면, 상기 디코더(11)의 출력은 7번 핀(6)이 로우로 출력되고 그외의 출력 핀(0-5,7-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 is input from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to pin 7 as low. The other output pins (0-5, 7-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 7번 핀(6)과 접속된 앤드 게이트(AND5)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1-AND4,AND6-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND5)의 로우 출력에 의해 앤드게이트(AND12)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND6-AND10)의 하이출력에 의해 앤드 게이트(AND11,AND13,and14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND12)에 연결된 세븐 세그먼트(20)의 b단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,c,d,e,f,g단자는 턴-온되어, 제3도의 (사)와 같이 세븐 세그먼트(20)에 6를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs high only when all inputs are high when the output of the AND gate AND5 connected to pin 7 of the decoder 11 is high. The output of the AND gate AND12 is low by the AND operation of the output AND and the outputs of the other AND gates AND1-AND4 and AND6-AND10 are high, and the output of the AND gate AND12 is low by the low output of the AND gate AND5. And the outputs of the AND gates AND11, AND13, and14 are made high by the high outputs of the AND gates AND4, AND6-AND10, so that the b terminal of the seven segment 20 connected to the AND gate AND12 becomes high. It is turned off and the other a, c, d, e, f, g terminals of the seven segment 20 are turned on, so that 6 can be displayed on the seven segment 20 as shown in FIG. .

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 111으로 입력되면, 상기 디코더(11)의 출력은 8번 핀(7)이 로우로 출력되고 그외의 출력 핀(0-6,8-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data inputted from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is inputted as 111, the output of the decoder 11 is set to 8 pin 7 low. The other output pins (0-6, 8-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 8번 핀(7)과 접속된 앤드 게이트(AND3,AND4,AND7,AND10)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1,AND2,AND5,AND6,AND8,AND9)의 출력은 하이가 되며, 상기 앤드 게이트(AND4,AND7,AND10)의 로우출력에 의해 앤드게이트(AND11,AND13,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND5,AND6)의 하이출력에 의해 앤드 게이트(AND12)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND1,AND2,AND12)에 연결된 세븐 세그먼트(20)의 a,b,c단자는 턴-오프되고 세븐 세그먼트(20)의 다른 d,e,f,g단자는 턴-온되어, 제3도의 (h)와 같이 세븐 세그먼트(20)에 7을 디스플레이 시킬 수 있게 된다.The logical product operator 12 receiving the signal from the decoder 11 outputs the inputs of the AND gates AND3, AND4, AND7, and AND10 connected to pin 8 of the decoder 11. Only when it is high, it is low by the AND operation that outputs high, and the outputs of the other AND gates AND1, AND2, AND5, AND6, AND8, andAND9 become high, and the AND gates AND4, AND7, AND10 The outputs of the AND gates AND11, AND13 and AND14 are made low by the low output of the AND gate, and the outputs of the AND gate AND12 are made high by the high outputs of the AND gates AND5 and AND6. Terminals a, b, and c of the seven segment 20 connected to andAND2 and AND12 are turned off, and terminals d, e, f, and g of the seven segment 20 are turned on, and thus, (h) of FIG. 7) can be displayed on the seven segment 20.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1000으로 입력되면, 상기 디코더(11)의 출력은 9번 핀(8)이 로우로 출력되고 그외의 출력 핀(0-7,9-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 through the dip switch DS of the driving circuit unit 10 is input from the computer as 1000, the output of the decoder 11 is set to 9 pin 8 low. The other output pins (0-7, 9-15) are output high and input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 9번 핀(8)과 접속된 앤드 게이트가 없으므로, 상기 논리곱 연산기(12)의 모든 앤드 게이트(AND1-AND14)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 모두 하이가 됨으로써, 상기 앤드 게이트(AND1-AND3,AND11-AND14)에 연결된 세븐 세그먼트(20)의 a,b,c,d,e,f,g단자 턴-온 되어 제3도의 (i)와 같이 세븐 세그먼트(20)에 8를 디스플레이 시킬 수 있게 된다.Since the AND product 12 receiving the signal from the decoder 11 has no AND gate connected to the 9th pin 8 of the decoder 11, all AND gates of the AND product 12 are determined. The outputs of AND1-AND14 are all high by an AND operation that outputs high only when all inputs are high, so that a, of the seven segments 20 connected to the AND gates AND1-AND3, AND11-AND14, The b, c, d, e, f and g terminals are turned on to display 8 in the seven segment 20 as shown in FIG.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1001으로 입력되면, 상기 디코더(11)의 출력은 10번 핀(9)이 로우로 출력되고 그외의 출력 핀(0-8,10,15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 from the computer is input to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to the pin 10 of the low level. The other output pins 0-8, 10, and 15 are output high and input to the AND product 12.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 10번 핀(9)과 접속된 앤드 게이트(AND8,AND10)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1-AND7,AND9)의 출력은 하이가 되며, 상기 앤드 게이트(AND8,AND10)의 로우출력에 의해 앤드 게이트(AND13,AND14)의 출력이 로우가 되고 상기 앤드 게이트(AND4-AND7)의 하이출력에 의해 앤드 게이트(AND11,AND12)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND13,AND14)에 연결된 세븐 세그먼트(20)의 d,e단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,b,c,f,g단자는 턴-온되어, 제3도의 (j)와 같이 세븐 세그먼트(20)에 9를 디스플레이 시킬 수 있게 된다.The logical product operator 12 receiving the signal from the decoder 11 outputs the AND gates AND8 and AND10 connected to pin 10 of the decoder 11 only when all inputs are high. The AND gate (AND1-AND7, AND9) becomes high by an AND operation outputting high, and the outputs of the other AND gates (AND1-AND7, AND9) become high, and the AND gates (AND13, AND14) by the low output of the AND gates (AND8, AND10). The output of AND becomes high by the high output of the AND gates AND4-AND7, and the outputs of the AND gates AND11 and AND12 become high, so that the d segment of the seven segment 20 connected to the AND gates AND13 and AND14 becomes high. The e terminal is turned off and the other a, b, c, f, and g terminals of the seven segment 20 are turned on to display 9 on the seven segment 20 as shown in FIG. 3 (j). Will be.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1010으로 입력되면, 상기 디코더(11)의 출력은 11번 핀(10)이 로우로 출력되고 그외의 출력 핀(0-9,11,15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 from the computer is input to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to pin 11 of the low level. The other output pins 0-9, 11, and 15 are output high and input to the logical AND operator 12.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 11번 핀(10)과 접속된 앤드 게이트(AND8)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1-AND7,AND9-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND8)의 로우 출력에 의해 앤드게이트(AND13)의 출력이 로우가 되고 상기 앤드 게이트(AND4-AND7,AND9,AND10)의 하이출력에 의해 앤드 게이트(AND11,AND12,AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND13)에 연결된 세븐 세그먼트(20)의 d단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,b,c,e,f,g단자는 턴-온되어, 제3도의 (k)와 같이 세븐 세그먼트(20)에 16진수의 10 즉 A를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs high only when all the inputs are high when the output of the AND gate AND8 connected to the pin 11 of the decoder 11 is high. The output of the AND gate (AND1 -AND7, AND9 -AND10) becomes high by the AND operation outputting, and the output of the AND gate AND13 is low due to the low output of the AND gate AND8. And the outputs of the AND gates AND11, AND12 and AND14 are made high by the high outputs of the AND gates AND4-AND7, AND9 and AND10, so that d of the seven segment 20 connected to the AND gate AND13 is increased. The terminal is turned off and the other a, b, c, e, f, g terminals of the seven segment 20 are turned on, so that the seven segments 10, i.e. A can be displayed.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1011으로 입력되면, 상기 디코더(11)의 출력은 12번 핀(11)이 로우로 출력되고 그외의 출력 핀(0-10,12-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 is inputted from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to pin 12 at the low level. The other output pins (0-10, 12-15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 12번 핀(11)과 접속된 앤드 게이트(AND1,AND5)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND2-AND4,AND6-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND5)의 로우 출력에 의해 앤드게이트(AND12)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND6-AND10)의 하이출력에 의해 앤드 게이트(AND11,AND13,AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND1,AND12)에 연결된 세븐 세그먼트(20)의 a,b단자는 턴-오프되고 세븐 세그먼트(20)의 다른 c,d,e,f,g단자는 턴-온되어, 제3도의 (l)와 같이 세븐 세그먼트(20)에 16진수의 11 즉 b를 디스플레이 시킬 수 있게 된다.The logical product operator 12 receiving the signal from the decoder 11 outputs the AND gates AND1 and AND5 connected to pin 12 of the decoder 11 only when all inputs are high. The AND gate (AND2-AND4, AND6-AND10) becomes high by an AND operation outputting high, and the output of the AND gate AND12 becomes low by the low output of the AND gate AND5. Becomes low and the outputs of the AND gates AND11, AND13, and AND14 are made high by the high outputs of the AND gates AND4, AND6-AND10, so that the seven segments 20 connected to the AND gates AND1, AND12 are high. Terminals a and b are turned off and other c, d, e, f and g terminals of the seven segment 20 are turned on, so that the hexadecimal digits in the seven segment 20 as shown in (l) of FIG. 11 b can be displayed.

상기에서 16진수의 11을 b로 디스플레이 하는 이유는 B는 아라비아 숫자 8과 구분하기 위함이다.The reason why 11 of the hexadecimal number is displayed as b is to distinguish B from the Arabic numeral 8.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1100으로 입력되면, 상기 디코더(11)의 출력은 13번 핀(12)이 로우로 출력되고 그외의 출력 핀(0-11,13-15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input from the computer to the decoder 11 through the dip switch DS of the driving circuit unit 10 is input to 1100, the output of the decoder 11 is set to 13 pin 12 low. The other output pins 0-11 and 13-15 are output high and input to the logical AND operator 12.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 13번 핀(12)과 접속된 앤드 게이트(AND2,AND3,AND6)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1,AND4,AND5,AND7-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND6)의 로우출력에 의해 앤드게이트(AND12)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND5,AND7-AND10)의 하이출력에 의해 앤드 게이트(AND11,AND13,AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND2,AND3,AND12)에 연결된 세븐 세그먼트(20)의 b,c,g단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,d,e,f단자는 턴-온되어, 제3도의 (m)와 같이 세븐 세그먼트(20)에 16진수의 12 즉 C를 디스플레이 시킬 수 있게 된다.In the logical AND operator 12 receiving the signal from the decoder 11, the outputs of the AND gates AND2, AND3, and AND6 connected to the pin 13 of the decoder 11 are all input high. In this case, the output of the other AND gates AND1, AND4, AND5, and AND7-AND10 becomes high by an AND operation that outputs only a high value, and the output of the AND gate AND6 by the low output of the AND gate AND6. The output of the AND gates AND11, AND13, and AND14 becomes high due to the high output of the AND gates AND4, AND5, and AND7-AND10, and the AND gates AND2, AND3, AND12 become high. B, c, g terminals of the seven segment 20 connected to the) is turned off and the other a, d, e, f terminals of the seven segment 20 are turned on, so as shown in (m) of FIG. It is possible to display the hexadecimal 12, or C, in the segment 20.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1101으로 입력되면, 상기 디코더(11)의 출력은 14번 핀(13)이 로우로 출력되고 그외의 출력 핀(0-12,14,15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 from the computer is input to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to pin 14 at the low level. The other output pins 0-12, 14, and 15 are output high and are input to the logical AND operator 12.

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 14번 핀(13)과 접속된 앤드 게이트(AND1,AND11)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND2-AND10)의 출력은 하이가 됨으로써, 상기 앤드 게이트(AND1,AND11)에 연결된 세븐 세그먼트(20)의 a,f단자는 턴-오프되고 세븐 세그먼트(20)의 다른 b,c,d,e,g단자는 턴-온되어, 제3도의 (n)와 같이 세븐 세그먼트(20)에 16진수의 13 즉 d를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs the AND gates AND1 and AND11 connected to pin 14 of the decoder 11 only when all inputs are high. As a result of the AND operation outputting the high, the output of the other AND gates AND2-AND10 becomes high, so that the a and f terminals of the seven segments 20 connected to the AND gates AND1 and AND11 are turned. -Off and the other b, c, d, e, g terminals of the seven segment 20 can be turned on to display 13, d in hexadecimal, on the seven segment 20 as shown in (n) of FIG. Will be.

상기에서 16진수 13을 d로 디스플레이 하는 이유는 D는 아라비아 숫자 0과 구분하기 위함이다.The reason for displaying the hexadecimal number 13 as d is to distinguish D from the Arabic numeral 0.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1110으로 입력되면, 상기 디코더(11)의 출력은 15번 핀(14)이 로우로 출력되고 그외의 출력 핀(0-13,15)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 through the dip switch DS of the driving circuit unit 10 is input from the computer to 1110, the output of the decoder 11 is set to 15 pin 14 low. The other output pins (0-13, 15) are output high and are input to the logical product operator (12).

상기 디코더(11)로 부터 신호를 입력받은 논리곱 연산기(12)는 상기 디코더(11)의 15번 핀(14)과 접속된 앤드 게이트(AND2,AND6)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1,AND3-AND5,AND7-AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND6)의 로우출력에 의해 앤드게이트(AND12)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND5,AND7-AND10)의 하이출력에 의해 앤드 게이트(AND11,AND13,AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND2,AND12)에 연결된 세븐 세그먼트(20)의 b,c단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,d,e,f,g단자는 턴-온되어, 제3도의 (o)와 같이 세븐 세그먼트(20)에 16진수의 14 즉 E를 디스플레이 시킬 수 있게 된다.The AND product 12 receiving the signal from the decoder 11 outputs the AND gates AND2 and AND6 connected to the pin 15 of the decoder 11 only when all the inputs are high. The AND gate (AND1, AND3-AND5, AND7-AND10) becomes high by an AND operation outputting high, and the output of the AND gate (AND1, AND3-AND5, AND7-AND10) becomes high, and the AND gate AND12 by the low output of the AND gate AND6. The output of the AND gate (AND4, AND5, AND7-AND10) is high by the output of the AND gate (AND11, AND13, AND14) by the high output of the AND gate (AND4, AND5, AND7-AND10), the seven connected to the AND gate (AND2, AND12) The b and c terminals of the segment 20 are turned off and the other a, d, e, f and g terminals of the seven segment 20 are turned on, so that the seven segment 20 as shown in FIG. It is possible to display 14 in hexadecimal, or E.

컴퓨터로 부터 구동 회로부(10)의 딥 스위치(DS)를 통해 디코더(11)로 입력되는 4비트의 데이타가 1111으로 입력되면, 상기 디코더(11)의 출력은 16번 핀(15)이 로우로 출력되고 그외의 출력 핀(0-14)은 하이로 출력되어 논리곱 연산기(12)로 입력된다.When 4-bit data input to the decoder 11 from the computer is input to the decoder 11 through the dip switch DS of the driving circuit unit 10, the output of the decoder 11 is set to pin 16 of the 15 low. The other output pins 0-14 are output high and input to the logical AND operator 12.

상기 디코더(11)로 부터 신호를 입력되는 논리곱 연산기(12)는 상기 상기 디코더(11)의 16번 핀(15)과 접속된 앤드 게이트(AND2,AND6,AND8)의 출력은 모든 입력이 하이일 경우에만 하이를 출력하는 논리곱 연산에 의해 로우가 되고 그 외의 앤드 게이트(AND1,AND3-AND5,AND7,AND9,AND10)의 출력은 하이가 되며, 상기 앤드 게이트(AND6,AND8)의 로우 출력에 의해 앤드 게이트(AND12,AND13)의 출력이 로우가 되고 상기 앤드 게이트(AND4,AND9,AND10)의 하이출력에 의해 앤드 게이트(AND11,AND14)의 출력이 하이가 됨으로써, 상기 앤드 게이트(AND2,AND12,AND13)에 연결된 세븐 세그먼트(20)의 b,c,d단자는 턴-오프되고 세븐 세그먼트(20)의 다른 a,e,f,g단자는 턴-온되어, 제3도의 (p)와 같이 세븐 세그먼트(20)에 16진수의 15 즉 F를 디스플레이 시킬 수 있게 된다.The logical product operator 12, which receives a signal from the decoder 11, outputs the AND gates AND2, AND6, and AND8 connected to the pin 16 of the decoder 11 so that all inputs are high. In this case, the output of the AND gate (AND1, AND3-AND5, AND7, AND9, AND10) becomes high by the AND operation of outputting high only, and the low output of the AND gate (AND6, AND8). As a result, the outputs of the AND gates AND12 and AND13 become low and the outputs of the AND gates AND11 and AND14 become high due to the high outputs of the AND gates AND4, AND9 and AND10. B, c, d terminals of the seven segment 20 connected to AND12, AND13 are turned off and other a, e, f, g terminals of the seven segment 20 are turned on, so that (p) of FIG. As shown in FIG. 5, the hexadecimal number 15, F, may be displayed on the seven segment 20.

상기와 같이 동작하는 회로를 설계하기 위하여서는 진리표를 작성하여야 하며, 진리표는 하기 표(표 1)와 같다.To design a circuit that operates as described above, a truth table must be prepared, and the truth table is shown in the following table (Table 1).

상기 표(표 1)에서 알 수 있듯이 세븐 세그먼트(20)의 a단자가 출력되지 않는 경우는 디코더(11)의 1, 4, B, D 출력이 로우일때 턴-오프 되어 출력되지 않는다.As shown in the above table (Table 1), when the a terminal of the seven segment 20 is not output, it is turned off when the 1, 4, B, and D outputs of the decoder 11 are low.

이러한 모는 경우에 대하여 부울 대수식으로 정리하면 하기와 같다.This driving case can be summarized as Boolean algebra.

a=1*4*B*Da = 1 * 4 * B * D

b=5*6*B*C*E*Fb = 5 * 6 * B * C * E * F

c=2*C*E*Fc = 2 * C * E * F

d=1*4*7*9*A*Fd = 1 * 4 * 7 * 9 * A * F

e=1*3*4*5*7*9e = 1 * 3 * 4 * 5 * 7 * 9

f=1*2*3*7*Df = 1 * 2 * 3 * 7 * D

g=0*1*7Cg = 0 * 1 * 7C

상기와 같은 부울 대수식을 이용하여 회로를 구성하면, 세븐 세그먼트(20)로 16진수를 디스플레이할 수 있게 된다.If the circuit is configured using the Boolean algebra as described above, the hexadecimal number can be displayed as the seven segment 20.

상기 동작을 순서도로 표시하면 제4도에 도시한 바와같이, 컴퓨터로 부터 딥 스위치를 통해 디코더로 인가되는 입력 신호를 판별하는 제1단계(S1)와; 상기 디코더의 입력에 따른 조합 신호를 출력하는 제2단계(S2), 상기 디코더의 출력에 의해 논리곱 연산기의 앤드 게이트를 온/오프 하는 제3단계(S3) 및; 상기 앤드 게이트에 연결된 세븐 세그먼트의 각 단자를 구동하여 16진수를 디스플레이하는 제4단계(S4)로 순차작동한다.A first step (S1) of determining the input signal applied from the computer to the decoder through the dip switch as shown in FIG. A second step (S2) of outputting a combined signal according to the input of the decoder, a third step (S3) of turning on / off the AND gate of the AND product by the output of the decoder; In operation S4, the terminal of the seven segment connected to the AND gate is driven to display the hexadecimal number.

상기 제1단계(S1)에 판별된 디코더의 입력이 0인 경우의 동작은 제5도의 (a)에 도시한 바와같이, 디코더(11)에 0이 입력되면 상기 디코더(11)의 출력만 1번 핀을 로우로 출력하는 단계(A1); 디코더(11)의 1번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 단자 g와 연결된 앤드 게이트(AND3)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 0을 디스플레이 시키는 단계(A2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 0, as shown in FIG. 5A, when 0 is input to the decoder 11, only the output of the decoder 11 is 1. Outputting the first pin low (A1); When the pin 1 of the decoder 11 is output low, the output of the AND gate AND3 connected to the terminal g of the seven segment 20 is turned off to display the hexadecimal 0 on the seven segment 20 ( It is operated sequentially with A2).

상기 제1단계(S1)에 판별된 디코더의 입력이 1인 경우의 동작은 제5도의 (b)에 도시한 바와같이, 디코더(11)에 1이 입력되면 상기 디코더(11)의 출력단 2번 핀을 로우로 출력하는 단계(B1)와; 디코더(11)의 2번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b,c단자와 연결된 앤드 게이트(AND12,AND2)의 출력을 턴-온 시켜 세븐 세그먼트(20)에 16진수 1을 디스플레이 시키는 단계(B2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 1, as shown in (b) of FIG. 5, when 1 is input to the decoder 11, the output terminal 2 of the decoder 11 is input. Outputting the pin low (B1); When pin 2 of the decoder 11 is outputted low, the hexadecimal number 1 is input to the seven segments 20 by turning on the outputs of the AND gates AND12 and AND2 connected to the b and c terminals of the seven segment 20. In operation B2, the operation is sequentially performed.

상기 제1단계(S1)에 판별된 디코더의 입력이 10인 경우의 동작은 제5도의 (c)에 도시한 바와같이, 디코더(11)에 10이 입력되면 상기 디코더(11)의 출력단 3번 핀을 로우로 출력하는 단계(C1)와; 디코더(11)의 3번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 c, f단자와 연결된 앤드 게이트(AND12,AND11)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 2을 디스플레이 시키는 단계(C2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 10, as shown in (c) of FIG. 5, when 10 is input to the decoder 11, the output terminal 3 of the decoder 11 is input. Outputting the pin low (C1); When pin 3 of the decoder 11 is output low, the output of the AND gates AND12 and AND11 connected to the c and f terminals of the seven segment 20 is turned off so that the hexadecimal 2 is applied to the seven segment 20. In operation C2, the display is sequentially operated.

상기 제1단계(S1)에 판별된 디코더의 입력이 11인 경우의 동작은 제5도의 (d)에 도시한 바와같이, 디코더(11)에 11이 입력되면 상기 디코더(11)의 출력단 4번 핀을 로우로 출력하는 단계(D1)와; 디코더(11)의 4번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 e, f단자와 연결된 앤드 게이트(AND4,AND11)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 3을 디스플레이 시키는 단계(D2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 11, as shown in (d) of FIG. 5, when 11 is input to the decoder 11, the output terminal 4 of the decoder 11 is input. Outputting the pin low (D1); When the fourth pin of the decoder 11 is output low, the output of the AND gates AND4 and AND11 connected to the e and f terminals of the seven segment 20 is turned off so that the hexadecimal 3 is added to the seven segment 20. In operation D2, the display is sequentially operated.

상기 제1단계(S1)에 판별된 디코더의 입력이 100인 경우의 동작은 제5도의 (e)에 도시한 바와같이, 디코더(11)에 100이 입력되면 상기 디코더(11)의 출력단 5번 핀을 로우로 출력하는 단계(E1)와; 디코더(11)의 5번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 a,d,e단자와 연결된 앤드 게이트(AND1,AND13,AND14)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 4를 디스플레이 시키는 단계(E2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 100, as shown in (e) of FIG. 5, when 100 is input to the decoder 11, the output terminal 5 of the decoder 11 Outputting the pin low (E1); When pin 5 of the decoder 11 is output low, the output of the AND gates AND1, AND13, and AND14 connected to the a, d, and e terminals of the seven segment 20 is turned off to the seven segment 20. In step E2, the hexadecimal number 4 is displayed.

상기 제1단계(S1)에 판별된 디코더의 입력이 101인 경우의 동작은 제5도의 (f)에 도시한 바와같이, 디코더(11)에 101이 입력되면 상기 디코더(11)의 출력단 6번 핀을 로우로 출력하는 단계(F1)와; 디코더(11)의 6번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b,3단자와 연결된 앤드 게이트(AND2,AND14)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 5을 디스플레이 시키는 단계(F2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 101, as shown in (f) of FIG. 5, when 101 is input to the decoder 11, the output terminal 6 of the decoder 11 Outputting the pin low (F1); When pin 6 of the decoder 11 is output as low, the output of the AND gates AND2 and AND14 connected to the b and 3 terminals of the seven segment 20 is turned off so that the hexadecimal number 5 is applied to the seven segment 20. In operation F2, the display is sequentially operated.

상기 제1단계(S1)에 판별된 디코더의 입력이 110인 경우의 동작은 제5도의 (g)에 도시한 바와같이, 디코더(11)에 110이 입력되면 상기 디코더(11)의 출력단 7번 핀을 로우로 출력하는 단계(G1)와; 디코더(11)의 7번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b단자 연결된 앤드 게이트(AND12)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 6을 디스플레이 시키는 단계(G2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 110, as shown in (g) of FIG. 5, when 110 is input to the decoder 11, the output terminal 7 of the decoder 11 is input. Outputting the pin low (G1); When pin 7 of the decoder 11 is output as low, turning off the output of the AND gate AND12 connected to the b terminal of the seven segment 20 to display the hexadecimal 6 on the seven segment 20 (G2). Will be operated sequentially.

상기 제1단계(S1)에 판별된 디코더의 입력이 111인 경우의 동작은 제5도의 (h)에 도시한 바와같이, 디코더(11)에 111이 입력되면 상기 디코더(11)의 출력단 8번 핀을 로우로 출력하는 단계(H1)와; 디코더(11)의 8번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 a,b,c단자와 연결된 앤드 게이트(AND1,AND12,AND2)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 7을 디스플레이 시키는 단계(H2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 111, as shown in (h) of FIG. 5, when 111 is input to the decoder 11, the output terminal 8 of the decoder 11 is output. Outputting the pin low (H1); When pin 8 of the decoder 11 is outputted low, the output of the AND gates AND1, AND12, and AND2 connected to the a, b, and c terminals of the seven segment 20 is turned off to the seven segment 20. In step H2, the hexadecimal number 7 is displayed in sequence.

상기 제1단계(S1)에 판별된 디코더의 입력이 1000인 경우의 동작은 제5도의 (i)에 도시한 바와같이, 디코더(11)에 1000이 입력되면 상기 디코더(11)의 출력단 9번 핀을 로우로 출력하는 단계(I1); 디코더(11)의 9번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 a,b,c,d,e,f,g단자와 연결된 앤드 게이트(AND1,AND12,AND2,AND13,AND14,AND11,AND3)의 출력을 모두 턴-오프 시켜 세븐 세그먼트(20)에 16진수 8을 디스플레이 시키는 단계(I2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 1000, as shown in (i) of FIG. 5, when 1000 is input to the decoder 11, the output terminal 9 of the decoder 11 is output. Outputting the pin low (I1); When pin 9 of the decoder 11 is output low, the AND gates (AND1, AND12, AND2, AND13, AND14, AND11) connected to the a, b, c, d, e, f, and g terminals of the seven segment 20 are output. In step I2, all of the outputs of AND3) are turned off to display the hexadecimal number 8 in the seven segment 20.

상기 제1단계(S1)에 판별된 디코더의 입력이 1001인 경우의 동작은 제5도의 (j)에 도시한 바와같이, 디코더(11)에 1001이 입력되면 상기 디코더(11)의 출력단 10번 핀을 로우로 출력하는 단계(J1)와; 디코더(11)의 10번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 d,f단자와 연결된 앤드 게이트(AND13,AND14)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 9을 디스플레이 시키는 단계(J2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 1001, as shown in FIG. 5 (j), when 1001 is input to the decoder 11, the output terminal 10 of the decoder 11 is output. Outputting the pin low (J1); When pin 10 of the decoder 11 is output low, the output of the AND gates AND13 and AND14 connected to the d and f terminals of the seven segment 20 is turned off so that the hexadecimal 9 is applied to the seven segment 20. The display is sequentially operated in the step J2.

상기 제1단계(S1)에 판별된 디코더의 입력이 1010인 경우의 동작은 제5도의 (k)에 도시한 바와같이, 디코더(11)에 1010이 입력되면 상기 디코더(11)의 출력단 11번 핀을 로우로 출력하는 단계(K1)와; 디코더(11)의 11번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 d단자와 연결된 앤드 게이트(AND13)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 10 즉 A을 디스플레이 시키는 단계(K2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 1010, as shown in (k) of FIG. 5, when 1010 is input to the decoder 11, the output terminal 11 of the decoder 11 is input. Outputting the pin low (K1); When pin 11 of the decoder 11 is outputted low, the output of the AND gate AND13 connected to the d terminal of the seven segment 20 is turned off so that the hexadecimal number 10, A, is displayed on the seven segment 20. The operation proceeds sequentially to step K2.

상기 제1단계(S1)에 판별된 디코더의 입력이 1011인 경우의 동작은 제5도의 (l)에 도시한 바와같이, 디코더(11)에 1011이 입력되면 상기 디코더(11)의 출력단 12번 핀을 로우로 출력하는 단계(L1)와; 디코더(11)의 12번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 a,b단자와 연결된 앤드 게이트(AND1,AND12)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 11 즉, b을 디스플레이 시키는 단계(D2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 1011, as shown in (l) of FIG. 5, when 1011 is input to the decoder 11, the output terminal 12 of the decoder 11 is input. Outputting the pin low (L1); When pin 12 of the decoder 11 is output low, the outputs of the AND gates AND1 and AND12 connected to the a and b terminals of the seven segment 20 are turned off so that the hex 11 of the seven segment 20 is changed. In step D2, the operation b is displayed.

상기 제1단계(S1)에 판별된 디코더의 입력이 1100인 경우의 동작은 제5도의 (m)에 도시한 바와같이, 디코더(11)에 1100이 입력되면 상기 디코더(11)의 출력단 13번 핀을 로우로 출력하는 단계(M1)와; 디코더(11)의 13번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b,c,g단자와 연결된 앤드 게이트(AND12,AND2,AND3)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 12 즉 C를 디스플레이 시키는 단계(M2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 1100, as shown in (m) of FIG. 5, when 1100 is input to the decoder 11, the output terminal 13 of the decoder 11 is input. Outputting the pin low (M1); When pin 13 of the decoder 11 is output low, the output of the AND gates AND12, AND2, and3 connected to the b, c, and g terminals of the seven segment 20 is turned off to the seven segment 20. In step M2, the hexadecimal number 12, or C, is sequentially displayed.

상기 제1단계(S1)에 판별된 디코더의 입력이 1101인 경우의 동작은 제5도의 (n)에 도시한 바와같이, 디코더(11)에 1101이 입력되면 상기 디코더(11)의 출력단 14번 핀을 로우로 출력하는 단계(N1)와; 디코더(11)의 14번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 a,g단자와 연결된 앤드 게이트(AND3)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 13 즉 d을 디스플레이 시키는 단계(N2)로 순차 동작한다.When the input of the decoder determined in the first step S1 is 1101, as shown in (n) of FIG. 5, when 1101 is input to the decoder 11, the output terminal 14 of the decoder 11 is input. Outputting the pin low (N1); When pin 14 of the decoder 11 is output low, the output of the AND gate AND3 connected to the a and g terminals of the seven segment 20 is turned off so that the hexadecimal 13 or d is assigned to the seven segment 20. In operation N2, the display is sequentially operated.

상기 제1단계(S1)에 판별된 디코더의 입력이 1110인 경우의 동작은 제5도의 (o)에 도시한 바와같이, 디코더(11)에 1110이 입력되면 상기 디코더(11)의 출력단 15번 핀을 로우로 출력하는 단계(O1)와; 디코더(11)의 15번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b,c단자와 연결된 앤드 게이트(AND12,AND2)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 14 즉 E을 디스플레이 시키는 단계(O2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 1110, as shown in (o) of FIG. 5, when 1110 is input to the decoder 11, the output terminal 15 of the decoder 11 is input. Outputting the pin low (O1); When pin 15 of the decoder 11 is outputted low, the output of the AND gates AND12 and AND2 connected to the b and c terminals of the seven segment 20 is turned off so that the hexadecimal number 14 of the seven segment 20 is turned off. The operation is sequentially performed at step O2 of displaying E.

상기 제1단계(S1)에 판별된 디코더의 입력이 1111인 경우의 동작은 제5도의 (p)에 도시한 바와같이, 디코더(11)에 1111이 입력되면 상기 디코더(11)의 출력단 16번 핀을 로우로 출력하는 단계(P1)와; 디코더(11)의 16번 핀이 로우로 출력된 경우 세븐 세그먼트(20)의 b, c, d단자와 연결된 앤드 게이트(AND2,AND2,AND3)의 출력을 턴-오프 시켜 세븐 세그먼트(20)에 16진수 15 즉 F을 디스플레이 시키는 단계(P2)로 순차 동작한다.In the case where the input of the decoder determined in the first step S1 is 1111, as shown in (p) of FIG. 5, when 1111 is input to the decoder 11, the output terminal 16 of the decoder 11 is input. Outputting the pin low (P1); When pin 16 of the decoder 11 is outputted low, the output of the AND gates AND2, AND2, and3 connected to the b, c, and d terminals of the seven segment 20 is turned off to the seven segment 20. In operation P2, the hexadecimal number 15 or F is displayed.

이상에서 상세히 설명한 바와같이 본 발명은, 세븐 세그먼트를 이용하여 16진수를 디코더(11) 함으로써 고가의 디스플레이의 소자 사용이 불필요하게 되고, 16진수를 디스플레이 하기 위한 별도의 소프트 웨어 프로그래밍 작업이 불필요하게 됨으로써 회로 설계시 발생되는 설계 비용을 절감 시킬 수 있으며, 이로 인하여 세븐 세그먼트의 효율을 극대화 시킬 수 있는 효과가 있다.As described in detail above, the present invention eliminates the need for expensive display elements by using the decoder 11 to hexadecimal, and eliminates the need for a separate software programming operation for displaying the hexadecimal number. The design cost incurred in the circuit design can be reduced, thereby maximizing the efficiency of the seven segments.

Claims (3)

컴퓨터로 부터 딥 스위치(DS)를 통해 입력되는 4개의 2빈 변수에 의해 얻어진 24개의 다른 입력의 각각의 조합에 대해 특정한 하나의 출력을 출력시키는 디코더(11)와; 상기 디코더(11)의 출력을 조합하여 모든 입력이 '1'일 경우에만 '1'이 출력되도록 논리곱 연산하는 논리곱 연산기(12); 및 상기 논리곱 연산기(12)의 출력에 의해 10진수는 물론 16진수를 디스플레이 시키도록 된 세븐 세그먼트(20)로 구성된 것을 특징으로 하는 세븐 세그먼트를 이용한 16진수 디스플레이 회로.From the computer DIP switch (DS) to the decoder 11 for outputting a particular one of the outputs for the four second individual combination of the two to four different input variables obtained in the blank entered through the; A logical product operator (12) for combining the outputs of the decoder (11) so that '1' is output only when all inputs are '1'; And a seven segment (20) configured to display not only a decimal number but also a hexadecimal number by the output of the logical product operator (12). 제1항에 있어서, 상기 논리곱 연산기(12)는 세븐 세그먼트(20)의 a단자를 턴-온시키기 위한 앤드 게이트(AND)와; 세븐 세그먼트(20)의 b단자를 턴-온 시키기 위한 앤드 게이트(AND5,AND6,AND12); 세븐 세그먼트(20)의 단자를 턴-온 시키기 위한 앤드 게이트(AND2); 세븐 세그먼트(20)의 d단자를 턴-온 시키기 위한 앤드 게이트(AND7,AND8,AND13); 세븐 세그먼트(20)의 e단자를 턴-온 시키기 위한 앤드 게이트(AND9,AND10,AND14) : 세븐 세그먼트(20)의 f단자를 턴-온 시키기 위한 앤드 게이트(AND4,AND11); 세븐 세그먼트(20)의 g단자를 턴-온 시키기 위한 앤드 게이트(AND3)을 포함하여 구성된 것을 특징으로 하는 세븐 세그먼트를 이용한 16진수 디스플레이 회로.2. The AND product of claim 1, further comprising: an AND gate for turning on terminal a of the seven segment (20); AND gates (AND5, AND6, AND12) for turning on the b terminal of the seven segment 20; An AND gate AND2 for turning on the terminal of the seven segment 20; AND gates (AND7, AND8, AND13) for turning on the d terminal of the seven segment (20); AND gates (AND9, AND10, AND14) for turning on the e terminal of the seven segment (20): AND gates (AND4, AND11) for turning on the f terminal of the seven segment (20); A hexadecimal display circuit using a seven segment, comprising an AND gate (AND3) for turning on the g terminal of the seven segment (20). 컴퓨터로 부터 딥 스위치를 통해 디코더로 인가되는 입력 신호를 판별하는 제1단계(S1)와 상기 디코더의 입력에 따른 조합 신호를 출력하는 제2단계(S2), 상기 디코더의 출력에 의해 논리곱 연산기의 앤드 게이트를 온/오프 하는 제3단계(S3); 및 상기 앤드 게이트에 연결된 세븐 세그먼트의 각 단자를 구동하여 16진수를 디스플레이하는 제4단계(S4)로 순차 동작함으로 특징으로 하는 세븐 세그먼트를 이용한 16진수 디스플레이 방법.A first step (S1) of determining an input signal applied from the computer to the decoder through a dip switch, a second step (S2) of outputting a combined signal according to the input of the decoder, and an AND operation by the output of the decoder A third step (S3) of turning on and off an AND gate; And driving each terminal of the seven segments connected to the AND gate to sequentially display the hexadecimal number (S4).
KR1019940021935A 1994-08-31 1994-08-31 Device for and method of displaying hexadecimal value by using seven segments KR970009848B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021935A KR970009848B1 (en) 1994-08-31 1994-08-31 Device for and method of displaying hexadecimal value by using seven segments

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021935A KR970009848B1 (en) 1994-08-31 1994-08-31 Device for and method of displaying hexadecimal value by using seven segments

Publications (2)

Publication Number Publication Date
KR960008506A KR960008506A (en) 1996-03-22
KR970009848B1 true KR970009848B1 (en) 1997-06-18

Family

ID=19391792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021935A KR970009848B1 (en) 1994-08-31 1994-08-31 Device for and method of displaying hexadecimal value by using seven segments

Country Status (1)

Country Link
KR (1) KR970009848B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10927835B2 (en) 2017-11-02 2021-02-23 Emerson Climate Technologies, Inc. Scroll compressor with scroll bolt clamp joint

Also Published As

Publication number Publication date
KR960008506A (en) 1996-03-22

Similar Documents

Publication Publication Date Title
US4485455A (en) Single-chip semiconductor unit and key input for variable function programmed system
KR100315407B1 (en) A first Boolean combination task of the second input task 3 input 2 a logical product of the second boolean combination of the input task 3 input a three input arithmetic logic unit
US4985848A (en) High speed image processing system using separate data processor and address generator
EP0660227A2 (en) Three input arithmetic logic unit forming the sum of a first and a second boolean combination of the inputs
JPH086544A (en) Rotary register for orthogonal data conversion
KR970009848B1 (en) Device for and method of displaying hexadecimal value by using seven segments
US4583199A (en) Apparatus for aligning and packing a first operand into a second operand of a different character size
US5081607A (en) Arithmetic logic unit
US3946218A (en) General purpose calculator with capability for performing yield-to-maturity of a bond calculation
KR100315408B1 (en) A three-input arithmetic logic unit
US5483476A (en) Mantissa addition system for a floating point adder
US5822231A (en) Ternary based shifter that supports multiple data types for shift functions
CN115454378B (en) Lookup table circuit
US4242675A (en) Display and keyboard scanning for electronic calculation or the like
JP3433588B2 (en) Mask data generation circuit and bit field operation circuit
US4471461A (en) Variable function programmed system
US4476541A (en) Variable function programmed system
EP0089469A2 (en) Extended control word decoding device
US5227989A (en) Arithmetic logic unit for microprocessor with sign bit extend
US4081860A (en) Current mode 4-bit arithmetic logic unit with parity
US4473886A (en) Data processing apparatus with algebraic memory operation and entry sequence
US5327364A (en) Arithmetic logic unit for microprocessor with sign bit extended
US4342094A (en) Display method for variable function programmed system
US4471460A (en) Variable function programmed system
KR100290904B1 (en) Comparator

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee