KR970009285A - 픽쳐 인 픽쳐에서의 라인 반전 방지 장치 - Google Patents
픽쳐 인 픽쳐에서의 라인 반전 방지 장치 Download PDFInfo
- Publication number
- KR970009285A KR970009285A KR1019950020825A KR19950020825A KR970009285A KR 970009285 A KR970009285 A KR 970009285A KR 1019950020825 A KR1019950020825 A KR 1019950020825A KR 19950020825 A KR19950020825 A KR 19950020825A KR 970009285 A KR970009285 A KR 970009285A
- Authority
- KR
- South Korea
- Prior art keywords
- vertical address
- field
- read
- picture
- screen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명은 픽쳐 인 픽쳐에서의 라인 반전 방지 장치에 관한 것이며, 특히 픽쳐 인 픽쳐에서 1 필드의 영상 데이터를 저장할 수있는 메모리를 이용하여 라인 반전 현상을 방지 하기 위하여 수직 리드 어드레스를 보정하는 장치에 관한 것이며,서브 화면으로 입력되는 신호가 홀수 필드인가 짝수 필드인가를 판별하는 서브 화면 필드 판별부, 메인 화면으로 입력되는 신호가 홀수 필드인가 짝수 필드인가를 판별하는 메인 화면 필드 판별부, 입력되는 서브 화면을 메모리에 라이트하기위한 수직 어드레스를 발생 시키는 라이트 수직 어드레스 발생부, 서브 화면 필드 판별부 및 메인 화면 필드 판별부에서출력되는 신호와 패싱스루(PT)신호에 의해 보상 방식에 따라 보상 값를 출력하는 리드 수직 어드레스 보상부, 라이트 수직 어드레스 발생부에서 출력된 라이트 수직 어드레스와 리드 수직 어드레스 보상부에서 출력된 값에 의해 내부에서 발생되는 리드 수직 어르레스와를 비교하여 라이트 수직 어드레스 값이 리드 수직 어드레스 값보다 클 경우 패싱스루(PT) 신호를 출력하며, 리드 수직 어드레스 보상부에서 출력된 값에 의해 보정된 리드 수직 어드레스를 필드 메모리에 출력하는리드 수직 어드레스 발생부를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 픽쳐 인 픽쳐에서의 라인 반전 방지 장치의 블록도.
Claims (3)
- 메인 화면과 서브 화면으로 구성된 영상 재생 장치에 있어서, 상기 서브 화면으로 입력되는 신호가 홀수필드인가 짝수 필드인가를 판별하는 서브 화면 필드 판별부: 상기 메인 화면으로 입력되는 신호가 홀수 필드인가 짝수 필드인가를 판별하는 메인 화면 필드 판별부: 입력되는 상기 서브 화면을 메모리에 라이트하기 위한 수직 어드레스를 발생시키는 라이트 수직 어드레스 발생부: 상기 서브 화면 필드 판별부 및 메인 화면 필드 판별부에서 출력되는 신호와 패싱스루(PT) 신호에 의해 보상 방식에 따라 보상 값를 출력하는 리드 수직 어드레스 보상부: 상기 라이트 수직 어드레스 발생부에서 출력된 라이트 수직 어드레스와 리드 수직 어드레스 보상부에서 출력된 값에 의해 내부에서 발생되는 리드 수직어드레스와를 비교하여 라이트 수직 어드레스 값이 리드 수직 어드레스 값보다 클 경우 패싱스루(PT) 신호를 출력하며,리드 수직 어드레스 보상부에서 출력된 값에 의해 보정된 리드 수직 어드레스를 필드 메모리에 출력하는 리드 수직 어드레스 발생부를 포함하는 것을 특징으로 하는 픽쳐 인 픽쳐에서의 라인 반전 방지 장치.
- 제1항에 있어서, 상기 리드 수직 어드레스 보상부는 메인 화면이 홀수 필드이고 서브 화면이 짝스 필드에서 홀수 필드로 변한 경우 리드수직 어드레스를 보상해 주지 않는 것을 특징으로 하는 픽쳐 인 픽쳐에서의 라인 반전 방지 장치.
- 제1항에 있어서, 상기 리드 수직 어드레스 보상부는 메인 화면이 짝수 필드이고 서브 화면이 홀수 필드에서 짝수 필드로 변한 경우 리드 수직 어드레스를 한번 더 유지하는 것을 특징으로 하는 픽쳐 인 픽쳐에서의 라인 반전 방지 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020825A KR0144880B1 (ko) | 1995-07-14 | 1995-07-14 | 픽쳐 인 픽쳐에서의 라인 반전 방지 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020825A KR0144880B1 (ko) | 1995-07-14 | 1995-07-14 | 픽쳐 인 픽쳐에서의 라인 반전 방지 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970009285A true KR970009285A (ko) | 1997-02-24 |
| KR0144880B1 KR0144880B1 (ko) | 1998-07-15 |
Family
ID=19420674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020825A KR0144880B1 (ko) | 1995-07-14 | 1995-07-14 | 픽쳐 인 픽쳐에서의 라인 반전 방지 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144880B1 (ko) |
-
1995
- 1995-07-14 KR KR1019950020825A patent/KR0144880B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144880B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970029308A (ko) | 액정표시 제어장치 | |
| KR970017155A (ko) | 영상 신호 처리 장치 | |
| KR930017342A (ko) | 디지탈 데이타 처리 장치 | |
| US6864884B2 (en) | Synchronization signal generation circuit, image display apparatus using synchronization signal generation circuit, and method for generating synchronization signal | |
| KR970701475A (ko) | 이미지 요동 보정 장치 및 방법(Image fluctuation correction) | |
| KR970009285A (ko) | 픽쳐 인 픽쳐에서의 라인 반전 방지 장치 | |
| KR950005016A (ko) | 영상 재생 시스템의 재생 에러 보정회로 | |
| KR950013262A (ko) | 동영상 복호기의 메모리 장치 | |
| KR970064186A (ko) | 온스크린그래픽(On Screen Graphic) 기능을 갖는 텔레비젼에서의 스프라이트(Sprite) 그래픽 구현장치 | |
| KR950016214A (ko) | 브이지에이(vga)와 비디오(vtr)의 공유어드레스 제어장치 | |
| KR970004746A (ko) | 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치 | |
| KR970004733A (ko) | 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법 | |
| KR0147666B1 (ko) | 비디오 시스템의 화면 생성장치 | |
| KR890015591A (ko) | 어드레스 제어회로 | |
| KR970003177A (ko) | 비디오 처리장치 | |
| KR950013255A (ko) | 프레임 및 필드 구조에 따른 어드레스 발생장치 | |
| KR920001360A (ko) | 복합메모리 수첩 | |
| KR920022114A (ko) | 에드-드롭 전송 장비의 데이타 버스 선택 장치 | |
| KR970024893A (ko) | 프레임 메모리의 저장 장치 및 그 방법 | |
| KR950020648A (ko) | 디지탈 브이시알의 에러정정 디코더 | |
| KR940017834A (ko) | 메모리 액세스시 지연 보상회로 | |
| KR940023196A (ko) | 비월주사방식 동화상신호의 디지탈처리를 위한 화상메모리 회로 | |
| KR950005043A (ko) | 동화상 움직임 검출장치 | |
| KR890017960A (ko) | 다기능 pip 제어시스템에서 자화면 위치 이동 제어방식 | |
| KR920013435A (ko) | 비디오 테이프 레코더의 가동시간 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080328 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |