Claims (11)
프로세서에 결합된 복수의 주변 장치 사이의 통신 시스템에 있어서, 상기 프로세서에 결합되어, 상기 프로세서가 데이타를 상기 주변 장치로 송신하도록 인에이블하기 위해 상기 프로세서로부터 연장하는 다운스트림 통신 경로와, 상기 주변 장치가 데이타를 상기 프로세서로 송신하게 인에이블하기 위해 상기 주변 장치로부터 상기 프로세서까지의 업스트림 경로를 제공하는 직렬 통신 링과; 상기 링에 결합되어, 적어도 하나의 주변 장치에 대해 상기 링에 접속을 각각 제공하고 상기 업스트림 경로와 상기 다운스트림 경로 둘다에 모듈을 접속시키기 위해 한쌍의 양방향 통신 포트를 각각 포함하는 복수의 모듈을 포함하는 것을 특징으로 하는 통신 시스템.CLAIMS What is claimed is: 1. A communication system between a plurality of peripherals coupled to a processor, the system comprising: a downstream communication path coupled to the processor, the downstream communication path extending from the processor to enable the processor to transmit data to the peripheral; A serial communication ring that provides an upstream path from the peripheral to the processor to enable data to be transmitted to the processor; And a plurality of modules coupled to the ring, each module including a pair of bidirectional communication ports for providing a connection to the ring for at least one peripheral device and for connecting the module to both the upstream path and the downstream path The communication system comprising:
제1항에 있어서, 상기 데이타는 특성 목적지로 소스에 의해 어드레스된 셀로 상기 링상에 송신되고, 각각의 모듈은; 상기 데이타가 어드레스된 상기 주변 장치에 의해 상기 링으로부터 판독될 때 다른 모듈로 후에 사용하기 위한 상기 셀의 제1부분을 해제하고, 상기 주변 장치에 어드레스된 송신으로 적어도 하나의 상기 셀을 해제하지 않는 논리를 포함하는데, 그것에 의해 해제되지 않은 상기 적어도 하나의 셀내의 데이타가 어드레스된 상기 주변 장치에 의해 정확하게 수신되었다는 상기 소스에 대한 표시로서 상기 링상에 유지시키는 것을 특징으로 하는 통신 시스템.2. The method of claim 1, wherein the data is transmitted on the ring to cells addressed by a source to a property destination, each module comprising: Release the first portion of the cell for later use with another module when the data is read from the ring by the addressed peripheral device and not release at least one cell with transmission addressed to the peripheral device Logic, whereby the data in the at least one cell that is not released by the peripheral device is correctly received by the addressed peripheral device.
제2항에 있어서, 상기 논리는 제1및 최종 셀을 제외한 모든 셀을 해제시키는 것을 특징으로 하는 통신 시스템.3. The communication system of claim 2, wherein the logic releases all cells except the first and last cells.
제3항에 있어서, 상기 소스에서 상기 모듈내의 상기 논리는 상기 목적지의 상기 모듈에서 상기 논리에 의해 해제되지 않은 모든 셀을 해제시키는 것을 특징으로 하는 통신 시스템.4. The communication system of claim 3, wherein the logic in the source at the source releases all cells in the module of the destination that were not released by the logic.
프로세서에 결합된 복수의 주변 장치 사이의 통신 시스템에 있어서, 상기 프로세서에 결합되어, 상기 프로세서가 데이타를 상기 주변 장치로 송신하도록 인에이블하기 위해 상기 프로세서로부터 연장하는 다운스트림 통신 경로와, 상기 주변 장치가 데이타를 상기 상기 프로세서로 송신하게 인에이블하기 위해 상기 주변 장치로부터 상기 프로세서까지의 업스트림 경로를 제공하는 직렬 통신 링과; 상기 링에 결합되어, 상기 데이타가 어드레스된 상기 주변 장치에 의해 상기 링으로부터 판독될때 다른 모듈로 후에 사용하기 위한 상기 셀의 제1부분을 해제하고, 상기 주변 장치에 어드레스된 송신으로 적어도 하나의 상기 셀을 해제하지 않는 논리를 각각 포함하는데, 그것에 의해 해제되지 않은 상기 적어도 하나의 셀내의 데이타가 어드레스된 상기 주변 장치에 의해 정확하게 수신되었다는 상기 소스에 대한 표시로서 상기 링상에 유지시키는 복수의 모듈을 포함하는 것을 특징으로 하는 통신 시스템.CLAIMS What is claimed is: 1. A communication system between a plurality of peripherals coupled to a processor, the system comprising: a downstream communication path coupled to the processor, the downstream communication path extending from the processor to enable the processor to transmit data to the peripheral; A serial communication ring for providing an upstream path from the peripheral to the processor to enable data to be transmitted to the processor; Wherein said peripheral device is coupled to said ring to release a first portion of said cell for later use with another module when said data is read from said ring by said addressed peripheral, Each of the plurality of modules holding logic on the ring as an indication to the source that the data in the at least one cell that has not been released by the peripheral has been correctly received The communication system comprising:
제5항에 있어서, 상기 논리는 제1 및 최정 셀을 제외한 모든 셀을 해제시키는 것을 특징으로 하는 통신 시스템.6. The communication system according to claim 5, wherein the logic releases all cells except the first and the last cell.
제6항에 있어서, 상기 소스에서 상기 모듈내의 상기 논리는 상기 목적지의 상기 모듈에서 상기 논리에 의해 해제되지 않은 모든 셀을 해제시키는 것을 특징으로 하는 통신 시스템.7. The communications system of claim 6, wherein the logic in the source at the source releases all cells in the module at the destination that are not released by the logic.
프로세서에 결합된 복수의 주변 장치 사이의 통신 시스템에 있어서, 소정의 수의 셀을 구비하고, 상기 프로세서에 결합되어, 상기 프로세서가 데이타를 상기 주변 장치로 송신하도록 인에이블하기 위해 상기 프로세서로부터 연장하는 다운스트림 통신 경로와, 상기 주변 장치가 데이타를 상기 프로세서로 송신하도록 인에이블하기 위해 상기 주변 장치로부터 상기 프로세서까지의 업스트림 경로를 제공하는 직렬 통신 링과; 상기 링에 결합되어, 적어도 하나의 주변 장치에 대해 상기 링에 접속을 각각 제공하고, 모듈중 하나는 상기 소정의 수의 셀을 할당하도록 마스터 모듈로 사용하며, 상기 셀의 적어도 임의의 최소수로 각각 할당되는 복수의 모듈을 포함하는데, 상기 셀에는 매시간 상기 링에 접속되는 새로운 모듈이 재할당되고; 각각의 모듈은 비어 있는 셀이 존재할때 상기 링상에 데이타를 배치하고, 비어 있는 셀이 존재하지 않을때 이미 사용된 특정 비트를 세팅하는 송신 논리를 포함하고; 각각의 모듈은 상기 특정 비트가 다른 모듈에 의해 세트되었는지를 검출할때 상기 셀의 사용을 상기 최소수로 감소시키는 수신 논리를 포함하는 것을 특징으로 하는 통신 시스템.CLAIMS What is claimed is: 1. A communication system between a plurality of peripherals coupled to a processor, the system comprising a predetermined number of cells and coupled to the processor, the processor extending from the processor to enable data to be transmitted to the peripheral device A serial communication link that provides an upstream path from the peripheral device to the processor to enable the peripheral device to transmit data to the processor; Wherein each of the modules is coupled to the ring to provide a connection to the ring for at least one peripheral device, one of the modules being used as a master module to allocate the predetermined number of cells, Each module being assigned a new module that is connected to the ring every hour; Each module comprising transmit logic for placing data on the ring when an empty cell is present and setting a particular bit already used when no empty cell is present; Each of the modules including receive logic for decreasing use of the cell to the minimum number when detecting that the particular bit is set by another module.
컴퓨터 프로세서에 결합된 비디오 디스플레이 장치를 포함하는 주변 장치 사이의 통신 시스템에 있어서, 호스트 인터페이스를 통해 상기 컴퓨터 프로세서에 결합되는 광섬유 케이블과, 상기 광섬유 케이블 및 상기 비디오 디스플레이 장치에 결합되는 제1링크 모듈과, 상기 광섬유 케이블에 결합되어 적어도 하나의 제2링크모듈로 연장하는 꼬인 한쌍의 케이블과, 상기 적어도 하나의 제2링크 모듈에 결합되는 추가의 컴퓨터 주변 장치를 포함하는 것을 특징으로 하는 통신 시스템.A communication system between a peripheral device comprising a video display device coupled to a computer processor, the communication system comprising: a fiber optic cable coupled to the computer processor via a host interface; a first link module coupled to the fiber optic cable and the video display device; A twisted pair of cables coupled to the fiber optic cable and extending to the at least one second link module and an additional computer peripheral coupled to the at least one second link module.
제9항에 있어서, 상기 적어도 하나의 제2링크 모듈은 꼬인 한쌍의 케이블에 의해 직렬 상호접속된 복수의 링크 모듈과, 각각의 상기 링크 모듈에 접속되는 분리 컴퓨터 주변 장치를 포함하는 것을 특징으로 하는 통신 시스템.10. The apparatus of claim 9, wherein the at least one second link module comprises a plurality of link modules serially interconnected by a twisted pair of cables, and a separate computer peripheral device connected to each link module Communication system.
제10항에 있어서, 상기 제1링크 모듈은; 상기 광섬유 케이블에 결합되어 상기 링크 모듈에 결합되는 상기 비디오 디스플레이 사이의 통신을 허용하는 제1 및 제2양방향 포트와, 각각의 상기 포트에 결합되어 상기 통신이 상기 모듈에 결합되는 상기 주변 장치에 제공되는지의 여부를 선택하는 루터(router)를 포함하는 것을 특징으로 하는 통신 시스템.11. The apparatus of claim 10, wherein the first link module comprises: First and second bidirectional ports coupled to the fiber optic cable to permit communication between the video display coupled to the link module and to the peripheral device coupled to each of the ports to allow the communication to be coupled to the module And a router for selecting whether or not the wireless communication apparatus is connected to the communication network.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.