Claims (8)
작은 전력의 구동신호를 큰 전력의 출력 신호로 만드는 출력버퍼 회로로서, 버퍼구동신호를 직접 받아서 큰 구동 능력을 가진 출력을 발생하는 제1출력스위치부와, 제1출력스위치부에 병렬로 연결된 제2출력스위치부와, 버퍼구동신호와 버퍼구동 능력 제어신호를 받아서 제2출력스위치부를 구동하는 제2출력스위치부 구동신호를 만드는 스위치제어부를 포함하여 이루어지는 가변 구동 능력 출력 버퍼 회로.An output buffer circuit that converts a small power drive signal into a large power output signal, comprising: a first output switch unit that receives a buffer drive signal directly and generates an output having a large driving capability; A variable drive capability output buffer circuit comprising a two output switch section and a switch control section for receiving a buffer drive signal and a buffer drive capability control signal to produce a second output switch section drive signal for driving a second output switch section.
제1항에 있어서, 상기 버퍼 구동 능력 제어신호는 버퍼구동신호의 주파수를 검출하여 발생되는 신호인 것이 특징인 가변 구동 능력 출력 버퍼 회로.The variable driving capability output buffer circuit according to claim 1, wherein the buffer driving capability control signal is a signal generated by detecting a frequency of the buffer driving signal.
제1항에 있어서, 상기 버퍼 구동 능력 제어신호는 버퍼구동신호의 주파수를 미리 설정하여 그 설정된 주파수에 따라 발생되는 신호인 것이 특징인 가변 구동 능력 출력 버퍼 회로.The variable driving capability output buffer circuit according to claim 1, wherein the buffer driving capability control signal is a signal generated according to the set frequency by presetting a frequency of the buffer driving signal.
제1항에 있어서, 상기 버퍼 구동 능력 제어신호는 입력되는 전원이 전압레벨을 검출하여 발생되는 신호인 것이 특징인 가변 구동 능력 출력 버퍼 회로.The variable driving capability output buffer circuit according to claim 1, wherein the buffer driving capability control signal is a signal generated by detecting a voltage level of an input power source.
제1항에 있어서, 상기 수위치제어부는 버퍼구동신호와 구동 능력 제어신호를 두 입력으로 받는 낸드게이트와 상기 낸드게이트의 출력을 반전시키는 인버터로 구성된 특징인 가변 구동 능력 출력 버퍼 회로.The variable driving capability output buffer circuit of claim 1, wherein the male position control unit comprises a NAND gate that receives a buffer driving signal and a driving capability control signal as two inputs, and an inverter that inverts the output of the NAND gate.
제1항에 있어서, 상기 제1출력스위치부는 제1 및 제2MOS 트랜지스터 2개가 구동전원 사이에 직렬로 연결되고 제1트랜지스터의 GATE 단자는 출력-HIGH 구동신호에 직접 연결되고 제2트랜지스터의 GATE 단자는 출력-LOW 구동신호에 직접 연결되어 구성된 것이 특징인 가변 구동 능력 출력 버퍼 회로.2. The first output switch of claim 1, wherein the first and second MOS transistors are connected in series between a driving power supply, a GATE terminal of the first transistor is directly connected to an output HIGH signal, and a GATE terminal of the second transistor. The variable drive capability output buffer circuit is configured to be connected directly to the output-LOW drive signal.
제1항에 있어서, 상기 제2출력스위치부는 제3 및 제4MOS 트랜시스터 2개가 구동전원 사이에 직렬로 연결되고 제3트랜지스터의 GATE 단자는 출력-HIGH 구동신호에 연결된 스위치제어부의 제2출력스위치 구동신호와 연결되고 제4트랜지스터의 GATE단자는 출력-LOW 구동신호에 연결된 스위치제어부의 제2출력스위치부구동신호와 연결된 것이 특징인 가변 구동 능력 출력 버퍼 회로.2. The second output switch of claim 1, wherein the second output switch unit has two third and fourth MOS transistors connected in series between a driving power supply, and a GATE terminal of the third transistor is connected to an output HIGH drive signal. And a GATE terminal of the fourth transistor connected to the drive signal and a second output switch part drive signal of the switch controller connected to the output-LOW drive signal.
제1항에 있어서, 주파수 검출기에 의한 버퍼 구동 능력 제어신호를 입력으로 하는 스위치제어부와 입력 전원 레벨 검출기에 의한 버퍼 구동 능력 제어신호를 입력으로 하는 또 하나의 스위치제어부를 갖고, 상기의 두가지 스위치제어부의 출력인 제2출력스위칭부 구동신호를 받아서 구동되는 두개의 제2출력스위치부를 갖고, 이 두개의 제2출력스위치부가 제1출력스위치부에 병렬로 연결된 것이 가변 구동 능력 출력 버퍼 회로.The switch control unit according to claim 1, further comprising a switch control unit for inputting a buffer drive capability control signal by a frequency detector and another switch control unit for inputting a buffer drive capability control signal by an input power level detector. And a second output switch unit which is driven by receiving a second output switching unit driving signal which is an output of the two output switch units, wherein the two second output switch units are connected in parallel to the first output switch unit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.