KR970008191A - Current Amplifier and Data Bus Circuitry - Google Patents

Current Amplifier and Data Bus Circuitry Download PDF

Info

Publication number
KR970008191A
KR970008191A KR1019960028600A KR19960028600A KR970008191A KR 970008191 A KR970008191 A KR 970008191A KR 1019960028600 A KR1019960028600 A KR 1019960028600A KR 19960028600 A KR19960028600 A KR 19960028600A KR 970008191 A KR970008191 A KR 970008191A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
drain
current amplifier
gate
Prior art date
Application number
KR1019960028600A
Other languages
Korean (ko)
Other versions
KR100310188B1 (en
Inventor
유이찌 사사끼
가즈히로 오까모또
가즈오 사사끼
하루오 이시자끼
사또루 타노이
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
사와무라 시꼬
오끼덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7179168A external-priority patent/JPH0935479A/en
Priority claimed from JP7182852A external-priority patent/JPH0935245A/en
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤, 사와무라 시꼬, 오끼덴끼 고오교 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR970008191A publication Critical patent/KR970008191A/en
Application granted granted Critical
Publication of KR100310188B1 publication Critical patent/KR100310188B1/en

Links

Landscapes

  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

본 발명은 전류앰프 및 이를 이용한 데이터버스회로에 관한 것이다. 본 전류앰프는, 입력단자(I,Ib)와 제1전위공급단자(Vcc)의 사이에 각각 마련된 제1 및 제2전계효과트랜지스터(N11,N12)와 출력단자(O,Ob)에 출력전력을 공급하는 제3 및 제4전계효과트랜지스터(N13,N14)를 구비하고 있다. 제3전계효과트랜지스터의 게이트는 제1입력단자 및 제1전계효과트랜지스터의 소오스에 결합되고, 제3전계효과트랜지스터의 드레인은 제1전게효과트랜지스터의 게이트에 결합됨과 동시에, 제4전계효과트랜지스터의 게이트는 제2입력단자 및 제2전계효과트랜지스터의 소오스에 결합되고, 제4전계효과트랜지스터의 드레인은 제2전계효과트랜지스터의 게이트에 결합되어 있다. 이에 의해, 종래보다 작은 회로면적으로 입력임피던스를 줄일 수 있고, 회로면적을 현저히 증가시키지 않고도 데이터버스선의 고속동작이 실현될 수 있다.The present invention relates to a current amplifier and a data bus circuit using the same. The current amplifier includes first and second field effect transistors N11 and N12 provided between input terminals I and Ib and a first electric potential supply terminal Vcc and output electric power And third and fourth field effect transistors N13 and N14 for supplying the first and second field effect transistors N13 and N14. The gate of the third field effect transistor is coupled to the source of the first input terminal and the first field effect transistor and the drain of the third field effect transistor is coupled to the gate of the first field effect transistor, The gate is coupled to the source of the second input terminal and the second field effect transistor, and the drain of the fourth field effect transistor is coupled to the gate of the second field effect transistor. Thereby, the input impedance can be reduced with a smaller circuit area than the conventional one, and high-speed operation of the data bus line can be realized without significantly increasing the circuit area.

Description

전류앰프 및 데이터버스회로Current Amplifier and Data Bus Circuitry

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제4도는 본 발명의 제1실시태양에 따라 전류프리앰프를 포함하는 데이터버스회로의 회로도.FIG. 4 is a circuit diagram of a data bus circuit including a current preamplifier according to a first embodiment of the present invention; FIG.

Claims (16)

입력단자쌍과 제1전위공급단자 사이에 각각 형성된 제1 및 제2전계효과트랜지스터와, 출력단자쌍에 출력전압을 공급하는 제3 및 제4전계효과트랜지스터를 구비하고, 상기 제3전계효과트랜지스터의 게이트는 상기 제1입력단자 및 상기 제1전계효과트랜지스터의 소오스에 결합되고, 상기 제1전계효과트랜지스터의 게이트는 상기 제3전계효과트랜지스터의 드레인에 결합되며; 상기 제4전계효과트랜지스터의 게이트는 상기 제2입력단자 및 상기 제2전계효과트랜지스터의 소오스에 결합되고, 상기 제2전계효과형트랜지스터의 게이트는 상기 제4전계효과트랜지스터의 드레인에 결합되어 있는 것을 특징으로 하는 전류앰프.First and second field effect transistors formed between an input terminal pair and a first potential supply terminal and third and fourth field effect transistors for supplying an output voltage to an output terminal pair, Wherein a gate of the first field effect transistor is coupled to a source of the first input terminal and the first field effect transistor and a gate of the first field effect transistor is coupled to a drain of the third field effect transistor; The gate of the fourth field effect transistor is coupled to the source of the second input terminal and the second field effect transistor and the gate of the second field effect transistor is coupled to the drain of the fourth field effect transistor Features a current amplifier. 제1항에 있어서, 상기 전류앰프의 활성화시에 상기 제3 및 제4전게효과트랜지스터의 소오스에 소정의 전류를 공급하는 제5전계효과트랜지스터를 더 포함하는 것을 특징으로 하는 전류앰프.The current amplifier according to claim 1, further comprising a fifth field effect transistor for supplying a predetermined current to the sources of the third and fourth field-effect transistors when the current amplifier is activated. 제1항에 있어서, 상기 제3 및 제4전계효과트랜지스터의 소오스는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 공통으로 접속되어 있는 것을 특징으로 하는 전류앰프.The current amplifier according to claim 1, wherein the sources of the third and fourth field effect transistors are commonly connected to a control line for controlling activation or deactivation of the current amplifier. 제2항에 있어서, 상기 제5전계효과트랜지스터의 게이트, 드레인 및 소오스는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선, 상기 제3및 제4전계효과트랜지스터의 소오스 및 제2전위공급단자에 각각 접속되어 있는 것을 특징으로 하는 전류앰프.The semiconductor device according to claim 2, wherein the gate, the drain, and the source of the fifth field effect transistor are connected to a control line for controlling activation or deactivation of the current amplifier, a source and a drain of the third and fourth field effect transistors Respectively. 제2항에 있어서, 상기 제5전계효과트랜지스터의 게이트, 드레인 및 소오스는 소정 전압선, 상기 제3 및 제4전계효과트랜지스터의 소오스 및 상기 전류앰프의 활성화 또는 비활성화를 제어하는 제어선에 각각 결합되어 있는 것을 특징으로 하는 전류앰프.The method of claim 2, wherein the gate, drain, and source of the fifth field effect transistor are respectively coupled to a predetermined voltage line, a source of the third and fourth field effect transistors, and a control line for controlling activation or deactivation of the current amplifier And a current amplifier. 제1항에 있어서, 상기 출력단자쌍중의 대응하는 하나의 출력단자를 통과하는 출력전류를 각각 온/오프하는, 상기 제3 및 제4전계효과트랜지스터와는 도전형이 다른 제5 및 제6전계효과트랜지스터를 더 포함하고, 상기 제3전계효과트랜지스터의 드레인은 상기 제1전계효과트랜지스터의 게이트 및 상기 제5전계효과트랜지스터의 드레인에 접속되고, 상기 제4전계효과트랜지스터의 드레인은 상기 제2전계효과트랜지스터의 게이트 및 상기 제6전계효과트랜지스터의 드레인에 접속되고, 상기 제3 및 제4전계효과트랜지스터의 소오스는 제2전위공급단자에 공통으로 접속되고, 상기 제5 및 제6전계효과트랜지스터의 소오스는 상기 제1 및 제2출력단자에 접속되고, 상기 제5 및 제6전계효과트랜지스터의 게이트는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 공통으로 접속되어 있는 것을 특징으로 하는 전류앰프.2. The semiconductor device according to claim 1, further comprising fifth and sixth transistors having different conductivity types from the third and fourth field effect transistors, respectively, which respectively turn on / off output currents passing through a corresponding one of the output terminal pairs Wherein the drain of the third field effect transistor is connected to the gate of the first field effect transistor and the drain of the fifth field effect transistor and the drain of the fourth field effect transistor is connected to the drain of the second field effect transistor A source of the third field effect transistor is connected to a gate of the field effect transistor and a drain of the sixth field effect transistor, the sources of the third and fourth field effect transistors are connected in common to a second potential supply terminal, And the gates of the fifth and sixth field effect transistors control the activation or deactivation of the current amplifier And the control signal line is commonly connected to the control line. 입력단자쌍중 대응하는 하나의 입력단자에 전류를 각각 공급하는 제1 및 제2전계효과트랜지스터와, 상기 입력단자쌍에 각각 게이트가 접속된 제3 및 제4전계효과트랜지스터를 구비하고, 상기 제3전계효과트랜지스터의 드레인, 상기 제1전계효과트랜지스터의 게이트, 및 상기 제2전계효과트랜지스터의 드레인은 제2출력단자에 결합되고, 상기 제4전계효과트랜지스터의 드레인, 상기 제2전계효과트랜지스터의 게이트, 및 상기 제1전계효과트랜지스터의 드레인은 제1출력단자에 결합되어 있는 것을 특징으로 하는 전류앰프.First and second field effect transistors each for supplying a current to a corresponding one of input terminal pairs and third and fourth field effect transistors each having a gate connected to the input terminal pair, The drain of the third field effect transistor, the gate of the first field effect transistor, and the drain of the second field effect transistor are coupled to the second output terminal, and the drain of the fourth field effect transistor, A gate, and a drain of the first field effect transistor are coupled to a first output terminal. 제7항에 있어서, 상기 제3 및 제4전계효과트랜지스터의 소오스는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 공통으로 접속되어 있는 것을 특징으로 하는 전류앰프.The current amplifier according to claim 7, wherein the sources of the third and fourth field effect transistors are commonly connected to a control line for controlling activation or deactivation of the current amplifier. 제7항에 있어서, 상기 전류앰프의 활성시, 상기 제3 및 제4전계효과트랜지스터의 소오스에 소정 전류를 공급하는 제5전계효과트랜지스터를 더 포함하는 것을 특징으로 하는 전류앰프.The current amplifier according to claim 7, further comprising a fifth field effect transistor for supplying a predetermined current to the sources of the third and fourth field effect transistors when the current amplifier is activated. 제9항에 있어서, 상기 제5전계효과트랜지스터의 게이트, 드레인 및 소오스는, 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선, 상기 제3 및 제4전계효과트랜지스터의 소오스 및 제2전위공급단자에 각각 접속되어 있는 것을 특징으로 하는 전류앰프.10. The semiconductor device according to claim 9, wherein the gate, the drain, and the source of the fifth field effect transistor are connected to a control line for controlling activation or deactivation of the current amplifier, a source of the third and fourth field effect transistors, Respectively. ≪ Desc / Clms Page number 13 > 제9항에 있어서, 상기 제5전계효과트랜지스터의 게이트, 드레인 및 소오스는, 상기 앰프의 활성 또는 비활성화를 제어하는 제어선, 상기 제3 및 제4전계효과트랜지스터의 소오스 및 제2전위공급단자에 각각 접속되어 있는 것을 특징으로 하는 전류앰프.10. The semiconductor device according to claim 9, wherein the gate, the drain, and the source of the fifth field effect transistor are connected to a control line for controlling activation or deactivation of the amplifier, a source and a second potential supply terminal of the third and fourth field effect transistors Respectively. 제9항에 있어서, 상기 제5전계효과트랜지스터의 게이트, 드레인 및 소오스는, 소정 전압선, 상기 제3 및 제4전계효과트랜지스터의 소오스 및 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 각각 접속되어 있는 것을 특징으로 하는 전류앰프.10. The semiconductor device according to claim 9, wherein the gate, the drain, and the source of the fifth field effect transistor are connected to a predetermined voltage line, a source of the third and fourth field effect transistors, and a control line for controlling activation or deactivation of the current amplifier, And a current amplifier. 제7항에 있어서, 상기 출력단자쌍중 대응하는 하나의 출력단자를 통과하는 출력전류를 각각 온/오프하는, 상기 제3 및 제4전계효과트랜지스터와는 도전형이 다른 제5 및 제6전계효과트랜지스터를 더 포함하고, 상기 제3전계효과트랜지스터의 드레인은 상기 제1전계효과트랜지스터의 게이트 및 상기 제6전계효과트랜지스터의 드레인에 접속되고, 상기 제4전계효과트랜지스터의 드레인은 상기 제2전계효과트랜지스터의 게이트 및 상기 제5전계효과트랜지스터의 드레인에 접속되고, 상기 제3 및 제4전계효과트랜지스터의 소오스는 제2전위공급단자에 공통으로 접속되고, 상기 제6전계효과트랜지스터의 소오스는 상기 제2전계효과트랜지스터의 드레인 및 제2출력단자에 접속되고, 상기 제5전계효과트랜지스터의 소오스는 상기 제1전계효과트랜지스터의 드레인 및 제1출력단자에 접속되고, 상기 제5 및 제6전계효과트랜지스터의 게이트는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 공통으로 접속되어 있는 것을 특징으로 하는 전류앰프.8. The semiconductor device according to claim 7, further comprising fifth and sixth electric fields, which are different in conduction type from the third and fourth field effect transistors, respectively, which respectively turn on / off output currents passing through a corresponding one of the output terminal pairs Effect transistor, the drain of the third field effect transistor is connected to the gate of the first field effect transistor and the drain of the sixth field effect transistor, and the drain of the fourth field effect transistor is connected to the second electric field The source of the third field effect transistor is connected to the gate of the second field effect transistor and the gate of the second field effect transistor is connected to the gate of the second field effect transistor, The source of the fifth field effect transistor is connected to the drain and the second output terminal of the second field effect transistor, And the second is connected to the first output terminal, the fifth and the sixth gate of the field effect transistor is a current amplifier, characterized in that it is connected in common to a control line for controlling the activation or deactivation of said current amplifier. 제7항에 있어서, 제어신호에 따라 상기 전류앰프의 출력전류를 온-오프하는 제5 및 제6전계효과트랜지스터를 더 포함하고, 상기 제1 및 제2전계효과트랜지스터의 드레인은 상기 제5 및 제6전계효과트랜지스터의 소오스에 각각 접속되고, 상기 제3 및 제4전계효과트랜지스터의 소오스는 제2전위공급단자에 공통으로 접속되고, 상기 제5전계효과트랜지스터의 드레인은 상기 제2전계효과트랜지스터의 게이트, 상기 제4전계효과트랜지스터의 드레인 및 제1출력단자에 접속되고, 상기 제6전계효과트랜지스터의 드레인은 상기 제1전계효과트랜지스터의 게이트, 상기 제3전계효과트랜지스터의 드레인 및 상기 제2출력단자에 접속되고, 상기 제5 및 제6전계효과트랜지스터의 게이트는 상기 전류앰프의 활성 또는 비활성화를 제어하는 제어선에 공통으로 접속되어 있는 것을 특징으로 하는 전류앰프.8. The semiconductor device according to claim 7, further comprising fifth and sixth field effect transistors for turning on / off the output current of the current amplifier in accordance with a control signal, and the drains of the first and second field effect transistors Each of the third and fourth field effect transistors being connected in common to a second potential supply terminal and the drain of the fifth field effect transistor being connected to the source of the sixth field effect transistor, The drain of the sixth field effect transistor is connected to the gate of the second field effect transistor, the gate of the third field effect transistor, the drain of the third field effect transistor, And the gates of the fifth and sixth field effect transistors are connected in common to a control line for controlling activation or deactivation of the current amplifier And a current amplifier. 입력선쌍으로서 제1데이터버스쌍을 각각 사용하고, 전부 또는 일부가 자신의 출력단자쌍을 통해 제2데이터버스선쌍에 접속되어 있는 복수의 제1전류앰프, 및 입력선쌍으로서 상기 제2데이터버스선쌍을 사용하는 제2전류앰프를 포함하는 데이터버스회로에 있어서, 상기 제2전류앰프는 상기 제2데이터버스선쌍중 대응하는 하나의 데이터버스선에 각각 접속되어 데이터버스선상의 전위에 의해 그 컨덕턴스가 제어되는 전계효과트랜지스터쌍을 갖는 로우입력임피던스회로를 포함하고; 상기 각 제1전류앰프는 제1항 내지 제15항 중 어느 한 항에 따른 전류앰프인 것을 특징으로 하는 데이터버스회로.A plurality of first current amplifiers each using a first data bus pair as an input line pair and all or a part of which is connected to a second data bus line pair through its output terminal pair, Wherein the second current amplifier is connected to a corresponding one of the second data bus line pairs, and the second current amplifier is connected to a corresponding one of the data bus lines by a potential on the data bus line, A low input impedance circuit having a controlled pair of field effect transistors; Wherein each of the first current amplifiers is a current amplifier according to any one of claims 1 to 15. 제1항 내지 제14항 중 어느 한 항에 따른 배열로 구성된 전류앰프; 및 상기 전류앰프의 입력데이터버스선쌍에 접속되는 레벨조정회로를 포함하고; 상기 레벨조정회로는 게이트가 소정 전위에 바이어스되고, 소오스가 상기 전류앰프의 활성 또는 비활성상태에 따라 제어되는 전계효과트랜지스터쌍을 갖는 것을 특징으로 하는 데이터버스회로.A current amplifier configured by an arrangement according to any one of claims 1 to 14; And a level adjusting circuit connected to an input data bus line pair of the current amplifier; Wherein the level adjustment circuit has a pair of field effect transistors whose gates are biased to a predetermined potential and whose sources are controlled according to the active or inactive states of the current amplifiers. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960028600A 1995-07-14 1996-07-15 Current amplifier and data bus circuit KR100310188B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-182852 1995-07-14
JP7179168A JPH0935479A (en) 1995-07-14 1995-07-14 Current amplifier and data bus circuit
JP7182852A JPH0935245A (en) 1995-07-19 1995-07-19 Magnetic recording medium
JP95-179168 1995-07-19

Publications (2)

Publication Number Publication Date
KR970008191A true KR970008191A (en) 1997-02-24
KR100310188B1 KR100310188B1 (en) 2001-12-12

Family

ID=66248905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028600A KR100310188B1 (en) 1995-07-14 1996-07-15 Current amplifier and data bus circuit

Country Status (1)

Country Link
KR (1) KR100310188B1 (en)

Also Published As

Publication number Publication date
KR100310188B1 (en) 2001-12-12

Similar Documents

Publication Publication Date Title
KR930003522A (en) Slew Rate Speed Sup Circuit
KR960032900A (en) Input buffer circuit for semiconductor integrated circuit
US4717847A (en) TTL compatible CMOS input buffer
KR970063902A (en) Driving circuit
KR970055264A (en) Differential amplifier
KR970060217A (en) Output circuit, circuit for reducing leakage current, method for selectively switching transistor and semiconductor memory
KR970018998A (en) A GAIN CONTROLLING CIRCUIT AND A VARIABLE GAIN POWER AMPLIFIER
KR950001767A (en) Data input / output line sensing circuit of semiconductor integrated circuit
KR960038997A (en) Current Sense Amplifier Circuit of Semiconductor Memory Device
KR960030248A (en) Sense amplifier
KR840005946A (en) Differential amplifier circuit
KR940017217A (en) Input circuitry for receiving input signals at the TTL level
KR950024349A (en) Internal power supply circuit that generates the potential of the internal power supply based on the potential of the external power supply
JPS6077520A (en) Control circuit of drive circuit
KR940012851A (en) Differential current source circuit
KR960027255A (en) Operational Amplifier with Sequence Control Circuit
KR970008191A (en) Current Amplifier and Data Bus Circuitry
KR970031312A (en) Output stabilization circuit of 3-state circuit
KR960030395A (en) Low-voltage output circuit and semiconductor device
KR970701447A (en) An amplifying circuit
KR960027331A (en) Buffer circuit and bias circuit
EP0753858A3 (en) Current amplifier and data bus circuit
US6489827B1 (en) Reduction of offset voltage in current mirror circuit
KR960038968A (en) Power supply voltage generation circuit of semiconductor memory device
KR940005690B1 (en) Current mirror sense amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee