KR970006131Y1 - External input switching and impedance compensating circuit - Google Patents
External input switching and impedance compensating circuit Download PDFInfo
- Publication number
- KR970006131Y1 KR970006131Y1 KR2019930023810U KR930023810U KR970006131Y1 KR 970006131 Y1 KR970006131 Y1 KR 970006131Y1 KR 2019930023810 U KR2019930023810 U KR 2019930023810U KR 930023810 U KR930023810 U KR 930023810U KR 970006131 Y1 KR970006131 Y1 KR 970006131Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- external
- character generator
- video
- connection element
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
요약없슴No summary
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 제1도의 페이티브이디코더의 접속 유무에 따른 등가회로로서,2 is an equivalent circuit according to whether the passive decoder of FIG. 1 is connected,
(가)는 페이티브이디코더 무접속시 문자발생기의 출력 임피던스 등가회로도.(A) is equivalent circuit diagram of output impedance of character generator when no passive decoder is connected.
(나)는 페이티브이디코더 접속시 문자발생기의 출력 임피던스 등가회로도이다.(B) is equivalent circuit diagram of output impedance of character generator when positive decoder is connected.
제3도는 제1도의 페이티브이디코더 연결시 문자발생기의 R,G,B출력 신호 파형도.3 is a waveform diagram of the R, G, and B output signals of the character generator when the positive decoder of FIG. 1 is connected.
제4도는 본 고안의 외부입력절환빛 임피던스 보상회로도.4 is an external input switching light impedance compensation circuit of the present invention.
제5도는 제4도의 페이티브이디코더 연결시 문자발생기의 R,G,B출력 신호 파형도이다.5 is a waveform diagram of the R, G, and B output signals of the character generator when the positive decoder of FIG. 4 is connected.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 문자발생기4 : 영상처리부1: Character generator 4: Image processing unit
7 : 외부연결소자부8 : 신호저하 방지부7: external connection element part 8: signal degradation prevention part
9 : 신호절환부9: signal switching unit
본 고안은 티브이 수상기에 외부영상기기를 연결하여 사용하는 신호접속 장치에 관한 것으로, 특히 외부영상 신호와 문자발생기의 영상신호를 접속하여 출력할 시, 외부 영상기기의 연결소자 내부 임피던스에 따라 분자영상신호의 휘도레벨이 저하되는 것을 방지하고, 동시출력시 신호의 중첩이 발생하는 문제를 방지하기 위해 각각의 신호를 택일하여 제어 출력하는 외부의 입력절환 및 임피던스 보상회로에 관한 것이다.The present invention relates to a signal connection device used by connecting an external video device to a TV receiver. Particularly, when the external video signal and the video signal of the character generator are connected and outputted, the molecular image according to the internal impedance of the connection element of the external video device is output. The present invention relates to an external input switching and impedance compensating circuit for alternatively controlling and outputting each signal in order to prevent a luminance level of the signal from being lowered and to prevent a problem of signal overlapping during simultaneous output.
종래의 기술구성은 첨부된 도면 제1도와 같이 화면에 문자영상을 디스플레이하여 주는 문자발생기(1)의 칼라 R,G,B신호는 이 신호레벨을 보상설정하여 주는 버퍼회로부(2)를 거치고 신호를 커플링하여 연결하여 주는 커플링회로부(3)를 통해 티브이 영상처리부(4)의 입력단(Rin, Gin, Bin)에 연결되고, 한편 외부 영상기기인 페이티브이디코더(5)와 엘디피(6)의 영상신호는, 이 신호를 접속하여 중계하여 주는 외부연결소자부(7)를 거치고 상기 커플링회로부(3)를 통해 상기 영상처리부(4)에 연결된다.The prior art configuration is a color R, G, B signal of the character generator 1 for displaying a character image on the screen as shown in Figure 1 of the accompanying drawings through a buffer circuit unit 2 for compensating and setting this signal level signal Is connected to the input terminals (Rin, Gin, Bin) of the TV image processing unit 4 through a coupling circuit unit 3 which couples and connects to the positive image decoder 5 and the LPD 6 ) Is connected to the image processing unit 4 through the coupling circuit unit 3 via an external connection element unit 7 which connects and relays the signal.
한편, 상기 문자발생기(1)의 동기신호를 전달하는 패스트 블랭킹(Fast Blanking)신호는 문자발생기의 (FB)단을 거쳐 상기 외부연결소자부(7)의 (FB)단에 연결되는 한편 또한 상기 영상처리부(4)의 (FB)단에도 연결되며, 외부영상기기의 영상과 동기신호는 상기 외부연결소자부(7)의 비데오 입력(Vin)단을 거쳐 상기 영상처리부(4)의 (Vin)단에, 상기 영상처리부(4)의 (Vout)단은 외부연결소자부(7)의 (Vout)단에 각각 연결토록 구성하고 있다.On the other hand, a fast blanking signal for transmitting the synchronization signal of the character generator 1 is connected to the (FB) end of the external connection element portion 7 via the (FB) end of the character generator and It is also connected to the (FB) terminal of the image processing unit 4, and the image and the synchronization signal of the external image device is passed through the video input (Vin) of the external connection element unit 7 (Vin) of the image processing unit 4 However, the (Vout) end of the image processor 4 is configured to be connected to the (Vout) end of the external connection element part 7, respectively.
이와같이 구성된 종래 기술의 동작을 상세히 설명하면 상기 문자발생기(1)의 R,G,B신호는, 상기 버퍼회로부(2)에서 전원(B+)과 바이어스 저항(R1) 및 (R2), (R3) 및 (R4), (R5) 및 (R6)에 의해 각각 일정 신호 레벨로 설정되고 트랜지스터(Q1),(Q2),(Q3)의 에미터를 통해 구동 출력하며 저항(R7), (R8), (R9)에 의해 전압강하된 다음 신호방향을 유지하여 주는 다이오드(D1),(D2),(D3)를 각각 연결하여 신호의 역류를 방지하고 상기 외부연결소자부(7)의 R,G,B신호와 함께 상기 커플링회로부(3)를 거쳐 상기 영상처리부(4)의 R,G,B입력단에 전달된다.Referring to the operation of the prior art configured as described above in detail, the R, G, and B signals of the character generator 1 are supplied to the power supply B + and the bias resistors R 1 , R 1 , R 2 , and (in the buffer circuit 2. R 3 ) and (R 4 ), (R 5 ) and (R 6 ) are each set to a constant signal level and drive output through emitters of transistors Q 1 , Q 2 and Q 3 . The reverse flow of the signal is connected by connecting diodes (D 1 ), (D 2 ), and (D 3 ), which are respectively voltage-dropped by resistors (R 7 ), (R 8 ), (R 9 ) and then maintain the signal direction. And the R, G, and B signals of the external connection element unit 7 are transmitted to the R, G, B input terminals of the image processing unit 4 via the coupling circuit unit 3.
한편 문자발생기(1)에서 공급되는 패스트 블랭킹(Fast Blanking)신호는 상기 영상처리부(4)의 패스트 블랭킹(FB)단에 공급되어 상기 영상처리부(4)를 외부영상신호 수신상태로 제어절환하며 상기 페이티브이디코더(Pay TV Decoder)(5)와 상기 엘디피(Laser Disk Player)기기(6)의 영상신호 입력 및 동기신호 입력을 각각 외부연결소자(7)의 비디오 입력단(Vin)을 통해, 상기 영상처리부(4)의 비디오입력단(Vin)에 입력되어 영상신호가 디스플레이 된다.Meanwhile, a fast blanking signal supplied from the character generator 1 is supplied to a fast blanking (FB) terminal of the image processor 4 to control the image processor 4 to receive an external video signal and to control the image. The video signal input and the synchronization signal input of the Pay TV Decoder 5 and the Laser Disk Player device 6 are respectively input through the video input terminal Vin of the external connection element 7. The video signal is input to the video input terminal Vin of the image processor 4 and displayed.
그러나 이와같은 종래의 R,G,B신호연결은, 상기 문자발생기의 신호가 상기 버퍼회로부를 거쳐 외부연결소자부로부터의 R,G,B신호와 접속중첩하여 상기 커플링회로부에 연결되므로, 상기 외부연결소자부의 내부 임피던스에 따라 문자영상신호 레벨이 낮아지는 문제점을 발생한다.However, in the conventional R, G, B signal connection, since the signal of the character generator is connected to the coupling circuit part by overlapping the R, G, B signal from the external connection element part via the buffer circuit part, Character image signal level is lowered according to the internal impedance of the external connection element.
여기서, 제2도의 (가)도면을 참조하여 설명하면 문자영상 신호레벨을, 상기 외부연결소자부 없다면로 영상처리부(Rin)에 입역되고, 상기 외부연결소자부를 연결시 제2도(나)와 같이 등가회로는, 외부기기 페이디코더를 고려하면Here, referring to the drawing (a) of FIG. 2, the character image signal level is described. When the external circuit is entered into the image processing unit (Rin) and the external circuit is connected to the equivalent circuit as shown in FIG.
(Rpay : 페이티브 디코더 연결시 내부저항)(Rpay: Internal resistance when connecting positive decoder)
로 되어 문자 영상신호의 레벨이 저하됨을 알수 있다.It can be seen that the level of the text image signal is reduced.
이와같이 외부기기 페이티브디코더나 엘디피를 문자발생기에 연결하여 사용하였을 경우 외부기기와 외부연결소자부의 내부 임피던스가 병렬로 추가되므로 문자영상신호의 휘도레벨이 낮아지고 또한 동시 출력시 문자영상신호와 외부영상신호가 중첩되어 상기 영상처리부에 공급되므로 상호 신호간 혼합이 발생한다.In this case, when the external device's positive decoder or LF is connected to the character generator, the internal impedance of the external device and the external connection element is added in parallel, so the brightness level of the text image signal is lowered and the text image signal and the external Since video signals are superimposed and supplied to the image processor, mixing between signals occurs.
본 고안의 목적은 문자발생기의 신호레벨이 외부기기 또는 외부연결소자부의 내부 임피던스에 관계없이 신호레벨을 일정하게 유지하여 주고 문자발생기와 외부영상신호의 중첩을 방지하도록 제어 절환하는 외부 입력 절환 및 임피던스 보상회로를 제공함에 있다.An object of the present invention is to provide an external input switching and impedance control that maintains a constant signal level regardless of the internal impedance of an external device or an external connection element and controls switching of the character generator and an external image signal. In providing a compensation circuit.
따라서 본 고안의 목적을 달성하기 위한 수단은 버퍼회로부를 통한 상기 문자발생기의 신호레벨이 외부기기의 내부 임피던스에 따라 저하되는 것을 방지하는 신호저하 방지수단과, 상기 문자발생기와, 상기 외부연결소자의 영상신호를 동시 출력시 발생하는 신호의 중첩 혼합을 방지하기 위해 신호를 택일하여 순간적으로 제어 절환하는 신호절환수단으로 이루어짐으로써 달성되는 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Therefore, the means for achieving the object of the present invention is a signal degradation prevention means for preventing the signal level of the character generator through the buffer circuit portion is lowered according to the internal impedance of the external device, the character generator and the external connection of the element In order to prevent overlapping mixing of signals generated at the time of simultaneous output of the video signal is achieved by the signal switching means for alternatively controlling the signal by instantaneous switching, the present invention will be described in detail with reference to the accompanying drawings as follows. .
신호저하방지부(8)는 문자발생기의 신호가 외부연결소자부로 역류하는 것을 방지하는 다이오드(D4),(D5),(D6)를 외부연결소자부의 R,G,B버퍼회로부 출력단에 연결하는 한편 문자발생기와 버퍼회로부(2)를 거친 R,G,B,신호와 접속하여 커플링 회로부(3)에 입력하도록 하고, 상기 다이오드(D4),(D5),(D6)에 의한 전압강하 0.7볼트만큼 보상하도록 저항(R13),(R14),(R15)와 전원전압(+)을 제4도와 같이 연결하여 커플링다이오드(D7),(D8),(D9)를 각각 연결하도록 구성하는 신호저하 방지수단과, 한편 상기 신호절환부(9)는 상기 문자발생기(1)의 (FB)단을 제어신호로, 문자영상신호만 출력하기 위해 상기 외부연결소자부(7)의 R,G,B 출력단의 신호를 그라운드로 바이패스함으로써 외부영상신호를 단속하는 외부영상신호절환수단과, 외부영상신호만 출력하기 위해 문자발생기(1)의 R,G,B 출력단의 신호를 그라운드로 바이패스함으로써 차단하는 문자 영상신호 절환수단을 포함하여 이루는데, 상기 신호절환부(9)를 더욱 상세하게 설명하면, 문자영상 수신 모드시 문자발생기(1)의 동작여부에 따라 발생하는 문자발생기(1)의 (FB)단 출력신호는 하이가 되어 전원(B+)와 저항 저항(R16)에 의해 레벨 설정되고 다이오드(D10)을 통하고 저항(R17)과 (R18)에 의해 다시 레벨 설정된 후 스위칭트랜지스터(Q4)의 베이스에 연결되어 상기 외부연결소자부(7)로부터 다이오드(D11),(D12),(D13)을 통과한 R,G,B신호를 그라운드로 바이 패싱하도록 제어하여 문자영상만 수신하도록 하고, 외부영상수신 모드시 외부연결소자부(7)의 외부영상기기 동작여부에 따라 발생하는 디바이스 선택단(D/S)출력신호는 하이가 되어 저항(R19)을 거쳐 스위칭 트랜지스터(Q5)의 베이스에 연결되어 상기 문자발생기(1)로부터 다이오드(D14),(D15),(D16)를 통과한 R,G,B 신호를 그라운드로 바이패싱하도록 제어하여 문자영상신호는 차단하고 외부영상신호만 수신한다.The signal lowering prevention part 8 includes diodes D 4 , D 5 , and D 6 which prevent the signal of the character generator from flowing backward to the external connection element part, and outputs the R, G, and B buffer circuit parts of the external connection element part. While connected to the R, G, B, signal through the character generator and the buffer circuit section 2, and input to the coupling circuit section 3, the diodes (D 4 ), (D 5 ), (D 6 Coupling diodes (D 7 ) and (D 8 ) by connecting resistors (R 13 ), (R 14 ), (R 15 ) and power supply voltage (+) to compensate for the voltage drop by 0.7 volts. And (D 9 ) signal depreciation means configured to connect to each other, and the signal switching unit 9 controls the (FB) terminal of the character generator 1 as a control signal to output only the text image signal. External video signal switching means for controlling an external video signal by bypassing the signals of the R, G, and B output terminals of the external connection element unit 7 to the ground, and for outputting only the external video signal. And a character video signal switching means for blocking the signals of the R, G, and B output terminals of the magnetic generator 1 by bypassing the ground. The signal switching unit 9 will be described in more detail. The output signal of the (FB) stage of the character generator 1 generated by the operation of the character generator 1 in the mode becomes high, and is set by the power supply (B + ) and the resistance resistor (R 16 ) and the diode (D). 10 ) and then again leveled by resistors (R 17 ) and (R 18 ) and connected to the base of the switching transistor (Q 4 ) to the diodes (D 11 ), (D 12 ) from the external connection element section (7). ), (D 13 ) to control the R, G, B signal passing through to the ground to receive only the text image, depending on the operation of the external video device of the external connection element unit 7 in the external video reception mode device selected for generating stage (D / S) the output signal is a high scan through a resistance (R 19) Marching is connected to the base of the transistor (Q 5) is controlled so as to bypass the from the character generator (1), a diode (D 14), R, G , B signal passed through the (D 15), (D 16 ) to ground Text video signal is blocked and only external video signal is received.
이때 외부영상기기로부터 발생하는 디바이스 선택단(D/S)의 출력값은 다음과 같이 다시 제어되는데 이는 스위칭 트랜지스터(Q4)의 온/오프에 따라 나타나는 트랜지스터(Q4)의 콜렉터 출력전압이 각각 로우/하이로 변함에 따라 트랜지스터(Q6)를 온/오프 제어하고 이에 따라 디바이스 선택단(D/S)의 출력값이 변환되어 그결과에 따라 동작하는 스위칭 트랜지스터(Q5)는 각각 오프/온 스위칭된다.At this time, the output value of the device selection stage D / S generated from the external video device is controlled again as follows. This is because the collector output voltage of the transistor Q 4 which appears according to the on / off of the switching transistor Q 4 is low. The transistor Q 6 is controlled on / off as it is changed to / high, and accordingly, the output value of the device selection stage D / S is converted so that the switching transistor Q 5 operating according to the result is turned off / on. do.
즉, 트랜지스터(Q4)가 온이면 트랜지스터(Q6)는 온이 되고 트랜지스터(Q5)오프된다.That is, when transistor Q 4 is on, transistor Q 6 is on and transistor Q 5 is off.
따라서 본 구성의 동작을 예를들어 설명하면 문자발생기의 R,G,B 신호만 영상처리방치에 출력하는 문자발생기 동작시, 문자발생기의 (FB)단은 하이로 출력되고 그결과 트랜지스터(Q4)는 온되어 외부연결소자부의 R,G,B 신호는 그라운드로 바이패스하고 그에 따라 트랜지스터(Q6)의 베이스는 로우로 걸리므로 트랜지스터(Q6)는 온되고 그결과 (D/S)신호가 바이패스하여 트랜지스터(Q5)는 오프되어 문자영상신호가 디스플레이 된다.Therefore, the operation of this configuration will be described by way of example. In the character generator operation in which only the R, G, and B signals of the character generator are output to the image processing apparatus, the (FB) terminal of the character generator is output high and as a result, the transistor Q 4 ) is an external connection device portion R, G, on the B signal is base it takes a low transistor (Q 6) in accordance with by-pass to the ground and thus the transistor (Q 6) is on and the result (D / S) signal Bypass transistor Q 5 is turned off so that the character image signal is displayed.
반대로 외부기기인 페이티브 디코더(5)가 동작하고 문자발생기(1)는 동작하지 않을 경우, 외부연결소자부(7)의 (D/S)단으로 하이로 문자발생기(1)의 (FB)단은 로우로 출력되므로 트랜지스터(Q5)는 온되고, 트랜지스터(Q4),(Q6)는 오프로 되어 문자발생기(1) R,G,B 신호는 바이패스되고 차단되므로 외부영상 수신 모드가 된다.On the contrary, when the positive decoder 5, which is an external device, is operated and the character generator 1 is not operated, the (FB) of the character generator 1 is pulled high to the (D / S) end of the external connection element unit 7. Since the output is low, the transistor Q 5 is turned on, and the transistors Q 4 and Q 6 are turned off so that the R, G and B signals of the character generator 1 are bypassed and cut off. Becomes
엘디피(6)를 동작시킨 상태에서 텔레텍스트 문자발생 모드로 절환했을 경우 엘디피(6)에서 공급되는 R,G,B 신호는 외부연결소자부(7)의 R,G,B 단으로 출력되는데 이때 문자발생기(1)의 (FB)신호가 하이가 되어 트랜지스터(Q4)를 스위칭 온 시키므로 외부연결소자부의 R,G,B 신호는 그라운드로 바이패스되고, 트랜지스터(Q4)가 온됨에 따라 트랜지스터(Q6)은 온되고 외부연결소자부의 (D/S)신호에 관계없이 트랜지스터(Q5)는 오프되어 엘디피의 R,G,B는 차단되고 문자발생기의 R,G,B 신호가 영상처리부에 공급된다.When switching to the teletext character generation mode while the LDP 6 is operated, the R, G, and B signals supplied from the LDP 6 are output to the R, G, and B stages of the external connection element unit 7. In this case, since the (FB) signal of the character generator 1 becomes high to switch on the transistor Q 4 , the R, G, and B signals of the external connection element are bypassed to the ground, and the transistor Q 4 is turned on. Accordingly, transistor Q 6 is turned on and transistor Q 5 is turned off regardless of the (D / S) signal of the external connection element, so that R, G, and B of the LDP are blocked and the R, G, and B signals of the character generator It is supplied to the image processing unit.
따라서 종래의 문제인 텔레텍스트 문자영상정보와 엘디피(6)의 R,G,B 신호가 혼합되어 화면에 나타나는 것을 방지할 수 있다.Therefore, it is possible to prevent the teletext character image information and the R, G, and B signals of the LDP 6 from being mixed on the screen.
그리고 엘디피의 신호만 공급할 경우 외부연결소자부에서 공급되는 (D/S)단은 하이가 되어 트랜지스터(Q5)는 도통하여 온되어 텔레텍스트 문자발생기(1)의 R,G,B단은 그라운드로 바이패스되고 따라서 엘디피에서 공급되는 R,G,B 신호가 영상처리부에 공급된다.When only the signal of the LDP is supplied, the (D / S) terminal supplied from the external connection element becomes high and the transistor Q 5 is turned on so that the R, G, and B terminals of the teletext character generator 1 are grounded. R, G, and B signals are bypassed and supplied to the image processor.
여기서 외부연결소자부를 통해 공급되는 R,G,B 신호가 커플링 다이오드(D4~D6)의 순방향 전압 0.7볼트 만큼 저하되므로 이것을 보상해주기 위해 저항(R13)~(R15)을 통해 전원전압(B+)에 연결시켜 영상처리부의 R,G,B 입력전압을 맞추어준다.In this case, the R, G, and B signals supplied through the external connection element are reduced by 0.7 volts of the forward voltage of the coupling diodes (D 4 to D 6 ), so that power is supplied through the resistors (R 13 ) to (R 15 ) to compensate for this. Connect to voltage (B +) to match R, G, B input voltage of image processor.
이상에서 설명한 바와같이 본 고안은 티브이 수상기에 문자발생기의 문자영상신호와 외부기기의 영상신호를 접속하여 사용하는 회로 장치에 있어서, 페이티브이 디코더의 내부임피던스 영향으로 인한 문자발생기의 휘도신호 저하를 개선할 수 있도록 한 고안이다.As described above, the present invention improves the degradation of the luminance signal of the character generator due to the influence of the internal impedance of the decoder in the circuit device using the character image signal of the character generator and the image signal of the external device connected to the TV receiver. It is designed to be possible.
또한 본 고안에서는 텔레텍스트 문자 영상 정보와 외부연결소자부에 일디피신호를 동시에 출력할 경우 문자영상신호와 외부영상신호가 혼합되어 출력되던 것을 문자발생기의 (FB)단 전압으로 제어하여 둘중 어느 한 신호만 출력되도록 택일적으로 영상처리부에 출력함으로써 신호의 중첩을 방지할수 있는 유용한 고안인 것이다.In addition, in the present design, when the teletext character image information and the IDD signal are simultaneously output to the external connection element, the character image signal and the external image signal are mixed and output by controlling the voltage of the character generator (FB). It is a useful design that can prevent the signal overlap by selectively outputting to the image processing unit so that only the signal is output.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930023810U KR970006131Y1 (en) | 1993-11-13 | 1993-11-13 | External input switching and impedance compensating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930023810U KR970006131Y1 (en) | 1993-11-13 | 1993-11-13 | External input switching and impedance compensating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015952U KR950015952U (en) | 1995-06-19 |
| KR970006131Y1 true KR970006131Y1 (en) | 1997-06-19 |
Family
ID=19367733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930023810U KR970006131Y1 (en) | 1993-11-13 | 1993-11-13 | External input switching and impedance compensating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970006131Y1 (en) |
-
1993
- 1993-11-13 KR KR2019930023810U patent/KR970006131Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015952U (en) | 1995-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218698A (en) | TV Graphics and mixing control | |
| US5493317A (en) | On-screen display device for a multimode monitor and method thereof | |
| EP0700208B1 (en) | Automatic brightness contrast lighting circuits and luminance/color difference signal processor and video display apparatus comprising the same | |
| US6650371B1 (en) | Multiplexed video signal interface signal, system and method | |
| US5117123A (en) | Diode switch providing temperature compensated d.c. bias for cascaded amplifier | |
| KR970006131Y1 (en) | External input switching and impedance compensating circuit | |
| US4760391A (en) | Tri-state on-screen display system | |
| KR100688133B1 (en) | Dynamic focus voltage amplitude controller | |
| EP0574711B1 (en) | Automatic contrast control circuit with inserted vertical blanking | |
| HU207627B (en) | Color televisor | |
| KR970007479B1 (en) | Compensation circuit of background display using signal of on screen-display | |
| US6369527B1 (en) | Vertical blanking circuit and bias clamp boost supply | |
| CA1243396A (en) | Discharge protecting circuit for a television receiver | |
| US5561478A (en) | Tri-state controlled video switch | |
| KR0118645Y1 (en) | Video character mixer circuit | |
| KR0149581B1 (en) | Circuit for preventing overcasting at image system | |
| KR890005761Y1 (en) | Input mode switching circuit for t.v. | |
| KR900007856Y1 (en) | Teletext display output circuit | |
| KR920005314B1 (en) | Video signal switching circuit | |
| KR920002442Y1 (en) | Osd letters color blot checking circuit of secam and mesecam mode image system | |
| KR940007549Y1 (en) | Error detecting circuit of teletext | |
| KR890004972Y1 (en) | Contrast control circuit | |
| KR910003762Y1 (en) | Video signal selecting circuit for multi television | |
| KR100211459B1 (en) | Caption expression apparatus of tv | |
| KR950006598Y1 (en) | Osd word level control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20061129 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |