KR970002990B1 - Circuit for automatically limiting luminance - Google Patents

Circuit for automatically limiting luminance Download PDF

Info

Publication number
KR970002990B1
KR970002990B1 KR1019940005227A KR19940005227A KR970002990B1 KR 970002990 B1 KR970002990 B1 KR 970002990B1 KR 1019940005227 A KR1019940005227 A KR 1019940005227A KR 19940005227 A KR19940005227 A KR 19940005227A KR 970002990 B1 KR970002990 B1 KR 970002990B1
Authority
KR
South Korea
Prior art keywords
voltage
cathode
circuit
luminance
image
Prior art date
Application number
KR1019940005227A
Other languages
Korean (ko)
Inventor
유재길
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940005227A priority Critical patent/KR970002990B1/en
Application granted granted Critical
Publication of KR970002990B1 publication Critical patent/KR970002990B1/en

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

An automatic luminance restriction circuit using the potential difference between the cathod and first grid electrode includes a detector 22 for commonly connecting a controller 21 to the cathod to detect whether the luminance is normal or not, an amplifier 23 for amplifying the waveform of the detected signal and sending it to the controller and first grid, and controller 21 for controlling the luminance using the amplified waveform. The controller is constructed to allow the cathod voltage to increase, decreasing the luminance. With the first grid electrode, the controller controls the grid voltage to be reduced, lowering the luminance. By doing so, the automatic luminance restriction circuit decreases the luminance to prevent transistors for horizontal output from being destructed.`

Description

캐소드와 제1그리드 전극간의 전이차를 이용한 자동 휘도 제한회로Automatic Luminance Limiting Circuit Using Transition Difference Between Cathode and First Grid Electrode

제1도는 종래의 자동 휘도회로의 블럭도,1 is a block diagram of a conventional automatic luminance circuit,

제2도는 본 발명의 실시예 블럭도,2 is an embodiment block diagram of the present invention;

제3도는 애노드 전류와 휘도의 관계도,3 shows the relationship between anode current and brightness,

제4도는 캐소드와 제1그리드 전위차와 휘도의 관계도,4 is a relationship between the cathode and the first grid potential difference and the luminance,

제5도는 휘도 검출 및 증폭부,5 is a luminance detection and amplification unit,

제6도는 영상증폭회로 제어 예시도,6 is an example of controlling an image amplification circuit;

제7도는 캐소드 제어에 의한 자동 휘도 제한회로7 is an automatic luminance limiting circuit by cathode control.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 제어부 22 : 검출부21 control unit 22 detection unit

23 : 증폭부 31 : 평형 조작부23: amplifier 31: balance operation unit

32 : 동작점 조정부 33 : 차동 증폭기32: operating point adjustment unit 33: differential amplifier

34 : 필터 41 : 위상 반전부34 filter 41 phase inversion

42 : 영상 전치 증폭기 43 : 영상 증폭부42: video preamplifier 43: video amplifier

본 발명은 휘도가 극단적으로 높아지면 브라운관에 큰 애노드 전류가 흐르고 고압 회로가 과부하가 되어 수평출력용 트랜지스터등을 파괴하는 것을 방지하는 회로구성에 관한것으로 특히 브라운관 디스플레이 장치에서 캐소드 전압과 제1그리드 사이의 전압차를 이용하여 애노드 전류를 검출하므로서 극단적인 휘도 상승시 이에 적극적인 방법으로 직접 영상측에서 검출하고 제어함을 특징으로하는 캐소드와 제1그리드 전극간의 전위차를 이용한 자동 휘도 제한회로이다.The present invention relates to a circuit configuration that prevents a large anode current from flowing through the CRT when the luminance is extremely high and a high voltage circuit is overloaded to destroy a transistor for horizontal output. In particular, in the CRT display device, between a cathode voltage and a first grid. It is an automatic luminance limiting circuit using a potential difference between a cathode and a first grid electrode, which detects and controls an anode current by using a voltage difference, and detects and controls the image directly in an active manner when an extreme luminance rises.

제1도는 종래의 자동휘도회로 제한회로로써, 애노드 과전류 검출부(12)에 연결되는 고압회로 및 수평출력회로(11)와; 애노드 전류를 검출하며 검출파형증폭부(13)에 연결되는 애노드 과전류검출부(12)와; 검출파형을 검출하여 영상증폭기 및 제1그리드에 신호를 보내는 검출파형 증폭부(13)와; 검출된 파형을 영상증폭회로로 보내는 영상증폭부(14)와; 검출된 파형을 제1그리드전극으로 보내 휘도를 제어하는 라인(13')으로 구성되어었다.1 is a conventional automatic luminance circuit limiting circuit, comprising: a high voltage circuit and a horizontal output circuit 11 connected to the anode overcurrent detector 12; An anode overcurrent detector 12 which detects the anode current and is connected to the detection waveform amplifier 13; A detection waveform amplifier 13 for detecting the detection waveform and sending a signal to the image amplifier and the first grid; An image amplifier 14 for sending the detected waveform to an image amplifier circuit; It consists of a line 13 'for controlling the luminance by sending the detected waveform to the first grid electrode.

상기와 같이 구성된 종래의 회로는 고압 회로나 수평출력회로에서 애노드의 극단적인 과전류를 검출하여 브라운관의 캐소드나 제1그리드 전극을 제어하여 극단적인 휘도를 제어한다.The conventional circuit configured as described above controls the extreme brightness of the cathode or the first grid electrode by detecting the extreme overcurrent of the anode in the high voltage circuit or the horizontal output circuit.

그러나 이같이 종래의 자동휘도 제한 회로를 구성하려면 편향회로 기판과 브라운관 구동회로 및 영상출력회로 기판이 분리되어 있는 경우 이들 기판을 연결해야하는 불편함이 있고 편향부와 영상부가 동일 기판위에 있더라도 패턴이 길게 늘어지게 되어 대단히 불편하고 기판 크기가 커지는 결과를 낳는다.However, in order to construct a conventional automatic luminance limiting circuit, when the deflection circuit board, the CRT driving circuit, and the image output circuit board are separated, it is inconvenient to connect these boards, and even if the deflection section and the image section are on the same board, the pattern is long. The result is very inconvenient and large substrate size.

따라서 본 발명은 종래의 이러한 점을 감안하여 캐소드와 제1그리드사이의 전압차를 검출하여 이를 최종영상증폭 출력단이나 그리드 전극에 인가하도록 회로를 구성하였다. 즉, 검출부와 제어부가 동일한 곳에서 이루어져 이상 휘도 현상이 발생하였을 경우에 민감도가 좋고 제어속도도 빠르게 하였다.Accordingly, in view of the related art, the circuit is configured to detect a voltage difference between the cathode and the first grid and apply it to the final image amplification output terminal or the grid electrode. That is, when the detection unit and the control unit are formed at the same place, the sensitivity is good and the control speed is high when the abnormal luminance phenomenon occurs.

제2도는 본발명의 실시예를 나타낸 것이다.2 shows an embodiment of the present invention.

본 발명의 자동 휘도 제한회로는 휘도가 극단적으로 높아지는 것을 방지하기 위하여 이상휘도 여부를 검출하는 검출부(22)와; 검출된 파형을 증폭하는 증폭부(23)와; 이 증폭된 파형으로 휘도를 제어하는 제어부(21)로 구성된다.The automatic luminance limiting circuit of the present invention includes: a detector 22 for detecting whether abnormal luminance is used to prevent the luminance from becoming extremely high; An amplifier 23 for amplifying the detected waveform; It consists of a control part 21 which controls brightness with this amplified waveform.

상기와 같이 구성된 회로는 검출부에서 캐소드 전압과 제1그리드 사이의 전압차를 이용하여 애노드 전류를 검출하므로서 극단적인 휘도 상승시 적접 영상측에서 검출하고 제어한다.The circuit configured as described above detects and controls the anode current by using the voltage difference between the cathode voltage and the first grid on the direct image side when the luminance increases.

애노드 전류와 휘도와의 관계는 제3도에 도시한 바와 같이 애노드 전류가 많아 지면 휘도가 높아진다. 즉 애노드 전류와 휘도는 비레하며, 캐소드와 제1그리드 전극사이의 전위치와 휘도사이의 관계는 제4도에 도시한 바와같이 전압차가 크면 휘도가 떨어져 어둡게 되고 전압차가 적어지면 휘도가 밝게되는 반비례 관계임을 알수 있다. 만약 제1그리드의 전극의 전압이 접지에 연결된 회로를 채용시 캐소드 전압만으로도 전압차가 생긴다.As shown in FIG. 3, the relationship between the anode current and the brightness increases as the anode current increases. In other words, the anode current and brightness are irreversible, and the relationship between the cathode and the first grid electrode and the brightness is inversely proportional to the brightness when the voltage difference is large and the brightness becomes dark, and when the voltage difference is small, the brightness becomes inversely proportional. You can see the relationship. If the voltage of the electrode of the first grid is connected to the ground, the voltage difference occurs only by the cathode voltage.

본 발명은 제4도의 두 전극사이의 관계를 착안하여 장치를 구현하였다. 상기 제2도에 예시된 회로에서 검출부는 제5도에 도시된 블럭도로 구성된다. 상기 제5도의 구성은 제어부에서 검출부로 들어오는 신호를 차동입력에 맞는 적당한 신호파형으로 조작하는 파형조작부(31)와; 제1그리드 전압으로 차동입력에 맞는 적절한 동작점을 조정하는 동작점 조정부(32)와; 이렇게 얻어진 양전압을 입력으로하여 그 차를 증폭 출력하는 자동증폭기(33)와; 차동증폭기에서 출력된 신호에서 일정주파수만을 출력하여 영상증폭회로 또는 제1그리드전극으로 보내는 필터(34)로 구성된다.The present invention embodies the apparatus by focusing on the relationship between the two electrodes of FIG. In the circuit illustrated in FIG. 2, the detector is composed of the block diagram shown in FIG. The configuration of FIG. 5 includes a waveform manipulator 31 for manipulating a signal coming into the detector from the controller into an appropriate signal waveform for differential input; An operating point adjusting unit 32 for adjusting an appropriate operating point for the differential input with the first grid voltage; An automatic amplifier 33 which amplifies and outputs the difference by inputting the positive voltage thus obtained; It consists of a filter 34 which outputs only a predetermined frequency from the signal output from the differential amplifier and sends it to the image amplifier circuit or the first grid electrode.

제5도는 차동증폭회로의 구제적인 예로서 바이어스 저항(R1, R2)을 통하여 캐소드 전압이 베이스측에 입력되고 콜렉터측은 전압을 인가하는 저항(R3)에 연결되고 접지된 저항(R5)을 연결하는 에미터단자로 구성된 트랜지스터(Q1)와, 정류작용을하는 다이오드(D1)와 바이어스저항(R6, R7)를 통하여 제1그리드 전압이 베이스측에 입력되고 콜렉터측은 전압을 인가하는 저항(R4)에 연결되고 접지된 저항(R5)에 연결된 트랜지스터(Q2)로 구성되어 트렌지스터(Q1)의 콜렉터측에서 출력되는 신호와 접지된 콘덴서(C1)가 공통 접속되어 영상증폭회로로 연결되어 구성된다.FIG. 5 is a specific example of the differential amplifier circuit. The cathode voltage is input to the base side through the bias resistors R1 and R2, and the collector side is connected to the resistor R5 to which the voltage is applied and to the grounded resistor R5. The first grid voltage is input to the base side through the transistor Q1 composed of the emitter terminal, the rectifying diode D1, and the bias resistors R6 and R7, and the collector side is applied to the resistor R4 applying voltage. It is composed of a transistor Q2 connected to the connected and grounded resistor R5. The signal output from the collector side of the transistor Q1 and the grounded capacitor C1 are connected in common and connected to the image amplification circuit.

상기와 같이 구성된 회로에서는 차동증폭기의 특성상 출력전압의 크기는 캐소드 전압과 그리드 전압 차에 의한 비례전압이 발생한다. 캐소드 전압과 그리드 전압사이에는 큰 차이가 있기 때문에 그리드 전압을 기준 전압으로 캐소드 전압을 분압하여 검출부인 차동 증폭 회로에 입력시킨다.In the circuit configured as described above, due to the characteristics of the differential amplifier, the output voltage has a proportional voltage due to the difference between the cathode voltage and the grid voltage. Since there is a big difference between the cathode voltage and the grid voltage, the cathode voltage is divided by the grid voltage as a reference voltage and input to the differential amplifier circuit which is a detection unit.

두 전극 사이의 전압차가 극히 적은값을 가질때 즉, 자동휘도 제한회로의 동작점에 이를때 증폭회로 출력파형은 작아진다. 검파된 출력을 제어부로 보내게 되는데 제어부의 제어 동작은 캐소드의 전압을 제어하는 방법과 그리드를 제어하는 방법이 있다. 캐소드를 제어하기 위해서는 캐소드 전압이 높으면 휘도가 떨어지고 캐소드 전압이 낮을때 휘도가 높기 때문에 휘도를 어둡게 하기 위해서는 캐소드 전압을 높이는 방향으로 제어부를 구성하며 후자의 경우에는 전자와는 반대로 제1그리드 전극의 전압이 높으면 휘도가 높고 그리드 전압이 낮으면 휘도가 낮아지기 때문에 그리드 전압을 낮추는 방향으로 자동 휘도제어 회로를 설게 하였다.When the voltage difference between the two electrodes has a very small value, that is, when the operating point of the auto luminance limiting circuit is reached, the amplification circuit output waveform becomes small. The detected output is sent to the controller, which includes a method of controlling the voltage of the cathode and a method of controlling the grid. In order to control the cathode, when the cathode voltage is high, the brightness is lowered, and when the cathode voltage is low, the brightness is high.In order to darken the brightness, the controller is configured in the direction of increasing the cathode voltage.In the latter case, the voltage of the first grid electrode is opposite to the former. The higher the luminance, the higher the grid voltage, and the lower the luminance, the lower the grid voltage.

제7도는 캐소드를 제어하기 의해 영상증폭회로의 전압을 강제적으로 높이는 예를 도시한 것으로, 제5도의 차동증폭 출력신호를 위상반전시키는 위상반전부(41)와; 미소한 입력을 증폭하는 역할을 하는 영상전치 증폭부(42)와; 상기 위상반전부(41)에서 출력되는 신호와 영상전치 증폭기(42)에서 발생하는 신호에 따라 캐소드를 제어하는 영상신호를 브라운관의 캐소드에 출력하는 영상 증폭부(43)로 구성된다.FIG. 7 shows an example of forcibly increasing the voltage of the image amplifier circuit by controlling the cathode, and includes: a phase inversion unit 41 for phase inverting the differential amplifier output signal of FIG. 5; An image preamplifier 42 for amplifying a minute input; The image amplifier 43 is configured to output an image signal for controlling the cathode to the cathode of the CRT according to the signal output from the phase inversion unit 41 and the signal generated from the image preamplifier 42.

상기와 같이 구성된 회로는 필요이상으로 휘도가 높아졌을때, 휘도를 낮추기 위하여 캐소드 전압을 높이기 위해 영상증폭회로의 전압을 강제로 높이도록 구성된 것이다.The circuit configured as described above is configured to forcibly increase the voltage of the image amplifier circuit to increase the cathode voltage in order to lower the luminance when the luminance is higher than necessary.

본 발명에서 제안한 자동취도 제한 회로를 채택하게 되면 고압이나 편향회로에 애노드 전류를 검출하여 영상 증폭회로롤 보내 영상 증폭 회로를 제어하도록 되어 있는 종래 방식에서의 기판간의 연결하기 위한 콘넥터, 와이어등이 필요없게 되고 다행히 한 기판에 있더라도 기판상에 패턴을 길게 늘러지게 되므로 피시비(PCB)기판이 커지는 단점을 보완 할수 있어 경제적으로 유리하다. 그리고 적극적인 제어로 자동 휘도 제한 회로의 민감도 면에서도 우수하여 신뢰성을 제고할 수 있다.When adopting the self-odor limiting circuit proposed in the present invention, a connector, a wire, etc. for connecting between substrates in the conventional method, which detects an anode current to a high voltage or deflection circuit and sends it to an image amplifier circuit, controls the image amplifier circuit. It is economically advantageous because it eliminates the necessity, and fortunately, even if it is on one substrate, the pattern on the substrate is elongated to compensate for the disadvantage of increasing PCB. Active control also improves the reliability of the automatic luminance limiting circuit in terms of sensitivity.

Claims (4)

제어부(21)와 캐소드를 공통접속하여 이상휘도 여부를 검출하는 검출부(22)와; 검출된 파형을 증폭하여 제어부와 제1그리드에 신호를 보내는 증폭부(23)와; 이 증폭된 파형으로 휘도를 제어하는 제어부(21)로 구성됨을 특징으로 하는 캐소드와 제1그리드 전극간의 전위차를 이용한 자동 휘도 제한회로.A detector 22 which connects the control unit 21 and the cathode to detect abnormal luminance; An amplifier 23 which amplifies the detected waveform and sends a signal to the controller and the first grid; And a control unit (21) for controlling the luminance with the amplified waveform. 제1항에 있어서, 상기 검출부(22)는 바이어스 저항(R1, R2)을 통하여 캐소드 전압이 베이스측에 입력되고 콜렉터측은 전압을 인가하는 저항(R3)에 연결되고 접지된 저항(R5)을 연결하는 에미터단자로 구성된 트랜지스터(Q1)와, 정류작용을하는 다이오드(D1)와 바이어스저항(R6, R7)를 통하여 제1그리드 전압이 베이스측에 입력되고 콜렉터측은 전압을 인가하는 저항(R4)에 연결되고 접지된 저항(R5)에 연결된 트랜지스터(Q2)로 구성되어 트랜지스터(Q1)의 콜렉터측에서 출력되는 신호와 접지된 콘덴서(C1)가 공통접속되어 영상증폭회로로 연결되는 차동증폭기(50)로 구성됨을 특징으로 하는 캐소드와 제1그리드 전극간의 전위차를 이용한 자동 휘도 제한회로.The method of claim 1, wherein the detection unit 22 is connected to the resistor (R5) and the ground connected to the resistor (R3) for applying the voltage to the base side and the collector side is applied to the voltage via the bias resistor (R1, R2) The first grid voltage is input to the base side through the transistor Q1 composed of the emitter terminal, the rectifier diode D1, and the bias resistors R6 and R7, and the collector side applies the voltage to the resistor R4. A differential amplifier 50 having a transistor Q2 coupled to a grounded resistor R5 connected to the grounded resistor R5 and having a common output connected to a signal amplified by the collector side of the transistor Q1 and a grounded capacitor C1 connected to an image amplifier circuit. Automatic luminance limitation circuit using the potential difference between the cathode and the first grid electrode, characterized in that consisting of. 제1항에 있어서, 상기 증폭부(23)는 제어부(21)에서 검출부(22)로 들어오는 신호를 차동 입력에 맞는 적당한 신호파형으로 조작하는 파형조작부(31)와; 제1그리드 전압으로 차동입력에 맞는 적절한 동작점을 조정하는 동작점 조정부(32)와; 이렇게 얻어진 양전압을 입력으로하여 그 차를 증폭 출력하는 차동증폭기(33)와; 차동증폭기에서 출력된 신호에서 일정주파수만을 출력하여 영상증폭회로 또는 제1그리드전극으로 보내는 필터(34)로 구성됨을 특징으로 하는 캐소드와 제1그리드 전극간의 전위차를 이용한 자동 휘도 제한회로.2. The apparatus of claim 1, wherein the amplifying section (23) comprises: a waveform manipulation section (31) for manipulating a signal coming from the control section (21) into the detecting section (22) to a suitable signal waveform suitable for a differential input; An operating point adjusting unit 32 for adjusting an appropriate operating point for the differential input with the first grid voltage; A differential amplifier 33 which inputs the positive voltage thus obtained and amplifies the difference; An automatic luminance limiting circuit using a potential difference between a cathode and a first grid electrode, characterized by comprising a filter 34 outputting only a predetermined frequency from a signal output from the differential amplifier to an image amplifier circuit or a first grid electrode. 제1항에 있어서, 상기 캐소드를 제어하기 위해 영상증폭회로의 전압을 강제적으로 높이는 회로구성은, 차동증폭 출력신호를 위상반전시키는 위상반전부(41)와; 미소한 입력을 증폭하는 역할을하는 영상전치 증폭부(42)와; 상기 위상반전부에서 출력된 신호와 영상전치 증폭부에서 출력된 신호에 따라 캐소드를 제어하는 영상신호를 브라운관의 캐소드에 출력하는 영상 증폭부(43)로 구성됨을 특징으로 하는 캐소드와 제1그리드 전극간의 전위차를 이용한 자동 휘도 제한회로.2. The circuit arrangement according to claim 1, wherein the circuit arrangement for forcibly increasing the voltage of the image amplifying circuit to control the cathode comprises: a phase inverting portion (41) for phase inverting the differential amplifying output signal; An image preamplifier 42 for amplifying a minute input; The cathode and the first grid electrode, characterized in that composed of an image amplifier 43 for outputting the image signal for controlling the cathode to the cathode of the cathode ray tube according to the signal output from the phase inversion unit and the signal output from the image preamplifier Automatic luminance limiting circuit using potential difference between them.
KR1019940005227A 1994-03-16 1994-03-16 Circuit for automatically limiting luminance KR970002990B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005227A KR970002990B1 (en) 1994-03-16 1994-03-16 Circuit for automatically limiting luminance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005227A KR970002990B1 (en) 1994-03-16 1994-03-16 Circuit for automatically limiting luminance

Publications (1)

Publication Number Publication Date
KR970002990B1 true KR970002990B1 (en) 1997-03-13

Family

ID=19379007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005227A KR970002990B1 (en) 1994-03-16 1994-03-16 Circuit for automatically limiting luminance

Country Status (1)

Country Link
KR (1) KR970002990B1 (en)

Similar Documents

Publication Publication Date Title
US4263622A (en) Automatic kinescope biasing system
JPS60158790A (en) Auxiliary beam current limiter
US4562479A (en) Automatic kinescope beam current limiter
KR970002990B1 (en) Circuit for automatically limiting luminance
JPH056444A (en) Absolute value detecting signal processing circuit device
EP0196695B1 (en) Picture display device
KR910006855B1 (en) Signal sampling circuit
US6614482B1 (en) Video output stage with self-regulating beam current limiting
KR100465919B1 (en) Display driver apparatus
KR930004832B1 (en) Kinescope bias sensing circuit
NL8102865A (en) DEVICE FOR CONTROLLING THE ELECTRON BEAM OF AN IMAGE RECORDING TUBE.
KR950001131B1 (en) Beam current control circuit for monitor
KR100392209B1 (en) Crt display apparatus
JP3360216B2 (en) Television system
JP2537959B2 (en) Video signal amplitude limiter
KR200145474Y1 (en) An automatic current limit circuit of a monitor
JPH10164614A (en) Picture tube control circuit for television receiver
KR0127536B1 (en) Screen signal amplifier having the function of amplitude limit
KR200152387Y1 (en) Picture stabilization circuit of monitor by using clamp signal
KR0122526Y1 (en) The video signal adjustment circuit of monitor
KR830002172B1 (en) Auto kinescope bias device
JP2569190B2 (en) Gamma amplifier
KR20000076366A (en) Power sensor circuit
KR200194414Y1 (en) Protecting device of screen in a cathode ray tube
KR900003545Y1 (en) Auto control circuit of brightness

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee