KR970002754A - 트라이리니어 텍스쳐 매핑 가속화장치 - Google Patents
트라이리니어 텍스쳐 매핑 가속화장치 Download PDFInfo
- Publication number
- KR970002754A KR970002754A KR1019950019078A KR19950019078A KR970002754A KR 970002754 A KR970002754 A KR 970002754A KR 1019950019078 A KR1019950019078 A KR 1019950019078A KR 19950019078 A KR19950019078 A KR 19950019078A KR 970002754 A KR970002754 A KR 970002754A
- Authority
- KR
- South Korea
- Prior art keywords
- addresses
- address
- output
- storing
- address generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Abstract
본 발명은 트라이리니어 텍스쳐 매핑 가속화장치에 관한 것으로서, U, V 어드레스 발생기와, 텍스쳐 이미지를 매핑할 3차원 물체의 크기보다 크거나 작은 밉맵을 저장하기 위한 2개의 SRAM과, 3차원 물체를 매핑할 때 픽셀에 대응되는 U, V 어드레스를 U, V어드레스 발생기로부터 입력받아 인접한 8개의 텍셀에 대한 어드레스를 발생시키는 텍셀어드레스 발생기와, 텍셀어드레스 발생기에서 얻어진 8개 텍셀에 대한 어드레스에 해당하는 8개 텍셀의 최종 칼라값을 계산하여 프레임 버퍼로 출력하는 블렌딩부로 구성되는 라스터 엔진을 포함한다. 따라서, 텍스쳐 매핑을 하드웨어적으루 수행함에 있어서 성능향상을 위하여 테스쳐 메모리의 뱅크수를 증가하지 않고, 필요하거나 필요가 예측되는 텍스쳐 이미지에 대한 2개의 밉맵을 각각 해당하는 SRAM에 저장하고 억세스함으로써 매핑처리속도를 현저히 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 트라이리니어 텍스쳐 매핑 가속화장치를 나타낸 블록도, 제3도는 제2도에 있어서 텍셀 어드레스 발생기의 상세 블록도, 제4도는 텍스처 이미지를 밉맵 구조로 도식화한 도면.
Claims (2)
- 텍스쳐 이미지를 저장하는 텍스쳐 메모리, 계산된 최종 칼라값을 저장하는 프레임 버퍼와 라스터 엔진을구비한 트라이리니어 텍스쳐 매핑 가속화장치에 있어서, 상기 라스터 엔진은 U, V 어드레스 발생기; 텍스쳐 이미지를 매핑할 3차원 물체의 크기보다 크거나 작은 밉맵을 저장하기 위한 2개의 SRAM; 3차원 물체를 매핑할 때 픽셀에 대응되는 U.V 어드레스를 상기 U. V 어드레스 발생기로부터 입력받아 인접한 8개의 텍셀에 대한 어드레스를 발생시키는 텍셀어드레스발생기; 및 상기 텍셀어드레스 발생기에서 얻어진 8개 텍셀에 대한 어드레스에 해당하는 8개 텍셀의 최종 칼라값을 계산하여 상기 프레임 버퍼로 출력하는 블렌딩부를 포함하는 것을 특징으로 하는 트라이리니어 텍스쳐 매핑 가속화장치.
- 제1항에 있어서, 상기 텍셀 어드레스 발생기는 2비트 카운터; 상기 U, V 어드레스 발생기에서 출력되는 U,V어드레스를 각각 입력하는 제1레지스터군; 상기 U, V 어드레스를 1씩 증가시켜 U+1, V+1 어드레스를 출력하는 2개의 증가기; 상기 2개의 증가기에서 출력되는 U+1, V+1 어드레스를 입력하는 제2레지스터군; 상기 2비트 카운터의 출력에 따라서, 상기 제1레지스터군과 상기 제2레지스터군에서 각각 출력되는 U, U+1 어드레스와, V, V+1 어드레스에 대하여 각각 선택적으로 출력하는 2개의 멀티플렉서; 및 상기 2개의 멀티플렉서에서 출력되는 U, V 어드레스 혹은, U+1, V 어드레스 혹은, U, V+1 어드레스 혹은, U+1, V+1 어드레스를 입력하여 16비트 어드레스는 상기 3차원 물체보다 약간 큰 밉맵을 저장하는 SRAM으로, 16비트 어드레스 중 14비트는 상기 3차원 물체보다 약간 작은 밉맵을 저장하는 SRAM으로 출력하는 16비트레지스터로 구성되는 것을 특징으로 하는 트라이리니어 텍스쳐 매핑 가속화장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019078A KR100261075B1 (ko) | 1995-06-30 | 1995-06-30 | 트라이리니어 텍스쳐 매핑 가속화 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950019078A KR100261075B1 (ko) | 1995-06-30 | 1995-06-30 | 트라이리니어 텍스쳐 매핑 가속화 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970002754A true KR970002754A (ko) | 1997-01-28 |
KR100261075B1 KR100261075B1 (ko) | 2000-07-01 |
Family
ID=19419468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950019078A KR100261075B1 (ko) | 1995-06-30 | 1995-06-30 | 트라이리니어 텍스쳐 매핑 가속화 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100261075B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100382107B1 (ko) * | 2000-08-26 | 2003-05-01 | 학교법인연세대학교 | 고성능 3 차원 그래픽 가속기를 위한 일관성 버퍼의 방법및 장치 |
KR100956362B1 (ko) * | 2007-11-30 | 2010-05-06 | 삼성중공업 주식회사 | 선박의 동력발생실 |
-
1995
- 1995-06-30 KR KR1019950019078A patent/KR100261075B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100382107B1 (ko) * | 2000-08-26 | 2003-05-01 | 학교법인연세대학교 | 고성능 3 차원 그래픽 가속기를 위한 일관성 버퍼의 방법및 장치 |
KR100956362B1 (ko) * | 2007-11-30 | 2010-05-06 | 삼성중공업 주식회사 | 선박의 동력발생실 |
Also Published As
Publication number | Publication date |
---|---|
KR100261075B1 (ko) | 2000-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3510950B2 (ja) | 3d像のテクスチャ処理及び陰影付け方法 | |
Akeley | Reality engine graphics | |
Molnar et al. | PixelFlow: High-speed rendering using image composition | |
US5606650A (en) | Method and apparatus for storage and retrieval of a texture map in a graphics display system | |
US7158141B2 (en) | Programmable 3D graphics pipeline for multimedia applications | |
US6940514B1 (en) | Parallel initialization path for rasterization engine | |
JP3860859B2 (ja) | 高性能プリミティブ・クリッピング・プリプロセシングを有するコンピュータ・グラフィックス・システム | |
Hart | Perlin noise pixel shaders | |
Winner et al. | Hardware accelerated rendering of antialiasing using a modified A-buffer algorithm | |
EP0870282A4 (ko) | ||
WO2000011605A9 (en) | Fragment operations in a 3d-graphics pipeline | |
EP1025558A2 (en) | A method and apparatus for performing chroma key, transparency and fog operations | |
US5959631A (en) | Hardware and software for the visualization of three-dimensional data sets | |
US6885384B2 (en) | Method of creating a larger 2-D sample location pattern from a smaller one by means of X, Y address permutation | |
JP3623972B2 (ja) | 図形描画処理装置 | |
US6943797B2 (en) | Early primitive assembly and screen-space culling for multiple chip graphics system | |
US7069387B2 (en) | Optimized cache structure for multi-texturing | |
US6933945B2 (en) | Design for a non-blocking cache for texture mapping | |
JP3839871B2 (ja) | 三角形を表わす画素データを生成する装置 | |
US6982719B2 (en) | Switching sample buffer context in response to sample requests for real-time sample filtering and video generation | |
US7360020B2 (en) | Method for improving cache-miss performance | |
KR970002754A (ko) | 트라이리니어 텍스쳐 매핑 가속화장치 | |
KR960002055A (ko) | 그래픽 시스템의 신호처리방법 및 장치 | |
US7042452B1 (en) | Triangle coverage estimation and edge-correct tessellation | |
US7023444B2 (en) | Multi-texturing by walking an appropriately-sized supertile over a primitive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030328 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |