KR970001794B1 - Sog film coating method on semiconductor - Google Patents
Sog film coating method on semiconductor Download PDFInfo
- Publication number
- KR970001794B1 KR970001794B1 KR1019930024968A KR930024968A KR970001794B1 KR 970001794 B1 KR970001794 B1 KR 970001794B1 KR 1019930024968 A KR1019930024968 A KR 1019930024968A KR 930024968 A KR930024968 A KR 930024968A KR 970001794 B1 KR970001794 B1 KR 970001794B1
- Authority
- KR
- South Korea
- Prior art keywords
- sog
- wafer
- driving
- drive shaft
- shaft
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000007888 film coating Substances 0.000 title claims description 5
- 238000009501 film coating Methods 0.000 title claims description 5
- 239000007788 liquid Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 14
- 239000011800 void material Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- 230000005484 gravity Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D1/00—Processes for applying liquids or other fluent materials
- B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
- B05D1/005—Spin coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
제1도는 SOG 도포기의 개략도.1 is a schematic representation of an SOG applicator.
제2a도 및 제2b도는 종래의 SOG막을 도포하는 단계를 도시한 단면도.2A and 2B are cross-sectional views showing steps of applying a conventional SOG film.
제3a도 내지 제3d도는 본 발명에 의한 SOG막을 도포하는 단계를 도시한 단면도.3A to 3D are sectional views showing the step of applying the SOG film according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 구동모터 2 : 구동축1: drive motor 2: drive shaft
3 : 플레이트 10 및 11 : 웨이퍼3: plate 10 and 11: wafer
12A 및 12B : 금속배선 13 : 산화막12A and 12B: Metallization 13: Oxide Film
14 : 틈 25A, 25B 및 25C : SOG 액14: gap 25A, 25B and 25C: SOG liquid
16 및 26 : SOG 막 17 : 보이드16 and 26: SOG membrane 17: void
본 발명은 반도체 소자의 스핀-온-글래스(SOG)막 도포 방법에 관한 것으로, 특히 금속층간의 절연 및 평탄화를 위해 사용하는 스핀-온-글래스(Spin-On-Glass); SOG)막의 도포 방법에 관한 것이다.The present invention relates to a method for applying a spin-on-glass (SOG) film to a semiconductor device, and in particular, spin-on-glass (Spin-On-Glass) used for insulating and planarization between metal layers; SOG) coating method.
일반적으로 반도체 소자의 제조 공정에서 금속층은 이중 또는 다중 구조로 형성되며 금속층간에는 절연 및 평탄화를 위하여 금속층간 절연막이 형성된다. 그런데 반도체 소자가 고집적화됨에 따라 표면의 단차가 증가되기 때문이며 평탄도가 저하되며, 이에 의해 후속 공정의 진행이 어려워진다. 그러므로 이를 방지하기 위해서는 평탄도가 양호한 물질을 이용하여 금속층간 절연막을 형성해야 하는데, 근래에 들어 평탄도가 양호한 SOG를 이용한다.In general, in the process of manufacturing a semiconductor device, the metal layer is formed in a double or multiple structures, and an intermetallic insulating film is formed between the metal layers for insulation and planarization. However, as the semiconductor devices are highly integrated, the level difference of the surface is increased, and the flatness is lowered, thereby making it difficult to proceed with subsequent processes. Therefore, in order to prevent this, it is necessary to form an intermetallic insulating film using a material having a good flatness. In recent years, SOG having a good flatness is used.
상기 SOG는 제1도에 도시된 SOG 도포기에 의해 도포된다. 상기 SOG 도포기는 구동모터(1)와 그에 연결된 구동축(2) 그리고 상기 구동축(2)을 통해 상기 구동모터(1)로부터의 회전력을 전달받으며 웨이퍼(10)가 장착되는 플레이트(3)로 구성된다. 그러면 상기 SOG 도포기를 이용한 종래의 SOG막 도포 방법을 제2a및 제2b도를 통해 설명하면 다음과 같다.The SOG is applied by the SOG applicator shown in FIG. The SOG applicator includes a drive motor 1, a drive shaft 2 connected thereto, and a plate 3 on which the wafer 10 is mounted while receiving rotational force from the drive motor 1 through the drive shaft 2. . Next, the conventional SOG film coating method using the SOG applicator will be described with reference to FIGS. 2A and 2B.
제2a 및 제2b도는 종래의 SOG막을 도포하는 단계를 도시한 단면도로서, 제2a도는 웨이퍼(11)상에 상호 인접하는 금속배선(12a 및 12b)을 형성한 후 플라즈마 화학기상증착(PECVD) 방법을 이용하여 전체 구조 상부에 산화막(13)을 얇게 형성하고 상기 산화막(13)상에 SOG액(15)을 도포한 상태의 단면도로서, 상기 SOG액(15)이 도포되는 과정을 설명하면 다음과 같다.2A and 2B are cross-sectional views showing a step of applying a conventional SOG film, and FIG. 2A is a plasma chemical vapor deposition (PECVD) method after forming metal interconnects 12a and 12b adjacent to each other on a wafer 11. A cross-sectional view of a state in which the oxide film 13 is thinly formed on the entire structure and the SOG solution 15 is applied on the oxide film 13 will be described. same.
먼저, 상기 웨이퍼(11)를 상기 플레이트(3)상에 장착한 후 상기 구동모터(1)를 동작시켜 웨이퍼(10)가 회전되도록 한다. 그리고 상기 SOG액(15)을 상기 웨이퍼(11) 전면에 도포한다. 이때 상기 웨이퍼(11)의 회전에 의한 원심력과 중력(F1, F2, F3, F4)에 의해 상기 SOG액(15)이 상기 금속배선과 금속배선(12A 및 12B) 사이의 틈(14)으로 플로우 된다.First, the wafer 11 is mounted on the plate 3, and then the driving motor 1 is operated to rotate the wafer 10. The SOG solution 15 is applied to the entire surface of the wafer 11. At this time, the SOG liquid 15 is separated from the metal wirings 12A and 12B by the centrifugal force and gravity F 1 , F 2 , F 3 , F 4 due to the rotation of the wafer 11. 14).
제2b도는 상기 제2a도의 공정을 계속적으로 실시하므로써 상기 금속배선(12A)과 금속배선(12B) 사이의 틈(14)이 완전히 매립되어 표면이 평탄화된 SOG막(16)이 형성된 상태의 단면도인데, 상기 금속배선(12A 12B)의 단차로 인해 형성된 상기 틈(14)에 보이드(17)가 생성됨을 알 수 있다.FIG. 2B is a cross-sectional view of the SOG film 16 in which the gap 14 between the metal wiring 12A and the metal wiring 12B is completely filled and the surface is flattened by continuously performing the process of FIG. 2A. It can be seen that the voids 17 are formed in the gap 14 formed due to the step of the metal wiring 12A 12B.
상기와 같이 보이드가 생성되는 현상은 소자가 고집적화되면서 금속배선간의 간격이 미세화되고 표면의 단차가 증가되기 때문에 더욱 심하게 나타난다. 그러므로 종래의 방법과 같이 웨이퍼의 회전에 의한 원심력과 중력만을 이용하여 SOG막(16)을 형성하게 되면 소자의 수율 및 신뢰성이 저하된다.The phenomenon in which the voids are generated is more severe because the gap between the metal wirings becomes finer and the step height of the surface increases as the device is highly integrated. Therefore, when the SOG film 16 is formed using only the centrifugal force and gravity caused by the rotation of the wafer as in the conventional method, the yield and reliability of the device are deteriorated.
따라서 본 발명은 웨이퍼가 회전되는 상태에서 웨이퍼를 좌.우 그리고 상.하로 구동시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 스핀-온-글래스막 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a spin-on-glass film of a semiconductor device which can solve the above-mentioned disadvantages by driving the wafer left, right and up and down while the wafer is rotated.
상기한 목적을 달성하기 위한 본 발명은 구동모터와, 상기 구동모터에 연결된 구동축과, 상기 구동축을 통해 상기 구동모터로부터의 회전력을 전달받으며 웨이퍼가 장착되는 플레이트로 구성되는 SOG 도포기를 이용한 반도체 소자의 SOG막 도포 방법에 있어서, 금속배선이 형성된 웨이퍼상에 플레이트 증착 방법으로 산화막을 형성한 후 상기 웨이퍼를 상기 플레이트상에 위치시키는 단계와, 상기 단계로부터 상기 구동모터를 동작시켜 상기 웨이퍼가 회전되도록 하며 상기 웨이퍼상에 SOG액을 1차 도포하는 단계와, 상기 단계로부터 상기 구동축을 좌.우로 구동시키며 상기 웨이퍼가 회전하는 상태에서 상기 웨이퍼상에 SOG액을 2차 도포하는 단계와, 상기 단계로부터 상기 구동축을 원위치시킨 후 상기 구동축을 상.하로 구동시키며 상기 웨이퍼가 회전하는 상태에서 상기 웨이퍼상에 SOG액을 3차 도포하는 단계로 이루어지는 특징으로 하고, 상기 1차 도포 공전에 의해 도포되는 상기 SOG액의 두께는 전체 SOG 두께의 10 내지 20%이고, 상기 2차 도포 공정에 의해 도포되는 상기 SOG액의 두께는 상기 전체 SOG 두께의 50 내지 60%인 것을 특징으로 하며, 상기 구동축의 좌.우 구동 각도는 3 내지 5°이며 초당 1 내지 5회 구동되도록 하고, 상기 구동축의 상.하 구동 높이는 0.5 내지 1.5Cm이며 초당 3 내지 5회 구동되도록 하는 것을 특징으로 한다.The present invention for achieving the above object is of the semiconductor device using a SOG applicator consisting of a drive motor, a drive shaft connected to the drive motor, and a plate on which a wafer is mounted and receives a rotational force from the drive motor through the drive shaft In the SOG film coating method, after forming an oxide film on the wafer on which the metal wiring is formed by placing the oxide film on the plate, and operating the drive motor from the step to rotate the wafer Firstly applying the SOG liquid onto the wafer, and secondly applying the SOG liquid onto the wafer while the wafer is rotated while driving the drive shaft left and right from the step; After the drive shaft is home, the drive shaft is driven up and down and the wafer is rotated. And a third step of applying SOG solution on the wafer in the state, wherein the thickness of the SOG solution applied by the first coating revolving is 10 to 20% of the total SOG thickness, and the second coating step The thickness of the SOG liquid applied by the characterized in that the 50 to 60% of the total thickness of the SOG, the left and right driving angle of the drive shaft is 3 to 5 ° to drive 1 to 5 times per second, the drive shaft The upper and lower driving height is 0.5 to 1.5Cm and is characterized in that to drive 3 to 5 times per second.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제3a도 내지 제3d도는 본 발명에 의한 SOG막을 도포하는 단계를 도시한 단면도로서, 상기 제1도를 재 참조하여 설명하면 다음과 같다.3a to 3d are cross-sectional views showing the step of applying the SOG film according to the present invention, which will be described with reference to FIG.
제3a도는 웨이퍼(11)상에 상호 인접하는 금속배선(12A, 12B)을 형성한 후 플레이트 화학기상증착(PECVD) 방법을 이용하여 전체 구조 상부에 산화막(13)을 얇게 형성하고 상기 산화막(13)상에 SOG액(25A)을 1차 도포한 상태의 단면도로서, 상기 웨이퍼(11)의 회전에 의한 원심력과 중력(F1, F2, F3, F4)에 의해 상기 SOG액(25A)이 상기 웨이퍼(11) 전면에 도포된다. 이때 도포되는 상기 SOG액(25A)의 두께는 전체 SOG 두께의 10 내지 20% 정도가 되도록 한다.3A illustrates the formation of metal oxides 12A and 12B adjacent to each other on the wafer 11, and then forming a thin oxide layer 13 on the entire structure by using a plate chemical vapor deposition (PECVD) method. ) in a cross-sectional view of the state of applying the SOG liquid (25A) 1 primary phase, the rotational centrifugal force and gravity (F 1 by the wafer (11), F 2, F 3, F 4) by the SOG solution (25A ) Is applied to the entire surface of the wafer 11. At this time, the thickness of the SOG liquid 25A to be applied is about 10 to 20% of the total SOG thickness.
제3b도는 상기 구동축(2)을 좌.우로 구동시키면서 상기 프레이트(3)를 회전시켜 상기 웨이퍼(11)가 경사진 상태로 회전되도록 하며 상기 웨이퍼(11)상에 SOG액(25B)을 2차도포한 상태의 단면도로서, 상기 웨이퍼(11)가 경사진 상태로 회전되기 때문에 상기 웨이퍼(11)의 회전에 의한 원심력과 중력(F1, F2, F3, F4) 그리고 상기 구동축(2)의 좌.우 구동에 의한 힘(F5)이 동시에 작용하여 상기 SOG액(25B)이 상기 금속배선(12A, 12B)간에 형성된 깊은 틈(14)내로 플로우된다. 이때 도포되는 상기 SOG액(25B)의 두께는 전체 SOG 두께의 50 내지 60% 정도가 되도록 하며 상기 구동축(2)은 약 3 내지 5°정도의 경사각으로 초(sec)당 1 내지 5회 정도 구동하도록 한다.3b shows that the wafer 11 is rotated in an inclined state by rotating the plate 3 while driving the drive shaft 2 to the left and right, and the SOG liquid 25B is secondary to the wafer 11. As the cross-sectional view of the coated state, since the wafer 11 is rotated in an inclined state, the centrifugal force and gravity (F 1 , F 2 , F 3 , F 4 ) by the rotation of the wafer 11 and the drive shaft 2 The force F 5 by the left and right driving of) acts simultaneously to flow the SOG liquid 25B into the deep gap 14 formed between the metal wires 12A and 12B. In this case, the thickness of the SOG liquid 25B to be applied is about 50 to 60% of the total SOG thickness and the drive shaft 2 is driven about 1 to 5 times per second at an inclination angle of about 3 to 5 °. Do it.
제3c도는 상기 구동축(2)을 원위치시킨 후 상기 구동축(2)이 상.하 운동을 하도록 하며 상기 웨이퍼(11)를 회전시키는 상태에서 SOG액(25C)을 3차 도포한 상태의 단면도로서, 상기 웨이퍼(11)가 상.하로 구동되는 상태로 회전되기 때문에 상기 웨이퍼(11)의 회전에 의한 원심력과 중력(F1, F2, F3, F4) 그리고 상기 구동축(2)의 상.하 운동에 의한 힘(F6)이 동시에 작용하여 상기 SOG액(25C)내에 보이드와 같은 공간이 형성되지 않는다. 이때 상기 구동축(2)은 0.5 내지 1.5Cm 정도의 높이로 초당 3 내지 5회 정도 구동되도록 한다.3C is a cross-sectional view of a state in which the driving shaft 2 is vertically coated after the driving shaft 2 is moved up and down and the SOG liquid 25C is applied in the state in which the wafer 11 is rotated. Centrifugal force and gravity (F 1 , F 2 , F 3 , F 4 ) by the rotation of the wafer 11 and the top of the drive shaft 2 because the wafer 11 is rotated while being driven up and down. The force F 6 due to the lower motion simultaneously acts so that no void-like space is formed in the SOG liquid 25C. In this case, the drive shaft 2 is driven about 3 to 5 times per second at a height of about 0.5 to 1.5Cm.
제3d도는 상기 제3c도의 도포 공정을 계속 실시하여 틈(14)이 완전히 매립되어 표면이 평탄화된 SOG막(26)이 형성된 상태의 단면도이다.FIG. 3D is a cross-sectional view of the SOG film 26 in which the gap 14 is completely filled and the surface is flattened by continuing the application process of FIG. 3C.
상술한 바와 같이 본 발명에 의하면 웨이퍼가 회전되는 상태에서 웨이퍼상에 SOG액을 소정 두께로 도포한다. 그리고 구동축을 좌.우로 기울여 웨이퍼가 기울어진채로 회전하도록 하며 소정 두께의 SOG액을 다시 상기 웨이퍼상에 도포한다. 이후 상기 구동축을 원위치시킨다. 그리고 상기 구동축을 상.하로 구동시키며 회전되는 상태에서 나머지 두께의 SOG액을 상기 웨이퍼상에 도포한다. 그러므로 깊은 틈까지 SOG액이 완전히 매립되며 SOG액 내에 보이드와 같은 공간이 형성되지 않는다. 따라서 절연 및 평탄도가 양호한 SOG막을 형성하여 소자의 신뢰성 및 수율이 향상될 수 있는 효과가 있다.As described above, according to the present invention, the SOG liquid is applied to the wafer with a predetermined thickness while the wafer is rotated. The drive shaft is tilted left and right so that the wafer rotates while tilting, and the SOG liquid having a predetermined thickness is again applied onto the wafer. After that, the drive shaft is returned to its original position. Then, while driving the drive shaft up and down, the SOG liquid of the remaining thickness is coated on the wafer. Therefore, the SOG liquid is completely filled up to the deep gap, and void-like spaces are not formed in the SOG liquid. Therefore, the SOG film having good insulation and flatness is formed, thereby improving the reliability and yield of the device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024968A KR970001794B1 (en) | 1993-11-23 | 1993-11-23 | Sog film coating method on semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024968A KR970001794B1 (en) | 1993-11-23 | 1993-11-23 | Sog film coating method on semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950013587A KR950013587A (en) | 1995-06-15 |
| KR970001794B1 true KR970001794B1 (en) | 1997-02-15 |
Family
ID=19368702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930024968A KR970001794B1 (en) | 1993-11-23 | 1993-11-23 | Sog film coating method on semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970001794B1 (en) |
-
1993
- 1993-11-23 KR KR1019930024968A patent/KR970001794B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013587A (en) | 1995-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471091A (en) | Techniques for via formation and filling | |
| US5532516A (en) | Techniques for via formation and filling | |
| EP0657925B1 (en) | Planarization technique for an integrated circuit | |
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US5296092A (en) | Planarization method for a semiconductor substrate | |
| US6046104A (en) | Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias | |
| US6849293B2 (en) | Method to minimize iso-dense contact or via gap filling variation of polymeric materials in the spin coat process | |
| JPH11204645A (en) | Interlayer insulating film of semiconductor device and manufacture thereof | |
| JP2000089253A (en) | Production of integral circuit device | |
| US5567660A (en) | Spin-on-glass planarization by a new stagnant coating method | |
| KR970001794B1 (en) | Sog film coating method on semiconductor | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| US5691240A (en) | Method for forming blanket planarization of the multilevel interconnection | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| KR19990054912A (en) | Method of forming interlayer insulating film of semiconductor device | |
| JP3097839B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100217909B1 (en) | Method for forming multi metal interconnection layer of semiconductor device | |
| KR960015734A (en) | Manufacturing method of semiconductor device | |
| KR100355864B1 (en) | a manufacturing method of a semiconductor device | |
| KR100571404B1 (en) | Method for manufacturing metal plug of semiconductor device | |
| JPH053257A (en) | Film formation for semiconductor device | |
| KR100231733B1 (en) | Method forming planarization film of semiconductor device | |
| KR100562321B1 (en) | Formation method of sog film in semiconductor device | |
| KR100620153B1 (en) | Method for forming inter-layer dielectrics of semiconductor device | |
| JPS63289836A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |