KR970000250Y1 - Frequency modulator using phase fixed loop - Google Patents
Frequency modulator using phase fixed loop Download PDFInfo
- Publication number
- KR970000250Y1 KR970000250Y1 KR2019940009598U KR19940009598U KR970000250Y1 KR 970000250 Y1 KR970000250 Y1 KR 970000250Y1 KR 2019940009598 U KR2019940009598 U KR 2019940009598U KR 19940009598 U KR19940009598 U KR 19940009598U KR 970000250 Y1 KR970000250 Y1 KR 970000250Y1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- modulation
- voltage controlled
- phase
- voltage
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims description 27
- 238000001914 filtration Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음.No content.
Description
제1도는 PLL 루프 내부에서 수행되는 종래의 FSK 혹은 FM 변조장치를 나타내는 블럭도이다.1 is a block diagram showing a conventional FSK or FM modulator performed inside a PLL loop.
제2도는 제1도에 도시된 FSK 혹은 FM 변조장치의 변조응답특성곡선이다.2 is a modulation response characteristic curve of the FSK or FM modulator shown in FIG.
제3도는 PLL 루프 외부에서 수행되는 종래의 FSK 혹은 FM 변조장치를 나타내는 블럭도이다.3 is a block diagram showing a conventional FSK or FM modulator performed outside the PLL loop.
제4도는 제3도에 도시된 FSK 혹은 FM 변조장치의 변조응답특성곡선이다.4 is a modulation response characteristic curve of the FSK or FM modulator shown in FIG.
제5도는 본 고안에 의한 위상고착루프를 이용한 주파수 변조장치의 일실시예에 따른 블럭도이다.5 is a block diagram according to an embodiment of a frequency modulation device using a phase locked loop according to the present invention.
제6도는 제5도에 도시된 주파수 변조장치의 변조응답특성곡선이다.6 is a modulation response characteristic curve of the frequency modulator shown in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
31 : 온도보상 수정발진기 32 : 위상검출기31: temperature compensation crystal oscillator 32: phase detector
33 : 루프 필터 34, 35 : 전압제어발진기33: loop filter 34, 35: voltage controlled oscillator
36 : 전압제어수정발진기 37 : 혼합기36: voltage controlled crystal oscillator 37: mixer
38 : 저역통과필터38: low pass filter
본 고안은 위상고착루프를 이용한 주파수 변조장치에 관한 것으로, 특히 위상고착루프(Phase Locked Loop : 이하 PLL이라 약함)의 내부변조와 외부변조 특성을 혼합한 주파수 변조장치에 관한 것이다.The present invention relates to a frequency modulation device using a phase locked loop, and more particularly, to a frequency modulator in which a phase locked loop (hereinafter, referred to as a PLL) is mixed with internal and external modulation characteristics.
제1도에 도시된 바와 같이 기존의 헤테로다인(Heterodyne) PLL에 있어서 PLL 루프 내부인 전압제어발진기(5)에서 출력되는 신호에 의해 주파수변조(Frequency Modulation)이나 주파수 편이 키잉(Frequency Shift Keying : 이하 FSK라 약함) 변조를 행하는 종래의 주파수 변조장치에서는 제2도에 도시된 바와 같이 PLL 루프 대역폭에 영향을 받는다. 즉, PLL 루프 대역폭을 차단주파수(Cut-off Frequency)로 하는 고역통과필터 형태의 변조응답특성을 얻게 된다. (Phase Lock Techniques, F. M. Gardner 著 참조) 이러한 경우, 변조응답특성을 좋게 하기 위해서는 PLL 루프 대역폭을 더 낮추어 주어야 한다. 따라서 루프 대역폭을 낮추게 되면 PLL 루프의 특성상, 루푸가 정상상태에 도달하는데 소요되는 PLL 응답시간이 길어지는 문제점이 발생한다.As shown in FIG. 1, in a conventional heterodyne PLL, a frequency modulation or frequency shift keying is performed by a signal output from the voltage controlled oscillator 5 inside the PLL loop. In a conventional frequency modulator that performs modulation (FSK), the PLL loop bandwidth is affected as shown in FIG. That is, the modulation response characteristic of the high pass filter having the PLL loop bandwidth as the cut-off frequency is obtained. (See Phase Lock Techniques, F. M. Gardner)). In this case, the PLL loop bandwidth must be lowered for better modulation response. Therefore, if the loop bandwidth is lowered, the PLL response time, which is required for the loop to reach a steady state, becomes long due to the characteristics of the PLL loop.
한편, 제3도에 도시된 바와 같이 수정발진기(제1도의 6)를 전압제어 수정발진기(Voltage Controlled Crystal Oscilator)(25)로 교체하고 PLL 루프 외부인 전압제어 수정발진기(25)에서 출력하는 신호에 의해 FM이나 FSK 변조를 행하게 되면 제4도에 도시된 바와 같이, 제1도에서의 PLL 루프 내부 변조와 마찬가지로 PLL 루프 대역폭에 영향을 받는다. 즉, PLL 루프 대역폭을 차단주파수로 하는 저역통과필터 형태의 변조응답특성을 얻게 된다. (Phase Lock Techiques, F. M. Gardner 著 참조) 이러한 경우, 변조응답특성을 좋게 하기 위해서는 PLL 루프 대역폭을 더 높여 주어야 한다. 따라서, 루프 대역폭을 높이게 되면 루프 대역폭을 낮추게 되는 경우와 마찬가지로, PLL 루프의 특성상, 루프가 정상상태에 도달하는데 소요되는 PLL 응답시간이 길어지는 문제점이 발생한다.On the other hand, as shown in FIG. 3, the crystal oscillator (6 in FIG. 1) is replaced with a voltage controlled crystal oscillator 25 and a signal output from the voltage controlled crystal oscillator 25 outside of the PLL loop. By performing FM or FSK modulation, as shown in FIG. 4, the PLL loop bandwidth is affected as in the PLL loop internal modulation in FIG. In other words, the modulation response characteristics of a low pass filter having a PLL loop bandwidth as a cutoff frequency are obtained. (See Phase Lock Techiques, F. M. Gardner)) In this case, the PLL loop bandwidth must be increased to improve the modulation response. Therefore, when the loop bandwidth is increased, as in the case where the loop bandwidth is lowered, the PLL response time for the loop to reach a steady state is long due to the characteristics of the PLL loop.
따라서, 제2도 혹은 제4도에 도시된 것과 같은 변조응답특성을 갖는 주파수 변조장치에 의하면, 아날로그 음성을 변조하는 FM 변조의 경우에는 왜곡이 많은 신호가 출력되며, 디지탈 데이타를 변조하는 FSK 변조의 경우에는 지터(Jitter)가 많고 개안도(Eye Opening)가 좁게 되어 데이타에 에러를 유발시키는 문제가 발생한다.Therefore, according to the frequency modulation device having the modulation response characteristic as shown in FIG. 2 or FIG. 4, in the case of FM modulation for modulating analog voice, a signal with high distortion is output, and FSK modulation for modulating digital data. In this case, there is a lot of jitter and the eye opening becomes narrow, causing a problem in the data.
따라서 본 고안의 목적은 상술한 문제점을 해결하기 위하여 PLL에서 PLL 루프 대역폭을 차단주파수로 하는 고역통과필터 형태의 내부변조특성과 PLL 루프 대역폭을 차단주파수로 하는 저역통과필터 형태의 외부변조 특성을 조합하여 이용함으로써, PLL의 루프 대역폭에 상관없이 전대역에서 일정한 변조응답특성을 얻기 위한 주파수 변조장치를 제공하는데 있다.Therefore, an object of the present invention is to combine the internal modulation characteristics of the high pass filter type using the PLL loop bandwidth as the cutoff frequency and the external modulation characteristics of the low pass filter type using the PLL loop bandwidth as the cutoff frequency. The present invention provides a frequency modulation device for obtaining a constant modulation response characteristic in all bands regardless of the loop bandwidth of the PLL.
상기 목적을 달성하기 위하여 본 고안에 의한 위상고착루프를 이용한 주파수 변조장치는 위상고착루프의 기준주파수를 만들어 주기 위한 온도보상 수정발진기; 상기 온도보상 수정발진기에서 출력되는 기준주파수신호의 위상과 비교주파수신호의 위상을 비교하여 그 위상차를 전압으로 변환하기 위한 위상검출기; 상기 위상검출기에서 출력되는 전압을 여파 및 정류하기 위한 루프필터; 변조입력신호에 따라서 상기 루프필터에서 출력되는 전압을 변조시키는 가산기; 상기 가산기에서 변조된 전압에 따라서 주파수를 가변시켜 주파수변조출력으로 공급하는 전압제어발진기; 상기 위상고착루프의 국부발진주파수를 생성하며, 상기 변조입력신호에 따라서 주파수변조를 행하기 위한 전압제어 수정발진기; 상기 전압제어발진기에서 출력되는 주파수 변조신호와 상기 전압제어 수정발진기에서 출력되는 주파수 변조신호를 혼합하기 위한 혼합기; 및 상기 혼합기에서 출력되는 신호를 저역통과 필터링하여 위상검출기의 비교주파수신호로 공급하기 위한 저역통과필터(38)를 포함하며, 상기 전압제어발진기에서의 위상고착루프 내부 주파수변조와 상기 전압제어 수정발진기에서의 위상고착루프 외부 주파수 변조는 동시에 행해지는 것을 특징으로 한다.Frequency modulation device using a phase locked loop according to the present invention to achieve the above object is a temperature compensation crystal oscillator for making a reference frequency of the phase locked loop; A phase detector for comparing a phase of a reference frequency signal output from the temperature compensation crystal oscillator with a phase of a comparison frequency signal and converting the phase difference into a voltage; A loop filter for filtering and rectifying the voltage output from the phase detector; An adder for modulating a voltage output from the loop filter according to a modulation input signal; A voltage controlled oscillator for varying the frequency according to the voltage modulated by the adder and supplying the frequency modulated output; A voltage controlled crystal oscillator for generating a local oscillation frequency of said phase locked loop and for performing frequency modulation in accordance with said modulation input signal; A mixer for mixing the frequency modulated signal output from the voltage controlled oscillator and the frequency modulated signal output from the voltage controlled crystal oscillator; And a low pass filter (38) for low pass filtering the signal output from the mixer to supply the comparison frequency signal of the phase detector, wherein the internal frequency modulation of the phase locked loop and the voltage controlled crystal oscillator in the voltage controlled oscillator The phase locked loop external frequency modulation in is characterized in that it is performed simultaneously.
이하, 첨부된 도면을 참조하여 본 고안에 대하여 설명하기로 한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
제5도는 본 고안에 의한 위상고착루프를 이용한 주파수 변조장치의 일실시예에 따른 블럭도이다.5 is a block diagram according to an embodiment of a frequency modulation device using a phase locked loop according to the present invention.
제5도에 도시된 블럭도의 구성은, PLL의 기준주파수를 만들어 주기 위한 온도보상 수정발진기(31)와, 온도보상 수정발진기(31)에서 출력되는 기준주파수신호의 위상과 비교주파수신호의 위상을 비교하여 그 위상차를 전압으로 변환하기 위한 위상검출기(32)와, 위상검출기(32)에서 출력되는 전압을 여파 및 정류하기 위한 루프 필터(33)와, 루프 필터(33)에서 출력되는 전압을 변조입력신호(Vf)와 가산하는 가산기(34)와, 가산기(34)에서 변조된 전압에 따라서 주파수를 가변시키는 내부 주파수 변조를 행하여 주파수변조출력으로 공급하는 전압제어발진기(35)와, PLL의 국부발진주파수를 생성하며, 변조입력신호(Vf)를 입력으로 하여 외부 주파수변조를 행하기 위한 전압제어 수정발진기(36)와, 전압제어발진기(35)에서 출력되는 주파수와 전압제어 수정발진기(36)에서 출력되는 주파수를 혼합하기 위한 혼합기(37)와, 혼합기(37)에서 출력되는 신호를 저역통과 필터링하여 위상검출기(32)의 비교주파수신호로 공급하기 위한 저역통과필터(38)로 이루어진다.In the block diagram shown in FIG. 5, the phase of the reference frequency signal output from the temperature compensation crystal oscillator 31 and the temperature compensation crystal oscillator 31 for generating the reference frequency of the PLL and the phase of the comparison frequency signal are shown. The phase detector 32 for converting the phase difference into a voltage, the loop filter 33 for filtering and rectifying the voltage output from the phase detector 32, and the voltage output from the loop filter 33 are compared. An adder 34 that adds to the modulation input signal Vf, a voltage controlled oscillator 35 that performs internal frequency modulation to vary the frequency in accordance with the voltage modulated by the adder 34, and supplies it to the frequency modulation output; A voltage controlled crystal oscillator 36 for generating a local oscillation frequency and performing external frequency modulation by inputting a modulation input signal Vf, and a frequency controlled crystal oscillator 36 outputted from the voltage controlled oscillator 35. ) It made up to the output mixer 37 for mixing the frequency signal output from the mixer 37 to a low-pass filter 38 for supplying a comparison signal of the phase frequency detector 32, low-pass filters.
제6도는 제5도에 도시된 주파수 변조장치의 변조응답특성곡선으로서, 변조입력신호(Vf)의 주파수(fv)에 따라 출력주파수신호(fOUT)의 변조특성이, 제2도에 도시된 바와 같은 PLL 루프 대역폭을 차단주파수로 하는 고역통과필터 형태의 내부 변조특성과 제4도에 도시된 바와 같은 PLL 루프 대역폭을 차단주파수로 하는 저역통과필터 형태의 외부 변조특성이 혼합되도록 구성함으로써, PLL의 루프 대역폭 즉 차단주파수에 상관없이 전대역에서 일정한 변조응답특성을 나타내는 것을 알 수 있다.FIG. 6 is a modulation response characteristic curve of the frequency modulation device shown in FIG. 5, wherein the modulation characteristics of the output frequency signal f OUT according to the frequency fv of the modulation input signal Vf are shown in FIG. The PLL is configured by mixing the internal modulation characteristics of the high pass filter type using the PLL loop bandwidth as the cutoff frequency and the external modulation characteristics of the low pass filter type using the PLL loop bandwidth as the cutoff frequency as shown in FIG. It can be seen that the modulation bandwidth is constant in all bands regardless of the loop bandwidth, that is, the cutoff frequency.
그러면 본 고안의 동작을 제5도와 제6도를 참조하여 설명하기로 한다.Then, the operation of the present invention will be described with reference to FIG. 5 and FIG.
제5도를 참조하면, 온도보상 수정발진기(Temparature Compensated Crystal Oscilator)(31)는 PLL의 기준주파수(fr)를 생성하여 위상검출기(32)로 인가한다.Referring to FIG. 5, the temperature compensation crystal oscillator 31 generates and applies a reference frequency fr of the PLL to the phase detector 32.
위상검출기(32)는 기준주파수(fr)의 위상과, 헤테로다인 PLL의 국부발진기인 전압제어 수정발진기(36)의 출력주파수와 전압제어발진기(35)의 출력주파수를 혼합한 후, 저역통과필터(38)를 통과하여 만들어진 비교주파수(fIF)의 위상을 비교하여 그 위상차를 전압으로 변환하여 루프필터(33)로 인가한다.The phase detector 32 mixes the phase of the reference frequency fr and the output frequency of the voltage controlled crystal oscillator 36, which is a local oscillator of the heterodyne PLL, and the output frequency of the voltage controlled oscillator 35, and then the low pass filter. The phases of the comparison frequencies f IF made by passing through 38 are compared, and the phase difference is converted into a voltage and applied to the loop filter 33.
루프 필터(33)는 위상검출기(32)의 출력전압을 여파하고 정류하여 가산기(34)로 인가한다.The loop filter 33 filters, rectifies and outputs the output voltage of the phase detector 32 to the adder 34.
이때, 헤테로다인 PLL에서 FM이나 FSK 변조 등의 주파수변조를 행하고자 할 경우, 변조입력신호(Vf)를 가산기(34)와 전압제어 수정발진기(36)에 각각 인가한다.At this time, when frequency modulation such as FM or FSK modulation is to be performed in the heterodyne PLL, the modulation input signal Vf is applied to the adder 34 and the voltage controlled crystal oscillator 36, respectively.
가산기(34)는 변조입력신호(Vf)와 루프필터(33)의 출력전압을 가산하여 위상검출기(32)에서 출력되는 전압을 변조시켜 전압제어발진기(35)로 인가하고, 전압제어발진기(35)는 가산기(34)의 출력전압에 따라서 가변되는 출력주파수신호(fOUT)를 출력한다.The adder 34 adds the modulation input signal Vf and the output voltage of the loop filter 33 to modulate the voltage output from the phase detector 32 and applies the voltage to the voltage controlled oscillator 35, and the voltage controlled oscillator 35. ) Outputs an output frequency signal f OUT that varies in accordance with the output voltage of the adder 34.
전압제어 수정발진기(36)는 헤테로다인 PLL의 국부발진기로서, 변조입력신호(Vf)에 의해 FM 혹은 FSK 변조를 행하여 혼합기(37)로 인가한다. 이때, 전압제어 수정발진기(36)에서의 주파수변조와 상술한 전압제어발진기(35)에서의 주파수 변조는 동시에 행해지도록 한다.The voltage controlled crystal oscillator 36 is a local oscillator of the heterodyne PLL, and performs FM or FSK modulation on the modulator input signal Vf and applies it to the mixer 37. At this time, the frequency modulation in the voltage controlled crystal oscillator 36 and the frequency modulation in the voltage controlled oscillator 35 described above are performed at the same time.
혼합기(37)는 전압제어발진기(34, 35)의 주파수 변조신호와 전압제어수정발진기(36)의 주파수 변조신호를 혼합하여 저역통과필터(LPF : 38)로 인가한다.The mixer 37 mixes the frequency modulated signals of the voltage controlled oscillators 34 and 35 and the frequency modulated signals of the voltage controlled crystal oscillator 36 and applies them to the low pass filter LPF 38.
저역통과필터(38)는 혼합기(37)의 출력신호 중 내부변조(Intermodulation) 곱(Products)을 제거하여 비교주파수신호(fIF)로서 위상검출기(32)로 인가한다.The low pass filter 38 removes an intermodulation product of the output signal of the mixer 37 and applies it to the phase detector 32 as a comparison frequency signal f IF .
따라서, PLL 루프 내부의 전압제어발진기(35)와 루프 외부의 전압제어 수정발진기(36)에서 동시에 FM 및 FSK 변조를 행함으로써, 제6도에서와 같이 변조입력신호(Vf)의 전 주파수대역에서 일정한 변조응답특성을 얻을 수 있다.Therefore, by simultaneously performing FM and FSK modulation on the voltage controlled oscillator 35 inside the PLL loop and the voltage controlled crystal oscillator 36 outside the loop, in the entire frequency band of the modulation input signal Vf as shown in FIG. Constant modulation response characteristics can be obtained.
즉, 제5도에 도시된 주파수 변조장치는 제1도에 도시된 PLL 내부변조에 의한 변조응답특성(제2도)과 제3도에 도시된 PLL 외부변조특성(제4도)이 혼합됨으로써 제6도에 도시된 바와 같이 PLL 루프 대역폭에 상관없이 전 대역에서 일정한 변조응답특성을 얻게 된다.That is, the frequency modulation device shown in FIG. 5 is a mixture of modulation response characteristics (FIG. 2) by PLL internal modulation shown in FIG. 1 and PLL external modulation characteristics (FIG. 4) shown in FIG. As shown in FIG. 6, a constant modulation response characteristic is obtained in all bands regardless of the PLL loop bandwidth.
상술한 바와 같이 본 고안에 의한 위상고착루프를 이용한 주파수 변조장치에서는 PLL 루프 내부에 위치한 전압제어발진기와 PLL 루프 외부에 위치한 전압제어 수정발진기에서 동시에 FM 혹은 FSK 변조를 행함으로써 변조입력신호의 전체 주파수대역에서 일정한 변조응답특성을 얻을 수 있는 이점이 있다.As described above, in the frequency modulation device using the phase locked loop according to the present invention, the frequency of the modulated input signal is performed by simultaneously performing FM or FSK modulation on the voltage controlled oscillator located inside the PLL loop and the voltage controlled crystal oscillator located outside the PLL loop. There is an advantage in that a constant modulation response characteristic can be obtained in a band.
그러므로 아날로그 음성신호를 변조하는 FM 변조에서는 왜곡이 작은 변조응답특성을 얻을 수 있고, 디지탈 데이타를 변조하는 FSK 변조에서는 지터가 작고 개안도가 넓은 변조응답특성을 얻을 수 있으므로 데이타의 에러를 줄일 수 있다.Therefore, in FM modulation that modulates an analog voice signal, a modulation response characteristic with low distortion can be obtained. In FSK modulation that modulates digital data, a modulation response characteristic with low jitter and a wide open eye can be obtained, thereby reducing data error. .
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019940009598U KR970000250Y1 (en) | 1994-04-30 | 1994-04-30 | Frequency modulator using phase fixed loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019940009598U KR970000250Y1 (en) | 1994-04-30 | 1994-04-30 | Frequency modulator using phase fixed loop |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950031609U KR950031609U (en) | 1995-11-22 |
KR970000250Y1 true KR970000250Y1 (en) | 1997-01-10 |
Family
ID=19382328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019940009598U KR970000250Y1 (en) | 1994-04-30 | 1994-04-30 | Frequency modulator using phase fixed loop |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970000250Y1 (en) |
-
1994
- 1994-04-30 KR KR2019940009598U patent/KR970000250Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950031609U (en) | 1995-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100193862B1 (en) | Frequency converter to get stable frequency | |
JP3173788B2 (en) | Digital transmission equipment and direct conversion receiver | |
AU746796B2 (en) | A post-filtered delta sigma for controlling a phase locked loop modulator | |
CA1158324A (en) | Frequency modulator | |
JP2526847B2 (en) | Digital wireless telephone | |
US6133804A (en) | Transmitter with complex phase comparator | |
CA1073536A (en) | Frequency modulation system | |
US5734302A (en) | DC frequency modulation circuit using two phase locked loops | |
US5706310A (en) | Wide bandwidth loop in a frequency shift keying (FSK) system | |
KR970000250Y1 (en) | Frequency modulator using phase fixed loop | |
CA1175922A (en) | Arrangement for angle modulating a phase-locked loop frequency synthesizer | |
US7180376B2 (en) | Synthesizer and calibrating method for the same | |
US2602897A (en) | Stabilization of microwave oscillators | |
Aytur et al. | Advantages of dual-loop frequency synthesizers for GSM applications | |
JPS6027206B2 (en) | FM modulation circuit | |
US5461348A (en) | PLL circuit modulatable by a modulation signal having a direct current component | |
RU2765273C1 (en) | Low distortion frequency modulated digital signal conditioner | |
JP2540854B2 (en) | Modulator | |
JPS5845860B2 (en) | modulation circuit | |
SU263686A1 (en) | THE DEVICE OF PHASE AUTO CONSTRUCTION OF THE FREQUENCY OF UHF-GENERATOR WITH FREQUENCY MODULATION | |
KR950002864Y1 (en) | Frequency shift keying modulation circuit using phase locked loop | |
Hunter et al. | Using Two-Point Modulation To Reduce Synthesizer Problems When Designing DC-Coupled GMSK Modulators | |
Daly et al. | A sigma-delta based open-loop frequency modulator | |
KR960007404B1 (en) | Frequency shift keying modulation circuit using low speed data modulation | |
JPS63131705A (en) | Synthesizer modulation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 13 |
|
EXPY | Expiration of term |