KR960035301A - 대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법 - Google Patents

대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법 Download PDF

Info

Publication number
KR960035301A
KR960035301A KR1019960006456A KR19960006456A KR960035301A KR 960035301 A KR960035301 A KR 960035301A KR 1019960006456 A KR1019960006456 A KR 1019960006456A KR 19960006456 A KR19960006456 A KR 19960006456A KR 960035301 A KR960035301 A KR 960035301A
Authority
KR
South Korea
Prior art keywords
values
processing elements
output signal
generate
accumulator
Prior art date
Application number
KR1019960006456A
Other languages
English (en)
Inventor
샤오웨이 팬
쉐이-핑 토마스 왕
스코트 에드워드 로이드
니콜라스 미쿨라스 라분
데이비드 알란 하이너
Original Assignee
안쏘니 제이. 살리, 주니어
모토롤라, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/403,158 external-priority patent/US5685008A/en
Application filed by 안쏘니 제이. 살리, 주니어, 모토롤라, 인크. filed Critical 안쏘니 제이. 살리, 주니어
Publication of KR960035301A publication Critical patent/KR960035301A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0307Logarithmic or exponential functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/5235Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Advance Control (AREA)

Abstract

수치 연산을 수행하기 위한 컴퓨터 프로세서는 데이타 버스상에 로그값을 발생시키는 로그 변환기(12), 상기 데이타 버스에 접속된 다수의 프로세싱 소자, 상기 프로세싱 소자(16)으로부터 값을 수신하는 역 로그 변환기(28), 상기 역 로그 변환기(28)로부터의 상기 변환값들을 합산하는 누산기(32) 및 다양한 합산 동작을 수행하도록 상기 누산기를 작동시키기 위한 제어부(38)를 포함한다. 또한, 컴퓨터 프로세서는 피드백으로서 프로세서 출력을 제공하기 위한 스위치(36)을 역시 포함한다. 명령 집합으로부터 선택된 명령은 데이타 스트림상에서 연산을 수행하도록 상기 컴퓨터 프로세서를 작동시키기 위하여 상기 제어부(38)에 의하여 디코딩한다.

Description

대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따른 컴퓨터 프로세서의 도시도, 제2도는 본 발명의 양호한 실시예에 따른 컴퓨터 프로세서의 도시도, 제3도는 가산기 트리(adder tree)의 개념도, 제4도는 누산부(accumulation unit)의 개념도, 제5도는 누산부와 관련되어 사용되는 가산기 트리 도시도.

Claims (10)

  1. 제1입력 포트, 제2입력 포트 및 다수의 프로세싱 소자를 갖는 컴퓨터 프로세서에서 최소한 하나의 출력신호를 발생시키기 위한 방법에 있어서, 명령을 디코딩시킴으로써 제1제어 신호, 제3제어 신호 및 제4제어 신호를 발생시키는 단계, 상기 제1입력 포트 또는 상기 제2입력 포트로부터 다수의 입력 신호들을 선택하기 위하여 상기 제3제어 신호를 멀티플렉서에 인가하는 단계, 다수의 로그값들을 발생시키기 위하여 상기 다수의 입력 신호들에 대해 로그 변환을 수행하는 단계, 상기 다수의 로그값들을 상기 다수의 프로세싱 소자에 분배시키는 단계, 상기 다수의 프로세싱 소자 각각이 최소한 하나의 텀 값(term value)을 발생시키는 단계, 다수의 변환값을 발생시키도록 상기 다수의 프로세싱 소자 각각으로부터의 상기 최소한 하나의 텀 값에 대해 역 로그 변환을 수행하는 단계, 합산 동작을 수행하도록 누산기를 작동시키기 위하여 상기 제1제어 신호를 상기 누산기에 인가하는 단계, 외소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키는 단계, 및 제1출력 포트 또는 제2출력 포트에 상기 최소한 하나의 출력 신호를 전송하도록 상기 제4제어 신호를 디멀티플렉서에 인가하는 단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  2. 제1항에 있어서, 상기 최소한 하나의 텀 값은
    의 형식을 갖고, 여기서 y는 상기 최소한 하나의 텀 값을 나타내며, w는 계수값을 나타내고, gi는 지수값을 나타내며, xi는 상기 다수의 로그값 가운데 하나를 나타내고, m 및 n은 정수이며, 또 i는 m 내지 n까지의 범위에 속하는 정수인 것을 특징으로 하는 출력 신호 발생 방법.
  3. 제2항에 있어서, 상기 다수의 입력 신호들에 대응하는 다수의 어드레스들을 수신하는 단계, 상기 다수의 어드레스들을 상기 다수의 프로세싱 소자들에 분배하는 단계, 및 상기 다수의 프로세싱 소자 각각이 상기 다수의 어드레스들을 사용하여 상기 다수의 입력 신호들 가운데 하나에 대응하는 계수값 및 지수값을 캐쉬 메모리로 부터 복구하는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  4. 제1항에 있어서, 상기 제어 신호들에 발생시키는 단계는 상기 명령을 디코딩시킴으로써, 제2제어신호를 발생시키는 부단계를 포함하며, 상기 출력 신호 발생 방법은 상기 제2제어 신호에 따라 상기 다수의 입력 신호들 내에 상기 최소한 하나의 출력 신호를 포함시키는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  5. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 상기 다수의 프로세싱 소자들 가운데 선택된 몇몇에 대응하는 변환값들을 합산시킴으로써 출력 신호를 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  6. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 상기 다수의 프로세싱 소자들 가운데 대응하는 변환값들을 합산시킴으로써 발생된 다수의 출력 신호들을 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  7. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 일련의 가산기 출력을 여러번 발생시키기 위하여 상기 다수의 프로세싱 소자들 가운데 선택된 몇몇에 대응하는 변환값들을 합산시키고, 또 출력 신호를 발생하도록 상기 일련의 가산기 출력들을 합산시킴으로써 출력 신호를 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  8. 제1항에 있어서, 상기 최소한 하나의 출력 신호에 대응하는 최소한 하나의 출력 어드레스를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
  9. 다수의 입력신호를 수신하고, 최소한 하나의 출력 신호를 발생시키는 컴퓨터 프로세서에 있어서, 다수의 로그값들을 발생시키도록 상기 다수의 입력 신호들에 대해 로그 변화를 수행하기 위한 로그 변환기, 최소한 하나의 텀 값 y
    (여기서, w는 계수값을 나타내고, gi는 지수값을 나타내며, xi는 상기 다수의 로그값 가운데 하나를 나타내며, m 및 n은 정수이며, 또 i는 m 내지 n까지의 범위에 속하는 정수)를 각각 출력츠로서 발생시키며, 또 입력을 각각 갖는 다수의 프로세싱 소자; 상기 다수의 로그값들을 상기 다수의 프로세싱 소자들의 입력에 분배하기 위한 버스; 다수의 변환값들을 발생시키도록 상기 다수의 프로세싱 소자들의 각각으로부터의 상기 최소한 하나의 텀 값들에 대하여 역 로그 변환을 수행하기 위한 역 로그 변환기; 최소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키기 위한 누산기; 및 동작적으로 상기 누산기에 결합되며, 디코딩 가능한 명령에 따라 동작을 수행하도록 상기 누산기를 작동시키기 위한 제어부를 포함하는 것을 특징으로 하는 컴퓨터 프로세서.
  10. 입력 포트 및 다수의 프로세싱 소자를 갖는 컴퓨터 프로세서를 사용하여 최소한 하나의 출력 신호를 발생시키기 위한 방법에 있어서, (a) 상기 입력 포트상에서 다수의 입력신호를 수신하는 단계, (b) 다수의 로그값들을 발생시키도록 상기 다수의 입력 신호들에 대해 로그 변환을 수행하는 단계, (c) 상기 다수의 로그값들을 상기 다수의 프로세싱 소장들에 분배시키는 단계, (d) 상기 다수의 프로세싱 소자 각각이 최소한 하나의 텀 값을 발생시키는 단계, (e) 다수의 변환값들을 발생시키도록 상기 다수의 프로세싱 소자 각각으로부터의 상기 최소한 하나의 텀 값에 대해 역 로그 변환을 수행하는 단계, (f) 합산 동작을 수행하도록 누산기를 작동시키기 위하여 명령을 디코딩시키는 단계, 및 (g) 상기 최소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키는 단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960006456A 1995-03-13 1996-03-12 대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법 KR960035301A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/403,158 1995-03-13
US08/403,158 US5685008A (en) 1995-03-13 1995-03-13 Computer Processor utilizing logarithmic conversion and method of use thereof
US08/512,849 1995-08-09
US08/512,849 US5696986A (en) 1995-03-13 1995-08-09 Computer processor utilizing logarithmic conversion and method of use thereof

Publications (1)

Publication Number Publication Date
KR960035301A true KR960035301A (ko) 1996-10-24

Family

ID=27018181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006456A KR960035301A (ko) 1995-03-13 1996-03-12 대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법

Country Status (8)

Country Link
US (1) US5696986A (ko)
KR (1) KR960035301A (ko)
CN (1) CN1140278A (ko)
AU (1) AU4768296A (ko)
FR (1) FR2731813A1 (ko)
IT (1) IT1284293B1 (ko)
SG (1) SG73402A1 (ko)
WO (1) WO1996028775A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930158A (en) * 1997-07-02 1999-07-27 Creative Technology, Ltd Processor with instruction set for audio effects
US6032168A (en) * 1997-08-15 2000-02-29 Motorola, Inc. Computer system to perform a filter operation using a logarithm and inverse-logarithm converter and methods thereof
US6023719A (en) * 1997-09-04 2000-02-08 Motorola, Inc. Signal processor and method for fast Fourier transformation
US5951629A (en) * 1997-09-15 1999-09-14 Motorola, Inc. Method and apparatus for log conversion with scaling
US7231614B2 (en) * 2004-07-06 2007-06-12 Quickfilter Technologies, Inc. System and method for design and implementation of integrated-circuit digital filters
US8510361B2 (en) * 2010-05-28 2013-08-13 George Massenburg Variable exponent averaging detector and dynamic range controller

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439839A (en) * 1981-08-24 1984-03-27 International Telephone And Telegraph Corporation Dynamically programmable processing element
US4555768A (en) * 1983-06-07 1985-11-26 Rca Corporation Digital signal processing system employing logarithms to multiply and divide
US4700319A (en) * 1985-06-06 1987-10-13 The United States Of America As Represented By The Secretary Of The Air Force Arithmetic pipeline for image processing
US5109524A (en) * 1985-07-02 1992-04-28 Vlsi Technology, Inc. Digital processor with a four part data register for storing data before and after data conversion and data calculations
US5337266A (en) * 1987-12-21 1994-08-09 Arnold Mark G Method and apparatus for fast logarithmic addition and subtraction
US5359551A (en) * 1989-06-14 1994-10-25 Log Point Technologies, Inc. High speed logarithmic function generating apparatus
US5097434A (en) * 1990-10-03 1992-03-17 The Ohio State University Research Foundation Hybrid signed-digit/logarithmic number system processor
US5331582A (en) * 1991-12-16 1994-07-19 Pioneer Electronic Corporation Digital signal processor using a coefficient value corrected according to the shift of input data
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
US5553012A (en) * 1995-03-10 1996-09-03 Motorola, Inc. Exponentiation circuit utilizing shift means and method of using same

Also Published As

Publication number Publication date
AU4768296A (en) 1996-10-02
SG73402A1 (en) 2000-06-20
IT1284293B1 (it) 1998-05-18
ITRM960155A0 (ko) 1996-03-11
WO1996028775A1 (en) 1996-09-19
FR2731813A1 (fr) 1996-09-20
CN1140278A (zh) 1997-01-15
US5696986A (en) 1997-12-09
ITRM960155A1 (it) 1997-09-11

Similar Documents

Publication Publication Date Title
US6078938A (en) Method and system for solving linear systems
US5894430A (en) Orthogonal transform processor
CA2208637A1 (en) Logarithm/inverse-logarithm converter and method of using same
US7478363B2 (en) Method for translating a given source program into an object program containing computing expressions
KR960035301A (ko) 대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법
KR940006038A (ko) 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템
US4328555A (en) Apparatus for computing two-dimensional discrete Fourier transforms
KR950020213A (ko) 문자 코드 변환 장치
EP0402532B1 (en) Residue arithmetic apparatus
US5685008A (en) Computer Processor utilizing logarithmic conversion and method of use thereof
WO1997024651B1 (en) Lns-based computer processor and method of use thereof
RU2006919C1 (ru) Устройство для умножения s-ичных цифр в позиционно-остаточной системе счисления
US20030208515A1 (en) Digital method for increasing the calculation accuracy in non-linear functions and hardware architecture for carrying out said method
KR100457475B1 (ko) 디지털 음악적 톤 합성 장치, 오버플로우를 방지하기 위한 디지털 처리 장치, 및 디지털 처리 장치 내의 오버플로우 방지 방법
CN112148371B (zh) 基于单指令多数据流的数据运算方法、装置、介质和设备
JP3937463B2 (ja) ハフマン符号化装置及び方法
SU1624698A1 (ru) Преобразователь двоично-дес тичного кода в двоичный
Pan Parallel computation of a Krylov matrix for a sparse and structured input
US5831882A (en) Orthogonal transformation processing device
KR0149998B1 (ko) 실시간 처리를 위한 이산여현 변환장치
JPS6459553A (en) Address conversion circuit
KR970071247A (ko) 단일화된 시스톨릭어레이 구조에 의한 2차원 dct/dst/dht의 수행방법 및 그 장치
JP3327634B2 (ja) プログラム変換装置、およびプログラム変換方法
JP3647887B2 (ja) ベクトル計算機による複素高速フーリエ変換処理方法
Yan A rational function arithmetic and simplification system in common Lisp

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application