KR960035301A - 대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법 - Google Patents

Abstract

수치 연산을 수행하기 위한 컴퓨터 프로세서는 데이타 버스상에 로그값을 발생시키는 로그 변환기(12), 상기 데이타 버스에 접속된 다수의 프로세싱 소자, 상기 프로세싱 소자(16)으로부터 값을 수신하는 역 로그 변환기(28), 상기 역 로그 변환기(28)로부터의 상기 변환값들을 합산하는 누산기(32) 및 다양한 합산 동작을 수행하도록 상기 누산기를 작동시키기 위한 제어부(38)를 포함한다. 또한, 컴퓨터 프로세서는 피드백으로서 프로세서 출력을 제공하기 위한 스위치(36)을 역시 포함한다. 명령 집합으로부터 선택된 명령은 데이타 스트림상에서 연산을 수행하도록 상기 컴퓨터 프로세서를 작동시키기 위하여 상기 제어부(38)에 의하여 디코딩한다.

Description

대수 변환을 사용하는 컴퓨터 프로세서 및 그 사용 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 한 실시예에 따른 컴퓨터 프로세서의 도시도, 제2도는 본 발명의 양호한 실시예에 따른 컴퓨터 프로세서의 도시도, 제3도는 가산기 트리(adder tree)의 개념도, 제4도는 누산부(accumulation unit)의 개념도, 제5도는 누산부와 관련되어 사용되는 가산기 트리 도시도.

Claims (10)

1. 제1입력 포트, 제2입력 포트 및 다수의 프로세싱 소자를 갖는 컴퓨터 프로세서에서 최소한 하나의 출력신호를 발생시키기 위한 방법에 있어서, 명령을 디코딩시킴으로써 제1제어 신호, 제3제어 신호 및 제4제어 신호를 발생시키는 단계, 상기 제1입력 포트 또는 상기 제2입력 포트로부터 다수의 입력 신호들을 선택하기 위하여 상기 제3제어 신호를 멀티플렉서에 인가하는 단계, 다수의 로그값들을 발생시키기 위하여 상기 다수의 입력 신호들에 대해 로그 변환을 수행하는 단계, 상기 다수의 로그값들을 상기 다수의 프로세싱 소자에 분배시키는 단계, 상기 다수의 프로세싱 소자 각각이 최소한 하나의 텀 값(term value)을 발생시키는 단계, 다수의 변환값을 발생시키도록 상기 다수의 프로세싱 소자 각각으로부터의 상기 최소한 하나의 텀 값에 대해 역 로그 변환을 수행하는 단계, 합산 동작을 수행하도록 누산기를 작동시키기 위하여 상기 제1제어 신호를 상기 누산기에 인가하는 단계, 외소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키는 단계, 및 제1출력 포트 또는 제2출력 포트에 상기 최소한 하나의 출력 신호를 전송하도록 상기 제4제어 신호를 디멀티플렉서에 인가하는 단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
2. 제1항에 있어서, 상기 최소한 하나의 텀 값은

   의 형식을 갖고, 여기서 y는 상기 최소한 하나의 텀 값을 나타내며, w는 계수값을 나타내고, g_i는 지수값을 나타내며, x_i는 상기 다수의 로그값 가운데 하나를 나타내고, m 및 n은 정수이며, 또 i는 m 내지 n까지의 범위에 속하는 정수인 것을 특징으로 하는 출력 신호 발생 방법.
3. 제2항에 있어서, 상기 다수의 입력 신호들에 대응하는 다수의 어드레스들을 수신하는 단계, 상기 다수의 어드레스들을 상기 다수의 프로세싱 소자들에 분배하는 단계, 및 상기 다수의 프로세싱 소자 각각이 상기 다수의 어드레스들을 사용하여 상기 다수의 입력 신호들 가운데 하나에 대응하는 계수값 및 지수값을 캐쉬 메모리로 부터 복구하는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
4. 제1항에 있어서, 상기 제어 신호들에 발생시키는 단계는 상기 명령을 디코딩시킴으로써, 제2제어신호를 발생시키는 부단계를 포함하며, 상기 출력 신호 발생 방법은 상기 제2제어 신호에 따라 상기 다수의 입력 신호들 내에 상기 최소한 하나의 출력 신호를 포함시키는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
5. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 상기 다수의 프로세싱 소자들 가운데 선택된 몇몇에 대응하는 변환값들을 합산시킴으로써 출력 신호를 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
6. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 상기 다수의 프로세싱 소자들 가운데 대응하는 변환값들을 합산시킴으로써 발생된 다수의 출력 신호들을 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
7. 제1항에 있어서, 상기 제1제어 신호를 인가하는 단계는 일련의 가산기 출력을 여러번 발생시키기 위하여 상기 다수의 프로세싱 소자들 가운데 선택된 몇몇에 대응하는 변환값들을 합산시키고, 또 출력 신호를 발생하도록 상기 일련의 가산기 출력들을 합산시킴으로써 출력 신호를 발생시키도록 상기 누산기를 작동시키는 부단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
8. 제1항에 있어서, 상기 최소한 하나의 출력 신호에 대응하는 최소한 하나의 출력 어드레스를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 출력 신호 발생 방법.
9. 다수의 입력신호를 수신하고, 최소한 하나의 출력 신호를 발생시키는 컴퓨터 프로세서에 있어서, 다수의 로그값들을 발생시키도록 상기 다수의 입력 신호들에 대해 로그 변화를 수행하기 위한 로그 변환기, 최소한 하나의 텀 값 y

   (여기서, w는 계수값을 나타내고, gi는 지수값을 나타내며, xi는 상기 다수의 로그값 가운데 하나를 나타내며, m 및 n은 정수이며, 또 i는 m 내지 n까지의 범위에 속하는 정수)를 각각 출력츠로서 발생시키며, 또 입력을 각각 갖는 다수의 프로세싱 소자; 상기 다수의 로그값들을 상기 다수의 프로세싱 소자들의 입력에 분배하기 위한 버스; 다수의 변환값들을 발생시키도록 상기 다수의 프로세싱 소자들의 각각으로부터의 상기 최소한 하나의 텀 값들에 대하여 역 로그 변환을 수행하기 위한 역 로그 변환기; 최소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키기 위한 누산기; 및 동작적으로 상기 누산기에 결합되며, 디코딩 가능한 명령에 따라 동작을 수행하도록 상기 누산기를 작동시키기 위한 제어부를 포함하는 것을 특징으로 하는 컴퓨터 프로세서.
10. 입력 포트 및 다수의 프로세싱 소자를 갖는 컴퓨터 프로세서를 사용하여 최소한 하나의 출력 신호를 발생시키기 위한 방법에 있어서, (a) 상기 입력 포트상에서 다수의 입력신호를 수신하는 단계, (b) 다수의 로그값들을 발생시키도록 상기 다수의 입력 신호들에 대해 로그 변환을 수행하는 단계, (c) 상기 다수의 로그값들을 상기 다수의 프로세싱 소장들에 분배시키는 단계, (d) 상기 다수의 프로세싱 소자 각각이 최소한 하나의 텀 값을 발생시키는 단계, (e) 다수의 변환값들을 발생시키도록 상기 다수의 프로세싱 소자 각각으로부터의 상기 최소한 하나의 텀 값에 대해 역 로그 변환을 수행하는 단계, (f) 합산 동작을 수행하도록 누산기를 작동시키기 위하여 명령을 디코딩시키는 단계, 및 (g) 상기 최소한 하나의 출력 신호를 발생시키도록 상기 다수의 변환값들 가운데 몇몇을 합산시키는 단계를 포함하는 것을 특징으로 하는 출력 신호 발생 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.