Claims (3)
수평동기신호를 이용하여 톱니파 파형을 생성하고, 이 생성된 톱니파 파형이 편향코일을 통해 흐르도록 하여 주는 수평편향회로수단(20)과, 상기 FBT(30)의 3차측에 유기된 전압과 수평동기신호를 비교하여, 상기 FBT(30)의 1차측 권선을 통해 수평편향회로수단(20)으로 다시 유입되는 전압이 항상 같은 레벨을 유지하도록 변조제어된 펄스를 출력하는 PWM제어수단(40)을 포함하는 다중모드모니터의 고압 안정화회로에 있어서, 상기 FBT(30)의 2차측에 유기된 전류의 변화를 감지하여, 그에 따른 소정의 신호를 발생하는 FBT 전류감지수단(50); 및 상기 FBT 전류감지수단(50)으로부터 피드백 접속되고, 상기 FBT 전류감지수단(50)으로부터 입력되는 FBT(30) 2차측의 전류변화에 의해서 구동 트랜지스터의 바이어스전압이 가변됨으로서, 상기 수평편향회로 수단(20)을 가변된 출력을 행하여 FBT(30)의 1차측전압을 안정시키는 다른 바이어스인가수단(10A)을 더 포함하여 된 것을 특징으로 하는 고압 안정화회로.A horizontal deflection circuit means 20 for generating a sawtooth waveform using a horizontal synchronizing signal and allowing the generated sawtooth waveform to flow through a deflection coil; and a voltage and horizontal synchronization induced on the tertiary side of the FBT 30 Comparing the signal, PWM control means 40 for outputting a modulated controlled pulse so that the voltage flowing back into the horizontal deflection circuit means 20 through the primary winding of the FBT 30 always maintains the same level. A high-voltage stabilization circuit of a multi-mode monitor, comprising: FBT current sensing means (50) for detecting a change in induced current on the secondary side of the FBT (30) and generating a predetermined signal accordingly; And a bias voltage of the driving transistor is changed by a current change on the secondary side of the FBT 30 inputted from the FBT current sensing means 50 and input from the FBT current sensing means 50, thereby providing the horizontal deflection circuit means. And another bias applying means (10A) for stabilizing the primary side voltage of the FBT (30) by performing a variable output (20).
제1항에 있어서, 상기 바이어스인가수단(10A)은 소정전압(B')이 저항(R1)과 저항(R2) (R3)을 통해 분압되고, 동시에 캐패시터(C1)를 통해 입력되는 파라볼라전압(POL-S)과 합성된 후 저항(R9)을 거쳐 컬렉터가 접속된 트랜지스터(Q5)의 베이스에 인가되도록 접속되고, 상기 트랜지스터(Q5)의 컬렉터가 다아링톤(darlington) 결합된 트랜지스터(Q6)를 통해 수평편향회로수단(20)의 코일(L3)에 연결되고, 상기 트랜지스터(Q6)의 컬렉터의 전위가 저항(R12)과 저항(R13)을 통해 분압되어 에미터가 접지된 트랜지스터(Q7)의 베이스에 인가되도록 연결되고, 그 컬렉터가 상기 트랜지스터(Q10)의 에미터에 피드백 접속되고, 상기 트랜지스터(Q5)의 에미터에는 저항(R10)을 통해 소정전압(B+)이 인가되도록 구성한 것을 특징으로 하는 고압 안정화회로.The method of claim 1, wherein the bias applying means (10A) is a predetermined voltage (B ') is divided by the resistor (R1) and the resistor (R2) (R3) and at the same time the parabola voltage (Input) through the capacitor (C1) After synthesis with POL-S, a resistor is connected via a resistor R9 to the base of the connected transistor Q5, and the collector of the transistor Q5 connects a darlington-coupled transistor Q6. Connected to the coil L3 of the horizontal deflection circuit means 20, and the potential of the collector of the transistor Q6 is divided by the resistor R12 and the resistor R13, so that the emitter is grounded. The collector is connected to the base, the collector is feedback-connected to the emitter of the transistor Q10, and a predetermined voltage B + is applied to the emitter of the transistor Q5 through the resistor R10. High pressure stabilization circuit.
제1항에 있어서, 상기 FBT 전류감지수단(50)은 FBT(30)의 2차측 권선(N2)에 유기되는 전압과 저항(R9)을 통해 인가되는 소정전압이 평형이 돈 상태에서, 다이오드(D3)를 통해 저항(R14)과 저항(R15)에 의해 분배된 전위가 기준전압을 형성하도록 하고, 소정전압(B')이 저항(R16)을 통해 조절된 노드(n5)의 전위가 저항(R18)을 통해 접지된 트랜지스터(Q8)의 베이스에 바이어스전압을 인가하도록 접속하고, 상기 트랜지스터(Q8)의 에미터 출력이 컬렉터가 저항(R19)을 통해 접지된 트랜지스터(Q9)의 베이스에 인가되도록 연결되고, 상기 트랜지스터(Q9)의 에미터가 저항(R17)을 거쳐 상기 트랜지스터(Q8)의 컬렉터에 연결되고, 상기 트랜지스터(Q9)의 컬렉터출력이 저항(R20)을 통해 상기 바이어스인가수단(10A)의 트랜지스터(Q5)의 베이스에 연결되도록 구성한 것을 특징으로 하는 고압 안정화회로.According to claim 1, wherein the FBT current sensing means 50 is a diode (in a state in which the voltage induced by the secondary winding (N2) of the FBT 30 and the predetermined voltage applied through the resistor R9 is balanced The potential divided by the resistor R14 and the resistor R15 through D3 forms a reference voltage, and the potential of the node n5 whose predetermined voltage B 'is adjusted through the resistor R16 is the resistor ( A bias voltage is applied to the base of transistor Q8 grounded through R18, and the emitter output of transistor Q8 is applied to the base of transistor Q9 grounded via resistor R19. Connected to the emitter of transistor Q9 via resistor R17 to the collector of transistor Q8, and the collector output of transistor Q9 via resistor R20 to the bias applying means 10A. Is connected to the base of the transistor Q5 of Stabilization circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.