KR960032121A - Signal processing method and apparatus - Google Patents

Signal processing method and apparatus Download PDF

Info

Publication number
KR960032121A
KR960032121A KR1019950002676A KR19950002676A KR960032121A KR 960032121 A KR960032121 A KR 960032121A KR 1019950002676 A KR1019950002676 A KR 1019950002676A KR 19950002676 A KR19950002676 A KR 19950002676A KR 960032121 A KR960032121 A KR 960032121A
Authority
KR
South Korea
Prior art keywords
signal
digital
analog
converting
regenerator
Prior art date
Application number
KR1019950002676A
Other languages
Korean (ko)
Other versions
KR0123715B1 (en
Inventor
정중연
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019950002676A priority Critical patent/KR0123715B1/en
Publication of KR960032121A publication Critical patent/KR960032121A/en
Application granted granted Critical
Publication of KR0123715B1 publication Critical patent/KR0123715B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D3/00—Control of position or direction
    • G05D3/12—Control of position or direction using feedback

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 신호처리방법 및 그 장치에 관한 것이다.The present invention relates to a signal processing method and an apparatus thereof.

본 발명은 입력신호를 선택하는 복수의 멀티플렉서와 멀티플렉서에서 선택된 신호를 디퍼렌셜 모드나 싱글모드로 변환하는 스위칭 소자와 스위칭 소자에 의해 변환된 신호를 원래의 신호로 재생하는 신호재생기와 신호재생기로부터 출력된 원래의 신호를 곱셈연산하여 신호의 크기를 결정하는 승산기와, 결정된 신호에 포함되어있는 고주파수를 제거하기 위한 저역통과 필터와, 저역통과필터를 거친 아날로그 신호를 디지털 신호로 변화하는 아날로그/디지탈 변환기와 아날로그/디지탈 변환기로부터의 디지털 신호를 비교/분석하여 처리하는 디지털 신호처리기와 디지털 신호처리기로부터 출력된 디지털 신호를 아날로그 신호로 변환하여 상기 신호재생기 및 승산기로 피드백 시키는 복수의 디시털/아날로그 변환기를 구비하고 있다.The present invention provides a plurality of multiplexers for selecting an input signal, a switching element for converting a signal selected in the multiplexer into a differential mode or a single mode, and a signal regenerator and a signal regenerator for reproducing the signal converted by the switching element into an original signal. A multiplier for multiplying the original signal to determine the magnitude of the signal, a lowpass filter for removing the high frequency contained in the determined signal, an analog / digital converter for converting the analog signal passed through the lowpass filter into a digital signal, and A digital signal processor for comparing / analyzing and processing digital signals from an analog / digital converter and a plurality of digital / analog converters for converting a digital signal output from the digital signal processor into an analog signal and feeding it back to the signal regenerator and multiplier. Doing.

따라서, 아날로그 입력신호를 복수의 멀티플렉서와 디지털/아날로그 변환기 및 스위칭소자등을 이용하여 원하는 신호로 만들어 처리하게 되므로, 고정밀도의 센서 신호를 분석처리할 수 있을 뿐만 아니라 하나의 회로구성으로 상호 다른 여러개의 신호를 동시에 처리할 수 있는 장점이 있다.Therefore, the analog input signal is processed into a desired signal by using a plurality of multiplexers, digital / analog converters, switching elements, and the like, so that not only the high-precision sensor signal can be analyzed and processed but also a plurality of different circuits are formed in one circuit configuration. There is an advantage that can simultaneously process the signal.

Description

신호처리 방법 및 그 장치Signal processing method and apparatus

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 신호처리장치의 개략적인 시스템 구성도.1 is a schematic system configuration diagram of a signal processing apparatus according to the present invention.

제2도는 본발명에 따른 신호처리방벱어 의해 소정 신호를 처리하는 과정을 설명하는 신호처리 설명도.2 is a signal processing explanatory diagram illustrating a process of processing a predetermined signal by the signal processing defense according to the present invention.

제3도는 본발명에 따른 신호처리방법에 있어서 소정 신호에 대한 직류값 조정 및 첨두치 결정을 설명하는 그래프선도.3 is a graph illustrating the DC value adjustment and peak value determination for a predetermined signal in the signal processing method according to the present invention.

내용 없음No content

Claims (7)

입력신호를 선택하여 디퍼렌셜 모드나 싱글모드로 변환하는 단계; 상기 변환된 신호를 원래의 신호로 재생하는 단계; 상기 신호의 크기를 결정하는 단계; 상기 신호에 포함되어 있는 고주파수를 제거하는 단계; 상기 신호를 디지털 신호로 변환하는 단계; 및 상기 디지털 신호를 처리하는 단계를 포함하여 된 것을 특징으로 하는 신호처리 방법.Selecting an input signal and converting the signal into a differential mode or a single mode; Reproducing the converted signal as an original signal; Determining the magnitude of the signal; Removing high frequencies included in the signal; Converting the signal into a digital signal; And processing the digital signal. 제1항에 있어서, 상기 신호처리 단계를 거친 신호를 상기 신호재생 단계 및 신호 크기 결정단계로 피드백 하는 단계를 더 포함하여 된 것을 특징으로 하는 신호처리방법.The signal processing method according to claim 1, further comprising feeding back the signal that has passed through the signal processing to the signal reproducing step and the signal size determining step. 제1항에 있어서, 상기 원래신호재생은 디퍼렌셜 모드나 싱글모드로 변환된 신호와 상기 신호처리단계를 거쳐 피드백되는 신호를 덧셈처리하여 이루어지는 것을 특징으로 하는 신호처리방법.The signal processing method according to claim 1, wherein the original signal reproduction is performed by adding a signal converted into a differential mode or a single mode and a signal fed back through the signal processing step. 제1항에 있어서, 상기신호의 크기결정은 원래의 신호와 상기 신호처리단계를 거쳐 피드백 되는 신호를 곱셈처리하여 이루어지는 것을 특징으로 하는 신호처리방법.The signal processing method according to claim 1, wherein the magnitude of the signal is multiplied by an original signal and a signal fed back through the signal processing step. 입력신호를 선택하는 복수의 멀티플렛거와 상기 멀티플렉서에서 선택된 신호를 디퍼렌셜 모드나 싱글모드로 변환하는 스위칭 소자와 상기 스위칭 소자에 의해 변환된 신호를 원래의 신호로 재생하는 신호재생기와 상기 신호재생기로부터 출력된 원래의 신호를 곱셈연산하여 신호의 크기를 결정하는 승산기와 상기 신호에 포함되어 있는 고주파수를 제거하기 위한 저역통과필터와 상기 저역통과필터를 거친 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와 상기 아날로그/디지털변환기로부터의 디지털 신호를 비교/분석하여 처리하는 디지털 신호처리기와 상기 디지털 신호처리기로부터 출력된 디지털 신호를 아날로그 신호로 변환하여 상기 신호재생기 및 승산기로 피드백 시키는 복수의 디지털/아날로그 변환기를 구비하여 된 것을 특징으로 한는 신호처리장치.A plurality of multiplexers for selecting an input signal, a switching element for converting a signal selected by the multiplexer to a differential mode or a single mode, a signal regenerator for reproducing the signal converted by the switching element as an original signal, and the signal regenerator A multiplier for multiplying the original signal output to determine the magnitude of the signal, a low pass filter for removing the high frequency included in the signal, and an analog / digital converter for converting the analog signal passed through the low pass filter into a digital signal And a digital signal processor for comparing / analyzing and processing digital signals from the analog / digital converter and a plurality of digital / analog converters for converting digital signals output from the digital signal processor into analog signals and feeding them back to the signal regenerator and multiplier. Equipped with An an signal processing apparatus characterized by. 제5항에 있어서, 상기 신호재생기는 연상 증폭기로 되어있는 것을 특징으로 하는 신호처리장치.6. The signal processing apparatus according to claim 5, wherein the signal regenerator is an associative amplifier. 제5항에 있어서, 상기 디지털 신호처리기에는 신호처리를 위한 소정의 프로그램과 데이터가 메모리되어 있는 마이크로프로세서가 내장되어있는 것을 특징으로 하는 신호처리장치.The signal processing apparatus according to claim 5, wherein the digital signal processor includes a microprocessor in which a predetermined program and data for signal processing are stored. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950002676A 1995-02-14 1995-02-14 Method and apparatus for signal processing KR0123715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002676A KR0123715B1 (en) 1995-02-14 1995-02-14 Method and apparatus for signal processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002676A KR0123715B1 (en) 1995-02-14 1995-02-14 Method and apparatus for signal processing

Publications (2)

Publication Number Publication Date
KR960032121A true KR960032121A (en) 1996-09-17
KR0123715B1 KR0123715B1 (en) 1998-10-01

Family

ID=19408087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002676A KR0123715B1 (en) 1995-02-14 1995-02-14 Method and apparatus for signal processing

Country Status (1)

Country Link
KR (1) KR0123715B1 (en)

Also Published As

Publication number Publication date
KR0123715B1 (en) 1998-10-01

Similar Documents

Publication Publication Date Title
KR920022832A (en) Echo cancellation system
KR840003950A (en) Digital automatic gain control
EP1665524A4 (en) Dynamic bass boost apparatus and method
CA2341834A1 (en) Apparatus and method for adaptive signal characterization and noise reduction in hearing aids and other audio devices
SU1281180A3 (en) Device for eddy current check of article
KR0151031B1 (en) Digital filtering circuit and its signal-treating method
US5923767A (en) Digital audio processing
KR960032121A (en) Signal processing method and apparatus
KR890001379A (en) Video signal processing method and converter for same
KR920001976A (en) Luminance / Color Signal Separation Method and Circuit
JP2757740B2 (en) Distortion circuit
KR880004464A (en) Digital signal regeneration circuit device
KR880002169A (en) A video signal recording /
JPH10149187A (en) Audio information extracting device
JP3037002B2 (en) Signal processing device
KR930008444A (en) Knocking circuit
KR910004005A (en) Horizontal contour correction method and circuit
JPH06175691A (en) Device and method for voice emphasis
KR970056995A (en) Analog / Digital Converter for Sampling Area
JPH10198355A (en) Frequency detector
JPS6482879A (en) Adaptive type emphasis system
JPH0783238B2 (en) Signal processing circuit
KR950012430A (en) Mute Circuit and Mute Control Method of Digital Device
KR900008845A (en) Image signal processing device
KR960035593A (en) Low pass filter control device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010831

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee