Claims (5)
고속처리와 유연한 확장성을 제공하기 위한 멀티포트 로컬 브리지(Multi-Port Local Bridge)에 있어서, 다수의 LAN카드(21~24)로 이루어지며, 연결되어 있는 각각의 네트워크로부터 발생되는 데이타를 수신하거나 또는 상기 네트워크로 데이타를 송신하는 역할을 담당하고, 물리적인 계층에서의 데이타전송을 담당하는 LAN 인터페이스 수단(20); 롬(ROM)에 탑재되어 있는 프로그램을 실행하므로써 각종 기억장치와 인터페이스 부분을 콘트롤하여 다수의 네트워크를 담당하는 RISC(Reduced Instruction Set computer) CPU(Central Processing Unit)(10); 자신을 중심으로 연결되어 있는 상기 RISC CPU(10)나 LAN인터페이스 수단(20)을 포함하는 하드웨어 부분들이 각각의 하드웨어적인 특성에 맞추어 가장 적절한 타이밍을 가지고 원활히 동작할 수 있도록, 동작요구를 조절하는 중재수단(30); 상기 중재수단(30)에 연결되어 있으며, 상기 LAN 인터페이스 수단(20)을 통해 입력되는 데이타가 쓰여지거나 디스크립터(descriptor)가 위치되는 네트워크버퍼 수단(40); 상기 RISC CPU(10)만이 액세스가능하며, 상기 RISC CPU(10)가 실행하는 프로그램이나 그가 동작할 때 필요한 각종 변수가 저장되는 시스템 메모리(60); 상기 RISC CPU(10)에 연결되어 있으며, 브리지가 빠른 속도로 동작할 수 있도록, 브리지동작에서 가장 많은 시간이 소요되는 어드레스 서치(Address Search) 작업을 간소화 시켜 주는 CAM(Content Address Memory)(50);및 상기 RISC CPU(10)가 실행할 프로그램을 저장하는 롬(ROM)(70)을 포함하는 것을 특징으로 하는 RISC CPU를 채용한 멀티포트 로컬 브리지.In the Multi-Port Local Bridge, which provides high speed processing and flexible scalability, it is composed of a plurality of LAN cards 21 to 24, and receives data generated from each network to which it is connected. Or a LAN interface means 20 for transmitting data to the network and for data transmission in a physical layer; A Reduced Instruction Set Computer (RISC) Central Processing Unit (CPU) 10 which controls a variety of storage devices and interface parts by executing programs mounted in a ROM, and handles a plurality of networks; Arbitration that adjusts the operation requirements so that the hardware parts including the RISC CPU 10 or the LAN interface means 20 connected to each other can operate smoothly with the most appropriate timing according to the respective hardware characteristics. Means (30); Network buffer means (40) connected to the arbitration means (30), in which data input through the LAN interface means (20) is written or a descriptor is located; A system memory (60) which is accessible only to the RISC CPU (10) and stores a program executed by the RISC CPU (10) or various variables necessary for its operation; A CAM (Content Address Memory) 50 connected to the RISC CPU 10 simplifies the address search which takes the most time in the bridge operation so that the bridge can operate at a high speed. And a ROM (ROM) (70) for storing a program to be executed by the RISC CPU (10).
제1항에 있어서, 상기 RISC CPU(10) 연결되어 있으며, 외부 터미널을 연결하여 상기 브리지를 관리할 수 있도록 인터페이스하는 시리얼 입출력(SIO) 수단(80)을 더 포함하는 것을 특징으로 하는 RISC CPU를 채용한 멀티포트 로컬 브리지.2. The RISC CPU of claim 1, further comprising a serial input / output (SIO) means (80) connected to the RISC CPU (10) and configured to interface an external terminal to manage the bridge. Adopted multiport local bridge.
제1항 또는 제2항에 있어서, 상기 RISC(Reduced Instruction Set Computer) CPU(Central Processing Unit)(10)는 내부에 캐쉬(Cache)를 가지고 있으며, 4개의 랜카드(LAN CARD)로부터 받은 데이타를 수신하고, 송신처리할 수 있는 IDT79R3051 프로세서인 것을 특징으로 하는 RISC CPU를 채용한 멀티포트 로컬 브리지.The method according to claim 1 or 2, wherein the reduced instruction set computer (RISC) central processing unit (CPU) 10 has a cache therein and receives data received from four LAN cards. And an IDT79R3051 processor capable of transmission processing, wherein a multiport local bridge employing a RISC CPU is provided.
제1항 또는 제2항에 있어서, 상기 시스템 메모리부(60)는 최대 512K바이트까지 확장되며, SRAM으로 구성되는 것을 특징으로 하는 RISC CPU를 채용한 멀티포트 로컬 브리지.3. The multi-port local bridge according to claim 1 or 2, wherein the system memory unit (60) extends up to 512K bytes and is composed of SRAM.
제1항 또는 제2항에 있어서, 상기 네트워크 버퍼부(40)는 최대 4M바이트까지 확장되며, DRAM으로 구성되는 것을 특징으로 하는 RISC CPU를 채용한 멀티포트 로컬 브리지.3. The multi-port local bridge according to claim 1 or 2, wherein the network buffer unit (40) extends up to 4M bytes and is composed of DRAM.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.