KR960016727B1 - 액정 디스플레이의 신호선 구동장치 - Google Patents

액정 디스플레이의 신호선 구동장치 Download PDF

Info

Publication number
KR960016727B1
KR960016727B1 KR1019930015760A KR930015760A KR960016727B1 KR 960016727 B1 KR960016727 B1 KR 960016727B1 KR 1019930015760 A KR1019930015760 A KR 1019930015760A KR 930015760 A KR930015760 A KR 930015760A KR 960016727 B1 KR960016727 B1 KR 960016727B1
Authority
KR
South Korea
Prior art keywords
data latch
signal
data
clock
digital data
Prior art date
Application number
KR1019930015760A
Other languages
English (en)
Other versions
KR950006498A (ko
Inventor
김은구
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930015760A priority Critical patent/KR960016727B1/ko
Publication of KR950006498A publication Critical patent/KR950006498A/ko
Application granted granted Critical
Publication of KR960016727B1 publication Critical patent/KR960016727B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

요약없음

Description

액정 디스플레이의 신호선 구동장치
제1도는 종래 박막 트랜지스터를 사용하는 액정 디스플레이의 신호선 구동장치를 나타낸 블럭도.
제2도는 제1도의 파형을 나타낸 타이밍도.
제3도는 본 발명의 박막 트랜지스터를 사용하는 액정 디스플레이의 신호선 구동장치를 나타낸 블럭도.
제4도는 제3도의 R, G, B 계조 전압을 나타낸 파형도.
제5도는 제3도의 파형을 나타낸 타이밍도.
본 발명은 다계조화 및 다색화를 구현할 수 있는 액정 디스플레이(liquid crystal display)의 신호선 구동에 관한 것으로, 특히, 집적회로(integrated circuit)화 하기에 적합한 박막 트랜지스터(thin film transistor)를 사용하는 액정 디스플레이의 신호선 구동장치에 관한 것이다.
일반적으로, 박막 트랜지스터 액정 디스플레이에 있어서, 다계조화를 실현하기 위하여 다양한 방법이 제시되고 있는데, 특히, 사무자동화(office autoamtion ; OA)용에서는 디지탈/아날로그 변환(digital/analog conversion) 방법에 의한 다양한 계조 표현 방식이 사용되고 있다. 그러나, 상기 다계조를 실현하기 위해서는 박막 트랜지스터 액정 디스플레이의 신호선 구동 직접회로내의 구동셀(drive cell)을 증가되는 계조의 표현만큼 추가로 배열해야 하기 때문에 이와 같은 것을 실제로 집적회로화 하기가 어렵다.
제1도에 도시된 종래의 기술은 16 계조에 의한 명암표현 및 192개의 박막 트랜지스터의 각 소오스(source)에 동시에 신호를 인가하는 16 계조, 192채널 (channel)의 휘도 신호 출력을 갖는 박막 트랜지스터 액정 디스플레이의 신호선 구동을 나타낸 것으로, 외부 콘트롤 집적회로 (도면중에 도시되지 않음)의 수평 시작 신호(horizontal start signal : STH)및 외부 콘트롤 집적회로의 시프트 펄스(shift pulse ; CLK2)가 입력되어 그 시프트 펄스(CLK2)에 의해 수평 시작 신호(STH)를 자리이동시키므로써 데이타 래치 클록(data latch clock)을 출력하는 자리이동 레지스터(shift register)(1)와, 외부 콘트롤 집접회로에시 직렬로 인가되는 R, G, B(red, green, blus) 디지탈 데이타(DATA)를 자리 이동 레지스터(1)의 데이타 래치 클록에 의해 1수평라인만큼씩 저장하는 제1데이타 래치부(2)와, 제1데이타 래치부(2)에 1수평라인만큼의 R, G, B 디지탈 데이타(DATA)의 저장이 완료될 경우, 외부 콘트롤 집적회로의 클록 신호(CLK1)에 응답하여 제1데이타 래치부(2)의 1수평라인만큼의 R, G, B 디지탈 데이타를 저장하는 제2데이타 래치부(3)와, 제1데이타 래치부(2)의 R, G, B 디지탈 데이타가 제2데이타 래치부(3)로 이동됨과 동시에 외부 콘트롤 집적회로의 카운트 클록(COUNT CLK)이 입력되어 카운트하는 카운터(4)와, 제2데이터 래치부(3)와 카운터(4) 사이에 접속되어 제2데이타 래치부(3)의 R, G, B 디지탈 데이타 값과 카운터(4)의 카운트 값이 동일하게 될 때 액정 디스플레이의 액정 구동용 바이어스(bias) 전압(이하, "R, G, B 계조 전압"이라 한다.)을 선택하기 위한 스트로브 신호(strobe signal)를 출력하는 비교기(5)와, 외부 콘트롤 집적회로의 스트로브 클록(STROBE CLK) 및 비교기(5)의 스트로브 신호가 인가되어 외부 액정 디스플레이 전원 장치로부터 인가되는 R, G, B 계조 전압에 의한 계단파 신호를 정확히 스트로브할 수 있도록 하는 스트로브 신호 제어기(6)와, 스트로브 신호 제어기(6)의 신호 및 클록(CLK1) 그리고 R, G, B 계조 전압이 인가되어 클록(CLK1)의 각 펄스마다 1수평라인에 해당하는 휘도 신호를 박막 트랜지스터의 소오스(도면중에 도시되지 않음)에 인가하는 출력부(7)로 구성된다.
여기서 사용되는 상기 스트로브란 용어는 자료를 기억장치나 회로에 입력할 때 타이밍을 잡는 것을 말한다.
이와 같이 구성된 종래 기술을 제2도를 참조하여 보면, 먼저, 자리 이동 레지스터(1)에 외부로부터 수평시작 신호(STH) 및 시프트 펄스(CLK2)가 입력되어 그 자리 이동 레지스터(1)는 시프트 펄스(CLK2)에 의해 그 수평시작신호(STH)를 왼쪽 방향 또는 오른쪽 방향으로 자리 이동시키므로써 데이타 래치 클록을 192 비트(bit)로 즉, 192 신호선으로 출력한다.
다음, 제1데이타 래치부(2)는 자리 이동 레지스터(1)의 데이타 래치 클록에 의해 R, G, B 디지탈 데이타(DATA)를 4 비트로 직렬 입력하여 저장한다. 그리고, 제2데이타 래치부(3)는 제1데이타 래치부(2)에 1수평라인만큼에 해당하는 R, G, B 디지탈 데이타(DATA) 저장이 완료될 경우, 클록신호(CLK1)를 입력하므로써 제1데이타 래치부(2)의 1수평라인만큼에 해당하는 R, G, B 디지탈 데이타를 4×192 비트로 입력하여 그 입력된 1수평라인만큼의 R, G, B 디지탈 데이타를 저장한다.
이어, 카운터(4)는 상기 제1데이타 래치부(2)의 R, G, B 디지탈 데이타가 제2데이타 래치부(3)로 1수평라인만큼 이동됨과 동시에 카운트 클록(COUNT CLK)을 입력하게 되어 제2도(C)와 같이 카운트한다.
또한, 비교기(5)는 제2데이타 래치부(3)의 4×192 비트에 의한 R, G, B 디지탈 데이타값과 카운터(4)의 4 비트 카운트 값이 동일하게 될 경우, 스트로브 신호를 192 비트로 출력하여 그 스트로브 신호에 의해 R, G, B 계조 전압을 선택하도록 한다.
다음, 스트로브 신호제어기(6)는 제2도(B)와 같은 스트로브 클록(STROBE CLK) 및 비교기(5)의 스트로브 신호를 입력하게 되어 외부로부터 인가되는 R, G, B 계조 전압에 의한 계단파 신호를 제2도 (D)~(F)와 같이 정확히 스트로브할 수 있도록 한다. 이어, 출력부(7)는 스트로브 신호 제어기(6)의 신호 밀 클록(CLK1) 그리고 제2도(A)와 같은 R, G, B 계조 전압을 입력하게 되어 클록(CLK1)의 각 펄스마다 1수평라인에 해당하는 R, G, B 디지탈 데이타를 제2도(G)~(I)와 같이 홀드(hold)한 후 그 홀드된 1수평라인에 해당하는 R, G, B 디지탈 데이타를 하나로그(analog) 휘도신호로 변환시켜 그 아나로그 휘도신호를 각 박막 트랜지스터의 각 소오스에 16 계조 및 192 채널로 각각 인가한다.
즉, 박막 트랜지스터의 소오스에 인가되는 휘도 신호는 그 박막 트랜지스터의 게이트(gate)에 인가되는 주사신호에 의해 박막 트랜지스터를 통과하여 액정(도면중에 도시되지 않음)에 선택적으로 인가되므로 그 액정이 선택적으로 구동하여 액정 디스플레이가 이루어진다.
또한, 상기 순차적인 R, G, B 디지탈 데이타의 래치, 일시저장, 계조 레벨의 샘플링(sampling) 그리고 홀드는 거의 동시에 일어난다.
그러나, 이와 같은 종래의 기술에 있어서는 출력부(7)에 인가하는 R, G, B 계조 전압, 즉, 계조 표시용 계단파 신호를 외부에서 발생하여 출력부(7)에 인가하기가 어렵다.
또한, 스트로브 신호를 그 계단파 신호의 각 레벨 주기에 맞도록 정확히 조정해야 하기 때문에 스트로브 신호 제어기(6)가 반드시 필요하다.
그러므로, 본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로, 64 계조 이상도 표현할 수 있는 액정 디스플레이의 신호선 구동장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 수평 시작 신호 및 시프트 펄스가 입력되어 시프트 펄스에 의해 수평 시작 신호를 자리 이동시키므로써 데이타 래치 클록을 출력하는 자리 이동 레지스터와 자리 이동 레지스터의 데이타 래치 클록에 의해 직렬로 인가되는 R, G, B 디지탈 데이타를 저장하는 제1데이타 래치부와, 제1데이타 래치부에 1수평라인만큼의 R, G, B 디지탈 데이타 저장이 완료될 경우, 클록 신호가 입력되므로써 제1데이타 래치부의 1수평라인만큼의 R, G, B 디지탈 데이타가 입력되어 그 입력된 1수평라인만큼의 R, G, B 디지탈 데이타를 저장하는 제2데이타 래치부와, 제1데이타 래치부의 R, G, B 디지탈 데이타가 제2데이타 래치부로 이동됨과 동시에 카운크 클록이 입력되어 카운트하는 카운터와, 제2데이타 래치부와 카운터 사이에 접속되어 제2데이타 래치부의 R, G, B 디지탈 데이타값과 카운터의 카운터값이 동일하게 될 때 R, G, B 계조 전압을 선택하기 위한 스트로브 신호를 출력하는 비교기와, 비교기의 스트로브 신호 및 클록신호 그리고 R, G, B 계조 전압이 입력되어 클록 신호의 각 펄스마다 1수평라인에 해당하는 아나로그 휘도 신호를 박막트랜지스터의 소오스에 인가하는 출력부로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
동 도면에서 동일한 참조번호는 동일한 구성요소를 지칭하는 것으로 사용한다.
제3도는 참조하면, 본 발명에 따른 16 계조, 192 채널의 아나로그 휘도 신호 출력을 갖는 박막 트랜지스터 액정 디스플레이의 신호선 구동을 나타낸 것으로, 수평시작신호(STH) 및 시프트 펄스(CLK2)가 입력되어 그 시프트 펄스(CLK2)에 의해 수평시작신호(STH)를 자리 이동시키므로써 데이타 래치 클록을 출력하는 자리 이동 레지스터(1)와, 외부로부터 직렬로 인가되는 R, G, B 디지탈 데이타(DATA)를 자리 이동 레지스터(1)의 데이타 래치 클록에 의해 1수평라인만큼씩 저장하는 제1데이타 래치부(2)와, 제1데이타 래치부(2)에 1수평라인만큼의 R, G, B 디지탈 데이타(DATA) 저장이 완료될 경우, 클록신호(CLK1)가 입력되므로써 제1데이타 래치부(2)의 1수평라인만큼의 R, G, B 디지탈 데이타를 입력하여 그 입력된 1수평라인만큼의 R, G, B 디지탈 데이타를 저장하는 제2데이타 래치부(3)와, 제1데이타 래치부(2)의 R, G, B 디지탈 데이타가 제2데이타 래치부(3)로 이동됨과 동시에 카운트 클록(COUNT CLK)이 입력되어 카운트하는 카운터(4)와, 제2데이타 래치부(3)와 카운터(4) 사이에 접속되어 제2데이타 래치부(3)의 R, G, B 디지탈 데이타값과 카운터(4)의 카운트값이 동일하게 될 때 R, G, B 계조 전압을 선택하기 위한 스트로브 신호를 출력하는 비교기(5)의 구성은 종래와 같으며 비교기(5)의 스트로브 신호 및 클록 신호(CLK1) 그리고 R, G, B 계조 전압이 입력되어 클록 신호(CLK1)의 각 펄스마다 박막 트랜지스터의 소오스에 휘도신호를 1수평라인만큼씩 출력하는 출력부(7)로 구성된다.
이와 같이 구성된 본 발명을 제4 및 제5도를 참조하여 보면, 먼저, 자리 이동 레지스터(1)에 외부로부터 수평시작신호(STH) 및 시프트 펄스(CLK2)가 입력되어 자리 이동 레지스터(1)는 시프트 펄스(CLK2)에 의해 그 수평시작신호(STH)를 자리 이동시키므로써 데이타 래치클록을 192 비트로 출력한다.
다음, 제1데이타 래치부(2)는 자리 이동 레지스터(1)의 데이타 래치 클록에 의해 R, G, B 디지탈 데이타(DATA)를 4 비트로 직렬 입력하여 1수평라인만큼씩 저장한다. 그리고, 제2데이타 래치부(3)는 제1데이타 래치부(2)에 1수평라인만큼에 해당하는 R, G, B 디지탈 데이타(DATA) 저장이 완료될 경우, 클록 신호(CLK1)가 입력되므로써 제1데이타 래치부(2)의 1수평라인만큼에 해당하는 R, G, B 디지탈 데이타가 4×192 비트로 입력되어 그 입력된 1수평라인만큼의 R, G, B 디지탈 데이타를 저장한다.
이어, 카운터(4)는 상기 제1데이타 래치부(2)의 R, G, B 디지탈 데이타가 제2데이타 래치부(3)로 1수평라인만큼 이동됨과 동시에 카운트 클록(COUNT CLK)이 입력되어 제5도(B)와 같이 카운트한다.
또한, 비교기(5)는 제2데이타 래치부(3)의 4×192 비트에 의한 R, G, B 디지탈 데이타값과 카운터(4)의 4 비트 카운트값이 동일하게 될 시, 제5도(C)~(E)와 같은 스트로브 신호를 192 비트로 출력하여 R, G, B 계조 전압을 선택하도록 한다.
즉, 제2데이타 래치부(3)의 R, G, B 디지탈 데이타값은 카운터(4)의 카운트값과 비교되어 펄스폭 변조(pulse width modulation)된다.
다음, 출력부(7)에 비교기(5)의 스트로브 신호 및 클록신호(CLK1) 그리고 제5도(A)와 같이 톱니파 형상의 레벨을 갖는 R, G, B 계조 전압이 인가되어 그 비교기(5)는 클록신호(CLK1)의 각 펄스마다 1수평라인에 해당하는 R, G, B 디지탈 데이타를 제5도(F)~(H)와 같이 홀드한 후 그 홀드된 1수평라인에 해당하는 R, G, B 디지탈 데이타를 아나로그 휘도 신호로 변환시켜 그 아나로그 휘도신호를 박막 트랜지스터의 소오스에 16계조 및 192 채널로 인가한다.
즉, 출력부(7)는 외부로부터 인가되는 R, G, B 계조 전압을 입력하여 비교기(5)의 스트로브 신호에 의해 클록신호(CLK1)의 각 펄스마다 그 R, G, B 계조 전압의 높고 낮은 레벨을 각각 샘플링하여 1수평라인에 해당하는 R, G, B 디지탈 데이타를 홀드 한 후 그 홀드된 1수평라인만큼의 신호를 각 박막 트랜지스터의 각 소오스에 동시에 인가하므로써 액정을 1수평라인씩 구동시킨다.
상기 설명되지 않는 제4도에 나타낸 파형은 2수평라인에 해당하는 R, G, B 계조 전압을 예시적으로 도시한 도면이다.
이상에서 설명한 바와 같이 본 발명은 출력부(7)에 인가하는 액정 디스플레이 바이어스 전압 즉, R, G, B 계조 전압으로 톱니파를 사용하므로써 스트로브 신호를 R, G, B 계조 전압의 각 레벨 주기에 맞출 필요없이 각각 다른 크기의 펄스를 샘플링할 수 있기 때문에 종래의 스트로브 신호 제어기를 사용하지 않으므로 회로구성이 간단하게 되어 전체 크기가 작아지기 때문에 집적회로화 하기가 용이하다.
또한, 액정 디스플레이 바이어스 전압으로 톱니파를 사용하므로 출력부(7)의 샘플링 주파수를 변경하면 64계조 이상도 표현할 수 있다.

Claims (2)

  1. 수평시작신호(STH) 및 시프트 펄스(CLK2)가 입력되어 그 시프트 펄스(CLK2)에 의해 수평시작신호(STH)를 자리 이동시키므로써 데이타 래치 클록을 출력하는 자리 이동 레지스터(1)와; 직렬로 인가되는 R, G, B 디지탈 데이타(DATA)를 상기 자리 이동 레지스터(1)의 데이타 래치클록에 의해 1수평라인만큼씩 저장하는 제1데이타 래치부(2)와; 상기 제1데이터 래치부(2)에 1수평라인만큼의 R, G, B 디지탈 데이타(DATA)의 저장이 완료될 경우, 클록신호(CLK1)에 의해 제1데이타 래치부(2)의 1수평라인만큼의 R, G, B 디지탈 데이타를 저장하는 제2데이타 래치부(3)와; 상기 제1데이타 래치부(2)의 R, G, B 디지탈 데이타가 상기 제2데이타 래치부(3)로 이동됨과 동시에 카운트 클록(COUNT CLK)이 입력되어 카운트하는 카운터(4)와; 상기 제2 데이타 래치부(3)와 상기 카운터(4) 사이에 접속되어 제2데이타 래치부(3)의 R, G, B 디지탈 데이타값과 카운터(4)의 카운트 값이 동일하게 될 때 스트로브 신호를 출력하는 비교기(5)와; 상기 비교기(5)의 스트로브 신호 및 클록신호(CLK1) 그리고 R, G, B 계조 전압이 입력되어 클록신호(CLK1)에 의해 휘도신호를 1수평라인만큼씩 출력하는 출력부(7)로 된 액정 디스플레이의 신호선 구동장치.
  2. 제1항에 있어서, 상기 R, G, B 계조 전압은 톱니파로된 액정 디스플레이의 신호선 구동장치.
KR1019930015760A 1993-08-14 1993-08-14 액정 디스플레이의 신호선 구동장치 KR960016727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015760A KR960016727B1 (ko) 1993-08-14 1993-08-14 액정 디스플레이의 신호선 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015760A KR960016727B1 (ko) 1993-08-14 1993-08-14 액정 디스플레이의 신호선 구동장치

Publications (2)

Publication Number Publication Date
KR950006498A KR950006498A (ko) 1995-03-21
KR960016727B1 true KR960016727B1 (ko) 1996-12-20

Family

ID=19361263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015760A KR960016727B1 (ko) 1993-08-14 1993-08-14 액정 디스플레이의 신호선 구동장치

Country Status (1)

Country Link
KR (1) KR960016727B1 (ko)

Also Published As

Publication number Publication date
KR950006498A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US8487859B2 (en) Data driving apparatus and method for liquid crystal display device
KR101126487B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100598738B1 (ko) 액정표시장치와 그의 구동방법
US7403185B2 (en) Liquid crystal display device and method of driving the same
KR101096693B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
EP0433054A2 (en) A driving circuit of a liquid crystal display
GB1494792A (en) Method of driving matrix type liquid crystal display device
KR20010018731A (ko) 액정표시장치의 데이타구동회로
JPH0876083A (ja) 液晶駆動装置,その制御方法及び液晶表示装置
US20080198150A1 (en) Display device
US20010043187A1 (en) Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit
KR20050070205A (ko) 액정표시장치와 그의 구동방법
KR101278001B1 (ko) 액정표시장치와 그 구동방법
EP0483972A2 (en) Drive circuit for a display apparatus
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
US7548227B2 (en) Display apparatus, device for driving the display apparatus, and method of driving the display apparatus
KR960016727B1 (ko) 액정 디스플레이의 신호선 구동장치
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
EP0544427B1 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
JPH0720821A (ja) 多階調薄膜トランジスタ液晶表示装置
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
KR100606972B1 (ko) 액정표시장치의 구동부
KR100880934B1 (ko) 액정표시장치 및 구동방법
JPH02127618A (ja) 液晶表示回路
KR0182047B1 (ko) 프로그래머블 계조전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee